CN118043965A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN118043965A
CN118043965A CN202280066067.8A CN202280066067A CN118043965A CN 118043965 A CN118043965 A CN 118043965A CN 202280066067 A CN202280066067 A CN 202280066067A CN 118043965 A CN118043965 A CN 118043965A
Authority
CN
China
Prior art keywords
dummy
semiconductor device
substrate
wiring layer
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280066067.8A
Other languages
English (en)
Inventor
荒井千広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN118043965A publication Critical patent/CN118043965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提高了由在多个制造过程中共用的晶圆制造的半导体装置的特性。该半导体装置包括焊盘开口部、布线层和虚设图案。半导体装置中的焊盘开口部形成在基板的前表面上。另外，对半导体装置中的焊盘开口部设置预定的电极焊盘。在半导体装置中的基板内形成前表面侧布线层。虚设图案形成在从与前表面相对的后表面穿过至前表面侧布线层半导体装置的虚设非形成区域周围。

Description

半导体装置
技术领域
本技术涉及半导体装置。更具体地，本技术涉及其中提供TSV(硅通孔)和电极焊盘的半导体装置。
背景技术
在半导体装置(例如固态成像设备)中，过去在一些情况下TSV已经用于去掉端子。例如，提出了使用基板的光接收表面作为前表面，并通过使用TSV相对于前表面重新布线后表面侧而形成焊球的半导体装置(例如参照专利文献1)。
[引用列表]
[专利文献]
[专利文献1]
日本专利公开第2011-009645号
发明内容
[技术问题]
在上述背景技术中，TSV用于重新布线后表面侧，并且形成焊球，以与使用布线接合的情况相比实现小型化。但是，在上述半导体装置中，当在多个制造过程中共用晶圆时，存在基板的后表面与布线层之间的寄生电容变大的风险。例如，在WLCSP(晶圆级芯片级封装)和陶瓷封装件中的每一个的制造过程中共用晶圆的情况下，寄生电容变得大于在陶瓷封装件中不共用晶圆的情况。由于寄生电容的增大，存在诸如操作速度和高频特性的特性减小的问题。
鉴于这种情况开发了本技术，并且其目的是改善由在多个制造过程中共用的晶圆制造的半导体装置中的特性。
[问题的解决方案]
本技术已被开发以解决上述问题，并且其第一方面是一种半导体装置，该半导体装置包括：用于焊盘的开口部，形成在基板的前表面上并且设置有预定的电极焊盘；布线层，形成在基板中；以及虚设图案，形成在从与前表面相对的后表面穿透基板直至布线层的虚设非形成区域周围。因此，当在多个制造过程中共用晶圆时，寄生电容有利地减小。
此外，在第一方面中，基板可以是通过层压像素传感器基板和逻辑基板获得的基板，用于焊盘的开口部可以形成在像素传感器基板的前表面上，并且布线层和虚设图案可以形成在逻辑基板中。因此，在层压基板中寄生电容有利地减小。
此外，在第一方面中，虚设非形成区域可以是开口部的，并且可以形成有TSV(硅通孔)。因此，端子有利地从后表面侧去掉。
此外，在第一方面中，虚设非形成区域在与基板平行的平面上的面积可以随着其接近布线层而减小。因此，虚设占有率在上层中有利地变得更高。
此外，在第一方面中，用于焊盘的开口部在与基板平行的平面上的位置与虚设非形成区域在平面上的位置可彼此不同。因此，有利地抑制了裂纹等。
此外，在第一方面中，布线层与虚设非形成区域之间的边界区域的形状可以是圆形。因而，TSV的上端有利地具有圆形。
此外，在第一方面中，布线层与虚设非形成区域之间的边界区域的形状可以是环形。因而，TSV的上端有利地具有环形。
此外，在第一方面中，虚设非形成区域可以在多个边界区域与布线层接触。因而，TSV有利地具有多个上端。
此外，在第一方面中，虚设图案的一部分可能与布线层短路。因而，TSV的接触电阻有利地减小。
此外，在第一方面中，虚设图案的密度可以随着虚设图案接近布线层而增高。因而，有利地放宽与从TSV到周围设备的距离有关的规则。
此外，在第一方面中，虚设图案可以包括以网格状布线的虚设布线。因此，导体的密度有利地变得高于在岛状物状形状的情况下的密度。
另外，在第一方面中，虚设布线包括第一虚设布线和在第一虚设布线与布线层之间布线的第二虚设布线，第二虚设布线在与基板平行的平面上的位置与第一虚设布线的位置不同。因此，虚设布线有利地在上层和下层之间交替。
此外，在第一方面中，虚设图案可以包括以二维栅格形状布置的多个岛状物。因此，寄生电容有利地减小。
另外，在第一方面中，多个岛状物包括第一岛状物和在第一岛状物与布线层之间布线的第二岛状物状物，第二岛状物状物在与基板平行的平面上的位置与第一岛状物状物不同。因此，导体的密度变得低于网状形状的情况下的密度。
此外，在第一方面中，虚设非形成区域的侧表面可以形成为锥形。因而，TSV的上端的面积有利地变得最小。
此外，在第一方面中，虚设非形成区域的侧表面可形成为阶梯状。因而，TSV的上端的面积有利地变得最小。
附图说明
图1是用于描绘在本技术的实施例中制造WLCSP时使用的层压晶圆的配置示例的截面图。
图2是用于描绘本技术的实施例中的WLCSP的配置示例的截面图。
图3是用于描绘本技术的实施例中的固态成像设备的配置示例的框图。
图4描绘了各自描绘了本技术的实施例中的固态成像设备的层压结构的示例的示图。
图5是用于描绘本技术的实施例中的WLCSP的制造过程的示例的流程图。
图6是用于描绘在制造本技术的实施例中的陶瓷封装件时使用的层压晶圆的配置示例的截面图。
图7是用于描绘本技术的实施例中的陶瓷封装件的配置示例的截面图。
图8是用于描绘本技术的第一实施例中的陶瓷封装件的制造过程的示例的流程图。
图9是用于描绘第一比较例中的层压晶圆的配置示例的截面图。
图10是用于描绘第二比较例中的层压晶圆的配置示例的截面图。
图11描绘了本技术的实施例中的用于TSV的开口部的截面图和平面图的示例。
图12描绘了用于描绘本技术的实施例中的用于TSV的开口部的截面图和平面图的另一示例的示图。
图13是用于描绘本技术的实施例中的虚设图案的截面图的示例的示图。
图14描绘了各自描绘了本技术的实施例中的虚设图案的平面图的示例的示图。
图15示出用于描绘本技术的实施例的第一变形例中的用于TSV的开口部的截面图和平面图的示例的示图。
图16是用于描绘本技术的实施例的第二变形例中的虚设图案的截面图的示例的示图。
图17是用于描绘本技术的实施例的第三变形例中的虚置图案的截面图的示例的示图。
图18描绘了各自描绘了本技术的实施例的第三变形例中的虚设图案的平面图的示例的示图。
图19是用于描绘本技术的实施例的第三变形例中的用于TSV的开口部的截面图的另一示例的示图。
图20是描绘车辆控制***的示意性配置的示例的框图。
图21是辅助说明成像部的安装位置的示例的示图。
具体实施方式
在下文中，将描绘用于执行本技术的模式(在下文中，称之为实施例)。将按照以下顺序给出解释。
1.实施例(在虚设非形成区域周围形成虚设图案的示例)
2.应用于移动主体的示例
<1.第一实施例>
[层压晶圆的配置示例]
图1是用于描绘在本技术的实施例中制造WLCSP时使用的层压晶圆200的配置示例的截面图。该层压晶圆200通过层压两个晶圆形成，并且两个晶圆中的一个包括预定数量的像素传感器基板210。另一晶圆包括预定数量的逻辑基板220。在下文中，将与晶圆的层压方向平行的轴设为Z轴。此外，与Z轴垂直的预定轴将被假定为X轴，并且与Z轴和X轴垂直的轴将被假定为Y轴。附图是从Y轴方向观察的截面图。
多个像素(未示出)设置在像素传感器基板210的光接收表面上。在光接收表面作为“前表面”的情况下，像素传感器基板210相对于前表面的“后表面”连接至逻辑基板220。此外，在逻辑基板220中，与像素传感器基板210的连接表面将被假定为前表面。此外，向着前表面的方向将被假定为“上”方向，向着后表面的方向将被假定为“下”方向。
此外，像素传感器基板210包括前表面侧上的Si(半导体)基板211和后表面侧上的层间膜212。在层间膜212上形成有用于外部连接的布线214和连接部215。用于外部连接的布线214是用于将像素传感器基板210和外部件(诸如逻辑基板220和测试设备)彼此电连接的布线，并且使用铝布线等。像素传感器基板210经由用于外部连接的布线214和连接部215电连接至逻辑基板220。作为这些基板的连接方法，例如，使用Cu-Cu连接。
此外，在像素传感器基板210的前表面(即，光接收表面)上，形成穿透到用于外部连接的布线214的焊盘的开口部213。稍后将描述的电极焊盘设置在焊盘的开口部213中，并且像素传感器基板210经由电极焊盘电连接至外部。在WLCSP的制造过程中，它连接至外部测试设备等以评估像素传感器基板210的特性。
在逻辑基板220中形成用于处理来自像素的像素信号的电路。逻辑基板220包括前表面侧上的层间膜222和后表面侧上的Si(半导体)基板221。虚设图案224、局部布线225、全局布线226、用于外部连接的布线227、连接部228和局部布线229形成于层间膜222中。
用于外部连接的布线227是用于将逻辑基板220和像素传感器基板210彼此电连接的布线，并且使用铝布线等。逻辑基板220经由用于外部连接的布线227和连接部228电连接至像素传感器基板210。
全局布线226是用于将多个电路块彼此连接的布线。局部布线225是电路块中的布线。局部布线225布线至全局布线226的下层。例如，局部布线225在其下层形成前表面侧布线层M5和前表面侧布线层M4。应注意，尽管局部布线225具有两层，但只要局部布线225具有一层或多层，其不限于两层。
虚设图案224是不配置电路的导体的图案。例如，虚设图案224在表面侧布线层M4的下层形成后表面侧布线层M3，在下层形成后表面侧布线层M2，在下层形成后表面侧布线层M1。应注意，虚设图案224具有三层，但只要虚设图案224具有一层或多层，其不限于三层。
此外，在逻辑基板220的后表面上，形成穿透至前表面侧布线层M5的用于TSV的开口部223。用于TSV的开口部223是为了形成后述的TSV及再布线而设置的。
平行于逻辑基板220的X-Y平面上的用于TSV的开口部223的面积优选地随着其变得更接近前表面侧布线层M5而更小。例如，用于TSV的开口部223的上端的面积优选为下端面积的百分之10(％)或更多。此外，用于TSV的开口部223的侧表面形成为锥形。
此外，用于X-Y平面上的焊盘的开口部213的位置优选地与用于TSV的开口部223的位置不同。例如，用于TSV的开口部223的中心坐标为X1，焊盘的开口部213的中心坐标为X2。
另外，虚设图案224的密度随着虚设图案224接近表面侧布线层M5(换言之，接近上部)而增高。
这里，在接收TSV的逻辑基板220中，更好的是，在上层侧上形成局部布线的布线层(M4和M5)，以便在稍后描述的安装陶瓷封装件时减少容量的增加。但是，在与上层的布线层相比下层不能布置虚设布线的情况下，存在在处理中途妨碍平滑的风险。此外，随着TSV变得更深，TSV周围的应力增加，并且KOZ(禁区(Keep Out Zone))规则变得更严格。KOZ规则是从TSV到周围设备的距离等于或大于下限值并且在附图中的上部中的下限值变得更小的规则。
因此，如上所述，将上层的虚设图案224的密度变高，用于TSV的开口部223的侧表面变细，以使得TSV的与局部布线225接触的底部区域的尺寸最小。
另外，在下侧的晶圆的布线过程中，为了平滑化，必须确保虚设图案224的布线密度的一定程度以上。如上所述，通过将用于TSV的开口部223的上端的面积设置为下端的10％(％)以上，可以确保在平滑变得恶劣的上部中的虚设占有率较高。因为TSV的接收部分的TSV直径可形成得较小，所以可减小应力并且可放宽KOZ规则。
另外，如果焊盘用开口部213的位置与用于TSV的开口部223的位置重叠，则从焊盘用开口部213的下端到用于TSV的开口部223的上端的层间膜212和222的厚度变得比其他部分薄。因此，存在机械强度变得不足的风险。如图中所示，通过移动用于焊盘的开口部213的位置和用于TSV的开口部223的位置，可以提高当安装WLCSP时对来自芯片周围的DAM材料等的机械应力的抗性。因此，可以抑制由应力引起的裂纹等。
另外，局部布线229形成在用于TSV的开口部223的上部以外的位置。与用于TSV的开口部223的上部的2层的局部布线225不同，局部布线229形成5层的布线层。
虽然虚设图案224在电学上不是必需的，但是通过形成虚设图案224，布线层可被匹配成在用于TSV的开口部223的上部和其他部分具有五层。因此，当使逻辑基板220的后表面平滑化时，可以抑制刮削不均匀性(shaving unevenness)。
总之，焊盘用开口部213形成在层压晶圆200的前表面上，并且连接到测试设备的电极焊盘设置在焊盘用开口部213中。此外，前表面侧布线层M5等形成在层压晶圆200中，并且形成用于从后表面穿透到前表面侧布线层M5的TSV的开口部223。在用于TSV的开口部223的周围形成有虚设图案224。
[WLCSP的配置示例]
图2是用于描绘本技术的实施例中的WLCSP 310的配置示例的截面图。通过在上述层压晶圆200中形成TSV、再布线等以及切割来制造WLCSP 310。
诸如像素216的多个像素形成在像素传感器基板210中。另外，在逻辑基板220的后表面的用于TSV的开口部223中形成有TSV 311和再布线312。另外，在后表面上设置诸如焊球的外部端子313，并且外部端子313经由再布线312连接到逻辑基板220中的电路。
[固态成像设备的配置示例]
图3是用于描绘本技术的实施例中的固态成像设备100的配置示例的框图。上述WLCSP 310用作附图中的固态成像设备100。应注意，固态成像设备100是权利要求中所描述的半导体装置的示例。
固态成像设备100是用于成像图像数据的设备，并且包括垂直驱动电路110、控制电路120、像素区域130、列信号处理电路140、水平驱动电路150和输出电路160。多个像素以二维栅格形状布置在像素区域130中。
例如，垂直驱动电路110包括移位寄存器，其以行为单位驱动像素，并且输出像素信号。控制电路120与来自外部的垂直同步信号等同步地控制垂直驱动电路110、列信号处理电路140和水平驱动电路150的操作定时。
列信号处理电路140对来自像素区域130的每列的像素信号执行诸如AD(模数)转换的信号处理。列信号处理电路140设置有用于每个列的ADC(模数转换器)，并且通过列ADC方法执行AD转换。此外，列信号处理电路140进一步执行用于去除固定模式噪声的CDS(相关双采样)处理。列信号处理电路140根据水平驱动电路150的控制将处理的像素信号提供至输出电路160。
水平驱动电路150根据控制电路120的控制将水平扫描脉冲信号供应至列信号处理电路140，并且顺次输出处理的像素信号。
输出电路160输出外部布置有来自列信号处理电路140的像素信号的图像数据。
图4描绘了各自描绘了本技术的实施例中的固态成像设备的层压结构的示例的示图。例如，如附图中的a所示，像素区域130和控制电路120布置在像素传感器基板210中，并且其余电路(列信号处理电路140等)布置在逻辑基板220中作为逻辑电路170。
或者，如附图中的b所示，像素区域130设置在像素传感器基板210中，其余控制电路120和逻辑电路170设置在逻辑基板220中。
[WLCSP的制造方法]
图5是用于描绘本技术的实施例中的WLCSP 310的制造过程的示例的流程图。在半导体封装制造***中，首先，在上晶圆上形成像素等(步骤S901)，在下晶圆上形成逻辑电路170等(步骤S902)，并且将上晶圆和下晶圆接合在一起(步骤S903)。然后，制造***形成用于焊盘的开口部213(步骤S904)。需要说明的是，步骤S901和步骤S902可以并行进行。
然后，制造***在用于焊盘的开口部213中提供电极焊盘并且执行特性评估(步骤S905)。接下来，制造***经由DAM材料将玻璃基板联接到层压基板的前表面(步骤S906)，并且形成用于TSV的开口部223(步骤S907)。层压晶圆200的上述截面图描绘了在步骤S907时的截面图。此外，制造***在用于TSV的开口部223中形成TSV和再布线(步骤S908)。接着，制造***切割层压晶圆200以制造预定数量的WLCSP 310(步骤S909)。在步骤S909之后，制造***终止WLCSP 310的制造过程。
在附图的制造过程中，尽管使用具有图1中所示例的结构的层压晶圆200，但是除了用于TSV的开口部223未打开之外，可以使用具有相同结构的层压晶圆制造陶瓷封装件。
图6是用于描绘在制造本技术的实施例中的陶瓷封装件时使用的层压晶圆201的配置示例的截面图。除了布置虚设非形成区域230代替用于TSV的开口部223之外，层压晶圆201具有与层压晶圆200相同的结构。换言之，在形成用于TSV的开口部223之前，层压晶圆201具有与层压晶圆200相同的结构。在图中由虚线包围的区域表示虚设非形成区域230。
虚设非形成区域230是Si基板221和层间膜222中没有形成虚设图案224的区域。虚设图案224避开虚设非形成区域230而形成在其周围。
[陶瓷封装件的配置示例]
图7是用于描绘本技术的实施例中的陶瓷封装件320的配置示例的截面图。陶瓷封装件320通过切割上述层压晶圆201并且将其安装在陶瓷基板上来制造。
陶瓷封装件320包括玻璃321和陶瓷基板322，并且还包括层压的像素传感器基板210和逻辑基板220。玻璃321安装在像素传感器基板210的上部。
在陶瓷基板322的下表面设有焊球等外部连接端子325。外部连接端子325与布线至陶瓷基板322的再布线环324的一端连接。再布线324的另一端与布线323连接。此外，电极焊盘217设置在用于像素传感器基板210的焊盘的开口部213中。电极焊盘217通过布线323与再布线324连接。
如图中所示，由于陶瓷封装件320通过布线接合安装至像素传感器基板210侧上的电极焊盘，所以不需要在逻辑基板220的后表面上形成TSV。因此，如上所述，层压晶圆201的后表面不是开口部的。
[陶瓷封装件的制造方法]
图8是用于描绘本技术的第一实施例中的陶瓷封装件320的制造过程的示例的流程图。在制造***中，在上晶圆上形成像素等(步骤S901)，在下晶圆上形成逻辑电路170等(步骤S902)，并且将上晶圆和下晶圆接合在一起(步骤S903)。然后，制造***形成用于焊盘的开口部213(步骤S904)。上述层压晶圆201的截面图描绘了步骤S904时的截面图。
然后，制造***在用于焊盘的开口部213中提供电极焊盘并且执行特性评估(步骤S905)。接下来，制造***切割层压晶圆200(步骤S909)，并且将其安装在陶瓷基板322上以制造预定数量的陶瓷封装件320(步骤S910)。在步骤S910之后，制造***终止陶瓷封装件320的制造过程。
此外，在WLCSP 310的上述制造过程中，在形成用于TSV的开口部223之前的步骤S904中的层压晶圆200的结构与陶瓷封装件320的制造过程中的步骤S904中的层压晶圆201的结构相同。通过在避免虚设非形成区域230的同时形成虚设图案224，在WLCSP 310的制造过程中形成TSV时不必穿透虚设图案224的层，并且可以容易地形成TSV。
如在图5和图8中所示例的，在WLCSP 310的制造过程和陶瓷封装件320的制造过程中，直到步骤S904的过程是共同的。因此，能够在这些制造过程中共用层压晶圆。
例如，在步骤S901至步骤S904中，制造具有相同结构的两组层压晶圆。对于其中一组合执行图5中的步骤S905和后续过程以制造WLCSP 310。另一方面，对于其余一组，执行步骤S907和图8中的后续处理以制造陶瓷封装件320。层压晶圆的这种普遍使用可降低成本并提高生产流动性。
在此，作为第一比较例，采用在局部布线225的下侧不设置虚设图案224的结构的层压晶圆。
图9是用于描绘第一比较例中的层压晶圆的配置示例的截面图。在该第一比较例中，在局部布线225的下侧不设置虚设图案224，由局部布线225形成五层。此外，用于焊盘的开口部213穿透到用于逻辑基板220的外部连接的布线227。
在WLCSP 310的制造过程与陶瓷封装件320的制造过程之间共用附图的层压晶圆的情况下，与设置有虚设图案224的第一实施例相比，更多的布线层与用于外部连接的布线227短路。因此，在陶瓷封装件320中，在布线层与Si基板221的后表面之间产生的寄生电容变大。这种寄生电容的增加可以降低诸如操作速度和高频特性的特性。
此外，作为第二比较例，假设具有在全局布线226的下侧仅形成虚设图案224的配置的层压晶圆。
图10是用于描绘第二比较例中的层压晶圆的配置示例的截面图。在该第二比较例中，在全局布线226的下侧未设置局部布线225，并且由虚设图案224形成5层。此外，用于焊盘的开口部213穿透到用于逻辑基板220的外部连接的布线227。
在图示的层压晶圆中，由于在全局布线226的下侧未设置局部布线225，所以能够减小全局布线与后表面之间的寄生电容。然而，因为不能在后表面侧上形成TSV，所以TSV仅可以用于陶瓷封装件320中，并且层压晶圆不能与WLCSP 310的制造过程共用。
另一方面，在图1和图6中举例说明的层压晶圆200和201中，因为虚设图案224设置在局部布线225的下侧上，所以寄生电容可以比第一比较例中的减小更多。因此，可以改善诸如操作速度等特性。
此外，因为层压晶圆可以在WLCSP 310的制造过程与陶瓷封装件320的制造过程之间共用，与第二比较示例中相比，可以降低成本并且可以更多地提高生产流动性。
[用于TSV的开口部的配置示例]
图11描绘了本技术的实施例中的用于TSV的开口部223的截面图和平面图的示例。在附图中，a是用于TSV的开口部223的截面图的示例，并且图中的b是当从逻辑基板220的下侧观看时用于TSV的开口部223的平面图的示例。
图中由粗线b包围的区域描绘了用于TSV的开口部223与局部布线225之间的边界区域。边界区域的形状例如是环形。环的中心距局部布线225的高度比Si基板221与层间膜222之间的边界小，但是环的中心可以到达该边界。
应注意，如图12中的b中所示，用于TSV的开口部223可在多个边界区域与局部布线225接触。各边界区域的形状例如为圆形。
[虚设图案的配置示例]
图13是用于描绘本技术的实施例中的虚设图案224的截面图的示例的示图。虚设图案224包括虚设布线224-3、224-2。虚设布线224-3被布线至后表面侧布线层M3。虚设布线224-2被布线至后表面侧布线层M3的下层的后表面侧布线层M2。如图中例示，这些虚设布线224-2、224-3与局部布线225绝缘且电浮置。
注意，虚设布线224-3、224-2是权利要求中记载的第一虚设布线以及第二虚设布线的示例。
图14描绘了各自描绘了本技术的实施例中的虚设图案224的平面图的示例的示图。图中，a是对虚设布线224-3进行布线的后表面侧布线层M3的平面图的示例，图中的b是对虚设布线224-2进行布线的后表面侧布线层M2的平面图的示例。另外，在图中，为了便于说明，虚设布线224-3的图案与虚设布线224-2的图案不同，但材质相同。
如图中a所示，虚设布线224-3在X-Y平面内以网格状布线。另外，如图中的b所示，虚设布线224-2也在X-Y平面上以网格状布线。此外，在X-Y平面上，上层的虚设布线224-3的位置与下层的虚设布线224-2的位置彼此不同。
例如，虚设布线224-3不是在位置X3布线，而是沿着Y轴方向布线。另外，虚设布线224-3在位置X4处沿Y轴方向布线，但虚设布线224-2不布线。
另外，虚设布线224-3不是在位置Y1布线，而是沿着X轴方向布线。另外，虚设布线224-3在位置Y2处沿X轴方向布线，但虚设布线224-2不布线。
应注意，虽然图1的结构应用于固态成像设备100，但如果从后表面去掉再布线，则其可应用于除了固态成像设备100之外的半导体装置。作为从后表面去掉再布线的结构的优点，例如，可以使芯片的硅与设置有热辐射板的安装基板接触，以提高热辐射效率。
将描述热辐射效率的改进。通常，在陶瓷封装件和WLCSP两者中，通常从布线层存在的上表面侧去掉端子。然而，当安装WLCSP时，如果形成作为主要热生成器的设备的表面面朝上，则变得难以辐射热。这是因为热辐射机制仅是热量辐射和对流。为了解决该问题，考虑将热辐射板直接附接至安装基板并且通过热传导辐射热的方法。例如，该方法的细节描述于https://www.renesas.com/jp/ja/support/technical-resources/packaging/characteristic/heat-dissipation中。
如果在布线层和绝缘层之间的布线层侧设置端子，则由于端子经由来自作为主要热生成器的硅基板的绝缘层与安装基板接触，所以热辐射效率变得不足。这是因为绝缘层的热导率通常低于硅的热导率。例如，硅的热导率是160瓦特每米每开尔文(W/m·K)，并且二氧化硅的绝缘层的热导率是1.3瓦特每米每开尔文(W/m·K)。
因此，在要提高热辐射效率的情况下，如图1所示从硅基板的后表面去掉端子的结构是优选的，使得硅基板可以直接附接至安装基板。此外，即使在除了固态成像设备100之外的半导体装置中，通过符合KOZ规则而获得的效果以及当晶圆在陶瓷封装件的制造过程中被共用时抑制容量的增加的效果也可以通过图1的结构类似地获得。
如上所述，根据本技术的实施例，因为虚设图案224形成在从层压晶圆201的后表面穿透至前表面侧布线层M5的虚设非形成区域230周围，所以可减小后表面与前表面侧布线层M4和M5之间的寄生电容。因此，可以改善诸如操作速度等特性。
[第一变形例]
在上述实施例中，用于TSV的开口部223与局部布线225之间的边界区域的形状为环形，但不限于该形状。本实施例的第一变形例的层压晶圆200与实施例的不同之处在于边界区域的形状是圆形。
图15描绘了用于描绘本技术的实施例的第一变形例中的用于TSV的开口部的截面图和平面图的示例的示图。在附图中，a是用于TSV的开口部223的截面图的示例，并且图中的b是当从逻辑基板220的下侧观看时用于TSV的开口部223的平面图的示例。
如图中的b所示，在本实施例的第一变形例中，用于TSV的开口部223与局部布线225的边界区域的形状为圆形。与环形的情况相比，通过使边界区域为圆形(比环更简单)，更容易形成TSV和再布线。另外，边界区域的形状不限于圆形或环形，也可以是多边形等。
如上所述，根据本实施例的第一变形例，由于边界区域的形状是圆形，因此容易形成TSV及再布线。
[第二变形例]
在上述实施例中，虚设图案224形成为电浮置状态，但并不局限于此。本实施例中的第二变形例的层压晶圆200与实施例的不同之处在于虚设图案224的一部分与局部布线225的布线层短路。
图16是用于描绘本技术的实施例的第二变形例中的虚设图案的截面图的示例的示图。如图所示，虚设图案224的一部分与局部布线225的表面侧布线层M4短路。另外，用于TSV的开口部223的侧表面形成为阶梯状。根据该图的配置，通过使形成TSV的金属与用于TSV的开口部223的侧表面的局部布线225的金属接触，能够降低TSV的接触电阻。因此，能够使TSV的直径变小。
如上所述，根据本技术的实施例的第二变形例，因为虚设图案224的一部分与前表面侧布线层M4短路，所以可减小TSV的接触电阻。
[第三变形例]
在上述实施例中，将虚设布线224-3、224-2布线为网格状，但虚设图案224不限于网格状。本实施例中的第三变形例的层压晶圆200与实施例的不同之处在于虚设图案224包括多个岛状物。
图17是用于描绘本技术的实施例的第三变形例中的虚置图案224的截面图的示例的示图。虚设图案224包括岛状物224-6、224-5和224-4。岛状物224-6、224-5和224-4是岛状的导体。岛状物224-6被布置在后表面侧布线层M3中。岛状物224-5布置在后表面侧布线层M3的下层中的后表面侧布线层M2中。岛状物224-4被布置在后表面侧布线层M2的下层中的后表面侧布线层M1中。
图18描绘了各自描绘了本技术的实施例中的虚设图案224的平面图的示例的示图。在附图中，a是布置有岛状物224-6的后表面侧布线层M3的平面图的示例，并且图中的b是布置有岛状物224-5的后表面侧布线层M2的平面图的示例。在附图中，c是布置有岛状物224-4的后表面侧布线层M1的平面图的示例。应注意，在附图中，岛状物224-6至224-4的图案为了描述的方便而彼此不同，但是材料相同。
如图中的a所示，多个岛状物224-6在后表面侧布线层M3中以二维栅格形状布置。如附图中的b所示例的，多个岛状物224-5甚至以二维栅格形状布置在后表面侧布线层M2中。如附图中c所示，多个岛状物224-4甚至以二维栅格形状布置在后表面侧布线层M1中。每个岛状物的形状例如是矩形。
此外，岛状物224-6在X-Y平面上的位置不同于岛状物224-5在下层中的位置。此外，岛状物224-5在X-Y平面上的位置不同于岛状物224-4在下层中的位置。
例如，岛状物224-6和224-4不布置在位置X3处，而是岛状物224-5沿着Y轴方向布置。岛状物224-6和224-4在位置X4处沿Y轴方向布置，但是岛状物224-5不布置。
此外，岛状物224-6不布置在位置Y1处，而是岛状物224-5和224-4沿着X轴方向布置。另外，岛状物224-6在位置Y2处沿X轴方向布置，但是岛状物224-5和224-4不布置。
如图中所示，通过将虚设图案224配置为包括多个岛状物的图案，与网格状的情况相比可以更多地减小寄生电容。
应注意，如图19所示例的，用于TSV的开口部223的侧表面可形成为阶梯状，而不是锥形。
此外，虚设图案224的一部分和局部布线225也可以通过接触短路。此时，在虚设图案224中，仅距用于TSV的开口部223的外周一定距离内的内周区域可能短路。通过仅使内周边区域短路，可以减小寄生电容的影响。
如上所述，根据本技术的实施例的第三变形例，因为虚设图案224包括多个岛状物，所以可以进一步减小寄生电容。
<2.应用于移动主体的示例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动主体(诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人机、船舶或机器人)上的设备。
图20是描绘了作为可应用根据本公开的实施例的技术的移动主体控制***的示例的车辆控制***的示意性配置的示例的框图。
车辆控制***12000包括经由通信网络12001彼此连接的多个电子控制单元。在图20所示的示例中，车辆控制***12000包括驱动***控制单元12010、车身***控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及综合控制单元12050。另外，作为综合控制单元12050的功能结构，例示了微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053。
驱动***控制单元12010根据各种程序控制与车辆的驱动***相关的设备的操作。例如，驱动***控制单元12010用作用于产生车辆的驱动力的驱动力产生设备(诸如内燃机、驱动电机等)、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动设备等的控制设备。
车身***控制单元12020根据各种程序来控制设置在车身上的各种设备的操作。例如，车身***控制单元12020用作用于无钥匙进入***、智能钥匙***、电动车窗设备或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制设备。在这种情况下，从作为钥匙的替代物的移动设备发送的无线电波或各种开关的信号可以被输入到车身***控制单元12020。车身***控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁设备、电动车窗设备、灯等。
车外信息检测单元12030检测包含车辆控制***12000的车外的信息。例如，在车外信息检测单元12030上连接有成像部12031。车外信息检测单元12030使成像部12031对车外的图像成像，并接收所成像的图像。另外，车外信息检测单元12030也可以基于接收到的图像，进行检测人、车辆、障碍物、标志、路面上的文字等对象物的处理、或者检测其距离的处理等。
成像部12031是接收光并且输出对应于接收到的光的光量的电信号的光学传感器。成像部12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离的信息。此外，成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员成像的照相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力生成设备、转向机构或制动设备的控制目标值，并且向驱动***控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助***(ADAS)的功能的协作控制，该功能包括用于车辆的防碰撞或减震、基于跟随距离的跟随驾驶、维持驾驶的车辆速度、车辆碰撞的警告、车辆与车道的偏离的警告等。
另外，微型计算机12051通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车外或车内信息的信息来控制驱动力产生设备、转向机构、制动设备等，可以执行用于自动驾驶的协作控制，这使得车辆不依赖于驾驶员的操作等而自动行驶。
另外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车外的信息，将控制命令输出到车身***控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测的前方车辆或对面车辆的位置，控制前照灯来从远光改变到近光，来执行旨在防止眩光的协作控制。
声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到输出设备，该输出设备能够视觉地或听觉地将信息通知给车辆的乘员或车辆外部。在图20的示例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出设备。例如，显示部12062可包括板上显示器和平视显示器中的至少一个。
图21是描绘成像部12031的安装位置的示例的示意图。
在图21中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部的位置上。设置在车辆内部内的前鼻部的成像部12101和设置在挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧表面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部内的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
顺便提及，图21描绘了成像部12101至12104的成像范围的示例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据来获得从上方观看的车辆12100的鸟瞰图像。
成像部12101至12104中的至少一个可具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定在成像范围12111至12114内到每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，由此，提取存在于车辆12100的行驶路径上、以与车辆12100大致相同的方向以预定的速度(例如，等于或大于0km/小时)。另外，微型计算机12051可以预先设定跟随距离以保持在前行车辆的前方，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。由此，能够进行不依赖于驾驶员的操作等而使车辆自动行驶的自动驾驶用的协调控制。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息将与三维物体有关的三维物体数据分类为二轮车、标准车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取所分类的三维物体数据，并且将所提取的三维物体数据用于自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驾驶***控制单元12010执行强制减速或躲避转向。微型计算机12051可由此辅助驾驶以避免碰撞。
成像部12101至12104中的至少一个可以是检测红外线的红外相机。微型计算机12051例如可以通过确定在成像部12101至12104的所成像的图像中是否存在行人来识别行人。例如，行人的这种识别通过提取作为红外照相机的成像部12101至12104的成像图像中的特征点的过程以及通过对表示对象的轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程来执行。当微型计算机12051确定在成像部12101到12104的成像图像中存在行人并因此识别出行人时，声音/图像输出部分12052控制显示部分12062，使得用于强调的正方形轮廓线被显示为叠加在识别出的行人上。声音/图像输出部分12052还可控制显示部分12062，使得在期望位置处显示表示行人的图标等。
上面已经描述了可以应用根据本公开的技术的车辆控制***的示例。例如，根据本公开的技术可应用于上述配置之中的成像部12031。具体而言，例如，图3的固态成像设备100可应用于成像部12031。通过将根据本公开的技术应用于成像部12031，可以减小寄生电容并改善诸如操作速度的特性。应注意，除了上述车载使用之外，根据本公开内容的技术能够应用于除车载之外的通用照相机(监视、医疗、工业、数字、移动等)、模拟前端、RF(射频)、电力管理等。
应注意，上述实施例描述了用于体现本技术的示例，并且实施例中的事项和指定权利要求中的事项的本发明具有对应关系。同样，指定权利要求中的事项的本发明与本技术的实施例中具有相同名称的事项具有对应关系。然而，本技术不限于该实施例，并且在不背离其主旨的情况下，可以通过在范围内对实施例应用各种变形来进一步实施。
应注意，说明书中描述的效果仅是说明性的而不是限制性的，并且可存在其他效果。
应注意，本技术还可以以下列配置实现。
(1)
一种半导体装置，包括：
用于焊盘的开口部，形成在基板的前表面上并设置有预定的电极焊盘；
布线层，形成在基板中；以及
虚设图案，形成在从与前表面相对的后表面穿透至布线层的虚设非形成区域周围。
(2)
根据以上(1)的半导体装置，其中，
基板是通过层压像素传感器基板和逻辑基板而获得的基板，
用于焊盘的开口部形成在像素传感器基板的前表面上，并且
布线层和虚设图案形成在逻辑基板中。
(3)
根据以上(1)或(2)的半导体装置，其中，
虚设非形成区域是开口部的，并且形成有TSV(硅通孔)。
(4)
根据以上(1)至(3)中任一项的半导体装置，其中，
虚设非形成区域在与基板平行的平面上的面积随着虚设非形成区域接近布线层而减小。
(5)
根据以上(1)至(4)中任一项的半导体装置，其中，
用于焊盘的开口部在与基板平行的平面上的位置与虚设非形成区域在平面上的位置彼此不同。
(6)
根据以上(1)至(5)中任一项的半导体装置，其中，
布线层与虚设非形成区域之间的边界区域的形状是圆形。
(7)
根据以上(1)至(5)中任一项的半导体装置，其中，
布线层与虚设非形成区域之间的边界区域的形状是环形。
(8)
根据以上(1)至(5)中任一项的半导体装置，其中，
虚设非形成区域在多个边界区域与布线层接触。
(9)
根据以上(1)至(8)中任一项的半导体装置，其中，
虚设图案的一部分与布线层短路。
(10)
根据以上(1)至(9)中任一项的半导体装置，其中，
虚设图案的密度随着虚设图案接近布线层而增高。
(11)
根据以上(1)至(10)中任一项的半导体装置，其中，
虚设图案包括以网格状布线的虚设布线。
(12)
根据以上(11)的半导体装置，其中，
虚设布线包括第一虚设布线和在第一虚设布线与布线层之间布线的第二虚设布线；并且
第二虚设布线在与基板平行的平面上的位置与第一虚设布线的位置不同。
(13)
根据以上(1)至(10)中任一项的半导体装置，其中，
虚设图案包括以二维栅格形状布置的多个岛状物。
(14)
根据以上(13)的半导体装置，其中，
多个岛状物包括第一岛状物和布线在第一岛状物与布线层之间的第二岛状物，并且
第二岛状物在与基板平行的平面上的位置不同于第一岛状物的位置。
(15)
根据以上(1)至(14)中任一项的半导体装置，其中，
虚设非形成区域的侧表面形成为锥形。
(16)
根据以上(1)至(14)中任一项的半导体装置，其中，
虚设非形成区域的侧表面形成为阶梯状。
[参考标号列表]
100 固态成像设备
110 垂直驱动电路
120 控制电路
130 像素区域
140 列信号处理电路
150 水平驱动电路
160 输出电路
170 逻辑电路
200、201 层压晶圆
210 像素传感器基板
211、221Si(半导体)基板
212、222 层间膜
213 用于焊盘的开口部
214、227 用于外部连接的布线
215、228 连接部
216 像素
217 电极焊盘
220 逻辑基板
223用于TSV的开口部
224虚设图案
224-1至224-3虚设布线
224-4至224-6岛状物
225、229 局部布线
226 全局布线
230 虚设非形成区域
310WLCSP
311TSV
312、324 再布线
313、325 外部端子
320 陶瓷封装件
321 玻璃
322 陶瓷基板
323 布线
12031 成像部。

Claims (16)

1.一种半导体装置，包括：
用于焊盘的开口部，形成在基板的前表面上并设置有预定的电极焊盘；
前表面侧布线层，形成在所述基板中；以及
虚设图案，形成在从与所述前表面相对的后表面穿透至所述前表面侧布线层的虚设非形成区域周围。
2.根据权利要求1所述的半导体装置，其中，
所述基板是通过层压像素传感器基板和逻辑基板而获得的基板，用于焊盘的所述开口部形成在所述像素传感器基板的前表面上，并且
所述前表面侧布线层和所述虚设图案形成在所述逻辑基板中。
3.根据权利要求1所述的半导体装置，其中，
所述虚设非形成区域是开口部的，并且形成有TSV(硅通孔)。
4.根据权利要求1所述的半导体装置，
其中，所述虚设非形成区域在与所述基板平行的平面上的面积随着所述虚设非形成区域接近所述前表面侧布线层而减小。
5.根据权利要求1所述的半导体装置，其中，
用于焊盘的所述开口部在与所述基板平行的平面上的位置与所述虚设非形成区域在所述平面上的位置彼此不同。
6.根据权利要求1所述的半导体装置，其中，
所述前表面侧布线层与所述虚设非形成区域之间的边界区域的形状是圆形。
7.根据权利要求1所述的半导体装置，其中，
所述前表面侧布线层与所述虚设非形成区域之间的边界区域的形状是环形。
8.根据权利要求1所述的半导体装置，其中，
所述虚设非形成区域在多个边界区域与所述前表面侧布线层接触。
9.根据权利要求1所述的半导体装置，其中，
所述虚设图案的一部分与所述前表面侧布线层短路。
10.根据权利要求1所述的半导体装置，其中，
所述虚设图案的密度随着所述虚设图案接近所述表面侧布线层而增高。
11.根据权利要求1所述的半导体装置，其中，
所述虚设图案包括以网格状布线的虚设布线。
12.根据权利要求11所述的半导体装置，其中，
所述虚设布线包括第一虚设布线和在所述第一虚设布线与所述前表面侧布线层之间布线的第二虚设布线；并且
所述第二虚设布线在与所述基板平行的平面上的位置与所述第一虚设布线的位置不同。
13.根据权利要求1所述的半导体装置，其中，
所述虚设图案包括以二维栅格形状布置的多个岛状物。
14.根据权利要求13所述的半导体装置，其中，
所述多个岛状物包括第一岛状物和布线在所述第一岛状物与所述前表面侧布线层之间的第二岛状物，并且
所述第二岛状物在与所述基板平行的平面上的位置不同于所述第一岛状物的位置。
15.根据权利要求1所述的半导体装置，其中，
所述虚设非形成区域的侧表面形成为锥形。
16.根据权利要求1所述的半导体装置，其中，
所述虚设非形成区域的侧表面形成为阶梯状。
CN202280066067.8A 2021-10-08 2022-08-16 半导体装置 Pending CN118043965A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021166334 2021-10-08
JP2021-166334 2021-10-08
PCT/JP2022/030931 WO2023058327A1 (ja) 2021-10-08 2022-08-16 半導体装置

Publications (1)

Publication Number Publication Date
CN118043965A true CN118043965A (zh) 2024-05-14

Family

ID=85803339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280066067.8A Pending CN118043965A (zh) 2021-10-08 2022-08-16 半导体装置

Country Status (4)

Country Link
JP (1) JPWO2023058327A1 (zh)
KR (1) KR20240073881A (zh)
CN (1) CN118043965A (zh)
WO (1) WO2023058327A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
US8957504B2 (en) * 2013-03-15 2015-02-17 IP Enval Consultant Inc. Integrated structure with a silicon-through via
JP2020161520A (ja) * 2019-03-25 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
KR20240073881A (ko) 2024-05-27
WO2023058327A1 (ja) 2023-04-13
JPWO2023058327A1 (zh) 2023-04-13

Similar Documents

Publication Publication Date Title
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
US20230361146A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US20220392936A1 (en) Solid-state imaging device and method of producing the same
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
CN118043965A (zh) 半导体装置
US20220246665A1 (en) Semiconductor package
WO2019176454A1 (ja) 半導体装置、撮像装置、および電子機器
EP4404258A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2022239325A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US20220208718A1 (en) Semiconductor package, electronic apparatus, and method for manufacturing semiconductor package
WO2024024794A1 (ja) 電子デバイス
WO2022230243A1 (ja) 半導体装置
WO2023145445A1 (ja) 半導体装置およびその製造方法、並びに電子機器
WO2024038757A1 (ja) 半導体装置および電子機器
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
JP2024046568A (ja) 半導体パッケージ、半導体モジュール、半導体装置、および、半導体パッケージの製造方法
WO2023248974A1 (ja) 光検出素子および光検出素子の製造方法
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
WO2023248606A1 (ja) パッケージ、半導体装置およびパッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication