CN117593996A - 显示面板、显示装置和电子装置 - Google Patents
显示面板、显示装置和电子装置 Download PDFInfo
- Publication number
- CN117593996A CN117593996A CN202310990671.6A CN202310990671A CN117593996A CN 117593996 A CN117593996 A CN 117593996A CN 202310990671 A CN202310990671 A CN 202310990671A CN 117593996 A CN117593996 A CN 117593996A
- Authority
- CN
- China
- Prior art keywords
- pixel
- initialization
- gate signal
- deactivated
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 44
- 230000007547 defect Effects 0.000 description 13
- 230000003252 repetitive effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了显示面板、显示装置和电子装置。显示面板包括:第一像素电路,包括第一像素发光元件、将驱动电流施加到第一像素发光元件的第一像素驱动晶体管和将数据电压施加到第一像素驱动晶体管的第一像素写入晶体管;第二像素电路,邻近第一像素电路布置,并且包括第二像素发光元件、将驱动电流施加到第二像素发光元件的第二像素驱动晶体管和将数据电压施加到第二像素驱动晶体管的第二像素写入晶体管;第一初始化晶体管,包括接收初始化栅信号的栅电极、连接到第一像素发光元件的阳极电极的第一电极和连接到第二像素驱动晶体管的栅电极的第二电极。
Description
技术领域
本发明的实施例涉及显示面板、包括该显示面板的显示装置和包括该显示装置的电子装置。更具体地,本发明的实施例涉及包括初始化电路的显示面板、包括该显示面板的显示装置和包括该显示装置的电子装置,该初始化电路同时操作第一像素的发光元件的阳极电极的初始化和第二像素的驱动晶体管的栅电极的初始化。
背景技术
通常,显示装置包括显示面板和显示面板驱动器。显示面板包括多条栅线、多条数据线、多条发射线和多个像素。显示面板驱动器包括栅驱动器、数据驱动器、发射驱动器和驱动控制器。栅驱动器将栅信号输出到栅线。数据驱动器将数据电压输出到数据线。发射驱动器将发射信号输出到发射线。驱动控制器控制栅驱动器、数据驱动器和发射驱动器。
发明内容
在传统的显示面板的像素电路中,随着时间的流逝,在低频驱动期间,由于驱动晶体管的栅电极的漏电,驱动晶体管的栅电压可以减小。因此,随着时间的流逝,发光元件的亮度在低频驱动期间可以增加。当发光元件的亮度在低频驱动模式中增加时,由于像素之间的亮度差可能向用户显示闪烁并且可能向用户显示亮点缺陷。因此,显示面板的显示质量可能劣化。
另外,初始化栅信号的驱动器和数据写入栅信号的驱动器可以彼此不一体地形成,因为初始化栅信号的驱动负载和数据写入栅信号的驱动负载彼此不同。因此,用于初始化栅信号的驱动器和数据写入栅信号的驱动器的一体化的死区可能增加。
本发明的实施例提供同时操作第一像素的发光元件的阳极电极的初始化和第二像素的驱动晶体管的栅电极的初始化的显示面板。
本发明的实施例还提供包括显示面板的显示装置。
本发明的实施例还提供包括显示装置的电子装置。
在根据本发明的显示面板的实施例中,显示面板包括第一像素电路、第二像素电路以及第一初始化晶体管。第一像素电路包括第一像素发光元件、将第一像素驱动电流施加到第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到第一像素驱动晶体管的第一像素写入晶体管。第二像素电路邻近第一像素电路布置。第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到第二像素驱动晶体管的第二像素写入晶体管。第一初始化晶体管包括接收初始化栅信号的栅电极、连接到第一像素发光元件的阳极电极的第一电极和连接到第二像素驱动晶体管的栅电极的第二电极。
在实施例中,显示面板可以进一步包括:第二初始化晶体管,包括接收初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第一初始化晶体管的第一电极的第二电极。
在实施例中,第一像素驱动晶体管可以包括连接到第一像素第一节点的栅电极、连接到第一像素第二节点的第一电极和连接到第一像素第三节点的第二电极。第一像素写入晶体管可以包括接收数据写入栅信号的栅电极、接收第一像素数据电压的第一电极和连接到第一像素第二节点的第二电极。第一像素发光元件可以包括连接到第一像素第四节点的阳极电极和接收第二电力电压的阴极电极。第一像素电路可以进一步包括:第一像素补偿晶体管,包括接收数据写入栅信号的栅电极、连接到第一像素第一节点的第一电极和连接到第一像素第三节点的第二电极;第一像素第一发射晶体管,包括接收发射信号的栅电极、接收第一电力电压的第一电极和连接到第一像素第二节点的第二电极;以及第一像素第二发射晶体管,包括接收发射信号的栅电极、连接到第一像素第三节点的第一电极和连接到第一像素第四节点的第二电极。
在实施例中,第二像素驱动晶体管可以包括连接到第二像素第一节点的栅电极、连接到第二像素第二节点的第一电极和连接到第二像素第三节点的第二电极。第二像素写入晶体管可以包括接收数据写入栅信号的栅电极、接收第二像素数据电压的第一电极和连接到第二像素第二节点的第二电极。第二像素发光元件可以包括连接到第二像素第四节点的阳极电极和接收第二电力电压的阴极电极。第二像素电路可以进一步包括:第二像素补偿晶体管,包括接收数据写入栅信号的栅电极、连接到第二像素第一节点的第一电极和连接到第二像素第三节点的第二电极;第二像素第一发射晶体管,包括接收发射信号的栅电极、接收第一电力电压的第一电极和连接到第二像素第二节点的第二电极;以及第二像素第二发射晶体管,包括接收发射信号的栅电极、连接到第二像素第三节点的第一电极和连接到第二像素第四节点的第二电极。
在实施例中,第一像素电路和第二像素电路可以在同一像素行中彼此邻近布置。
在实施例中,显示面板可以进一步包括:第一最外像素的初始化电路,布置在同一像素行中的第一端部中,其中,第一最外像素的初始化电路可以包括:第一最外第一初始化晶体管,包括接收初始化栅信号的栅电极、连接到第一最外第二初始化晶体管的第二电极的第一电极和连接到第一最外像素的驱动晶体管的栅电极的第二电极;以及第一最外第二初始化晶体管,包括接收初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第一最外第一初始化晶体管的第一电极的第二电极。
在实施例中,显示面板可以进一步包括:第一最外像素的初始化电路,布置在同一像素行中的第一端部中,其中,第一最外像素的初始化电路可以包括:第一最外初始化晶体管,包括接收初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第一最外像素的驱动晶体管的栅电极的第二电极。
在实施例中,显示面板可以进一步包括:第二最外像素的初始化电路,布置在同一像素行中的第二端部中,其中,第二最外像素的初始化电路可以包括:第二最外初始化晶体管,包括接收初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第二最外像素的发光元件的阳极电极的第二电极。
在实施例中,在第一持续时间期间,初始化栅信号可以被激活,施加到第一像素写入晶体管的数据写入栅信号可以被去激活,并且施加到第一像素电路以导通第一像素发光元件的发射信号可以被去激活。在第二持续时间期间,初始化栅信号可以被去激活,数据写入栅信号可以被激活并且发射信号可以被去激活。
在实施例中,对应于第N像素行的初始化栅信号可以是对应于第N-1像素行的数据写入栅信号。N是大于一的自然数。
在实施例中,在第一持续时间期间,初始化栅信号可以被激活,施加到第一像素写入晶体管的数据写入栅信号可以被去激活,并且施加到第一像素电路以导通第一像素发光元件的发射信号可以被去激活。在第二持续时间期间,初始化栅信号可以被激活,数据写入栅信号可以被激活并且发射信号可以被去激活。在第三持续时间期间,初始化栅信号可以被去激活,数据写入栅信号可以被激活并且发射信号可以被去激活。
在实施例中,对应于第N像素行的初始化栅信号可以是对应于第N-1像素行的数据写入栅信号。N是大于一的自然数。
在实施例中,在第一持续时间期间,初始化栅信号可以被激活,施加到第一像素写入晶体管的数据写入栅信号可以被激活,并且施加到第一像素电路以导通第一像素发光元件的发射信号可以被去激活。在第二持续时间期间,初始化栅信号可以被去激活,数据写入栅信号可以被激活并且发射信号可以被去激活。
在实施例中,第一像素电路和第二像素电路可以在同一像素列中彼此邻近布置。
在实施例中,显示面板可以进一步包括:第一最外像素的初始化电路,布置在同一像素列中的第一端部中,其中,第一最外像素的初始化电路可以包括:第一最外第一初始化晶体管,包括接收虚设初始化栅信号的栅电极、连接到第一最外第二初始化晶体管的第二电极的第一电极和连接到第一最外像素的驱动晶体管的栅电极的第二电极;以及第一最外第二初始化晶体管,包括接收虚设初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第一最外第一初始化晶体管的第一电极的第二电极。
在实施例中,显示面板可以进一步包括:第一最外像素的初始化电路,布置在同一像素列中的第一端部中,其中,第一最外像素的初始化电路可以包括:第一最外初始化晶体管,包括接收虚设初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第一最外像素的驱动晶体管的栅电极的第二电极。
在实施例中,显示面板可以进一步包括:第二最外像素的初始化电路,布置在同一像素列中的第二端部中,其中,第二最外像素的初始化电路可以包括:第二最外初始化晶体管,包括接收初始化栅信号的栅电极、接收初始化电压的第一电极和连接到第二最外像素的发光元件的阳极电极的第二电极。
在实施例中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号可以被激活,对应于当前像素行的当前像素初始化栅信号可以被去激活,对应于当前像素行的当前像素数据写入栅信号可以被去激活,并且对应于当前像素行的当前像素发射信号可以被去激活。在第二持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被激活,当前像素数据写入栅信号可以被去激活,并且当前像素发射信号可以被去激活。在第三持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被去激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。
在实施例中,对应于第N像素行的初始化栅信号可以是对应于第N-1像素行的数据写入栅信号。N是大于一的自然数。
在实施例中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号可以被激活,对应于当前像素行的当前像素初始化栅信号可以被去激活,对应于当前像素行的当前像素数据写入栅信号可以被去激活,并且对应于当前像素行的当前像素发射信号可以被去激活。在第二持续时间期间,先前像素初始化栅信号可以被激活,当前像素初始化栅信号可以被激活,当前像素数据写入栅信号可以被去激活,并且当前像素发射信号可以被去激活。在第三持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。在第四持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被去激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。
在实施例中,对应于第N像素行的初始化栅信号可以是对应于第N-1像素行的数据写入栅信号。N是大于一的自然数。
在实施例中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号可以被激活,对应于当前像素行的当前像素初始化栅信号可以被去激活,对应于当前像素行的当前像素数据写入栅信号可以被去激活,并且对应于当前像素行的当前像素发射信号可以被去激活。在第二持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。在第三持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被去激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。
在实施例中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号可以被激活,对应于当前像素行的当前像素初始化栅信号可以被去激活,对应于当前像素行的当前像素数据写入栅信号可以被激活,并且对应于当前像素行的当前像素发射信号可以被去激活。在第二持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。在第三持续时间期间,先前像素初始化栅信号可以被去激活,当前像素初始化栅信号可以被去激活,当前像素数据写入栅信号可以被激活,并且当前像素发射信号可以被去激活。
在根据本发明的显示装置的实施例中,显示装置包括显示面板、栅驱动器、数据驱动器和发射驱动器。显示面板包括第一像素电路、第二像素电路和第一初始化晶体管。第一像素电路包括第一像素发光元件、将第一像素驱动电流施加到第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到第一像素驱动晶体管的第一像素写入晶体管。第二像素电路邻近第一像素电路布置。第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到第二像素驱动晶体管的第二像素写入晶体管。第一初始化晶体管包括接收初始化栅信号的栅电极、连接到第一像素发光元件的阳极电极的第一电极和连接到第二像素驱动晶体管的栅电极的第二电极。栅驱动器将初始化栅信号和数据写入栅信号输出到显示面板。数据驱动器将第一像素数据电压和第二像素数据电压输出到显示面板。发射驱动器将发射信号输出到显示面板。
在根据本发明的电子装置的实施例中,电子装置包括显示面板、栅驱动器、数据驱动器、发射驱动器、驱动控制器以及处理器。显示面板包括第一像素电路、第二像素电路和第一初始化晶体管。第一像素电路包括第一像素发光元件、将第一像素驱动电流施加到第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到第一像素驱动晶体管的第一像素写入晶体管。第二像素电路邻近第一像素电路布置。第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到第二像素驱动晶体管的第二像素写入晶体管。第一初始化晶体管包括接收初始化栅信号的栅电极、连接到第一像素发光元件的阳极电极的第一电极和连接到第二像素驱动晶体管的栅电极的第二电极。栅驱动器将初始化栅信号和数据写入栅信号输出到显示面板。数据驱动器将第一像素数据电压和第二像素数据电压输出到显示面板。发射驱动器将发射信号输出到显示面板。驱动控制器控制栅驱动器、数据驱动器和发射驱动器。处理器将输入图像数据和输入控制信号输出到驱动控制器。
根据本发明的实施例,显示面板包括同时操作第一像素的发光元件的阳极电极的初始化和第二像素的驱动晶体管的栅电极的初始化的初始化电路,使得可以有效地防止驱动晶体管的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板的显示质量。
在这样的实施例中,初始化栅信号的驱动器和数据写入栅信号的驱动器可以彼此一体地形成,使得可以减少制造成本并且可以减小死区。
附图说明
通过参考附图详细地描述本发明的实施例,本发明的实施例的以上和其他特征将变得更加明显,在附图中:
图1是图示出根据本发明的实施例的显示装置的框图;
图2是图示出图1的显示面板的一部分的电路图;
图3A是图示出图1的显示面板的像素行的第一像素的实施例的电路图;
图3B是图示出图1的显示面板的像素行的第一像素的可替代的实施例的电路图;
图4是图示出图1的显示面板的像素行的最后一个像素的实施例的电路图;
图5是图示出施加到图1的显示面板的信号的时序图;
图6是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图7是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图8是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图9是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图10是图示出根据本发明的实施例的显示装置的显示面板的一部分的电路图;
图11A是图示出图10的显示面板的像素列的第一像素的实施例的电路图;
图11B是图示出图10的显示面板的像素列的第一像素的可替代的实施例的电路图;
图12是图示出图10的显示面板的像素列的最后一个像素的实施例的电路图;
图13是图示出施加到图10的显示面板的信号的时序图;
图14是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图15是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图16是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图17是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图18是图示出根据本发明的实施例的施加到显示装置的显示面板的信号的时序图;
图19是图示出根据本发明的实施例的电子装置的框图;以及
图20是图示出图19的电子装置被实现为智能电话的实施例的图。
具体实施方式
现在将在下文中参考附图更全面地描述本发明,在附图中示出各种实施例。然而,本发明可以以许多不同的形式来实施,并且不应被解释为限于本文中阐述的实施例。相反,提供这些实施例使得本公开将是透彻的和完整的,并将向本领域技术人员充分传达本发明的范围。在全文中,相同的附图标记指代相同的元件。
将理解的是,当元件被称为“在”另一元件“上”时,其可以直接在另一元件上,或者居间元件可以存在于它们之间。比较而言,当元件被称为“直接在”另一元件“上”时,不存在居间元件。
将理解的是,尽管术语“第一”、“第二”、“第三”等在此可用于描述各种元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此,下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分,而不脱离本文的教导。
本文中使用的术语仅出于描述特定实施例的目的,并且不旨在进行限制。如本文中所使用,除非上下文另外明确指示,否则“一”、“该”和“至少一个”不表示数量的限制,并且旨在包括单数和复数两者。例如,除非上下文另外明确指示,否则“元件”与“至少一个元件”具有相同的含义。“至少一个”不应被解释为限于“一”。“或”意指“和/或”。如本文中所使用,术语“和/或”包括关联的所列项目中的一个或多个的任何和所有组合。将进一步理解的是,当术语“包括”或“包含”及其变体在本说明书中使用时,指明所陈述的特征、区域、整体、步骤、操作、元件和/或部件的存在,但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件和/或其组的存在或添加。
此外,在此可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如附图中图示出的一个元件与另一元件的关系。将理解的是,除了附图中描绘的定向之外,相对术语还旨在涵盖设备的不同定向。例如,如果附图之一中的设备被翻转,则被描述为在其他元件“下”侧的元件将随之被定向在其他元件的“上”侧。因此,根据附图的特定定向,术语“下”可以涵盖“下”和“上”两个定向。类似地,如果在附图之一中的设备被翻转,则被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此,术语“下方”或“下面”可以涵盖上方和下方两个定向。
除非另外定义,否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是,术语(例如在常用词典中定义的术语)应当被解释为具有与其在相关领域和本公开的背景中的含义一致的含义,并且将不以理想化的或过于正式的意义来解释,除非在此明确地如此定义。
本文中描述的实施例不应解释为限于如本文中图示出的区域的特定形状,而应包括由于例如制造导致的形状的偏差。例如,图示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。另外,图示出的尖角可以是倒圆的。因此,附图中图示出的区域本质上是示意性的,并且它们的形状不旨在图示出区域的精确形状,并且不旨在限制本权利要求的范围。
在下文中,将参考附图详细描述本发明的实施例。
图1是图示出根据本发明的实施例的显示装置的框图。
参考图1,显示装置的实施例包括显示面板100和显示面板驱动器。显示面板驱动器包括驱动控制器200、栅驱动器300、伽马参考电压生成器400、数据驱动器500和发射驱动器600。
在实施例中,例如,驱动控制器200和数据驱动器500可以彼此一体地形成为一个芯片(或单个芯片)。在实施例中,例如,驱动控制器200、伽马参考电压生成器400和数据驱动器500可以彼此一体地形成为一个芯片。在实施例中,例如,驱动控制器200、栅驱动器300、伽马参考电压生成器400和数据驱动器500可以彼此一体地形成为一个芯片。在实施例中,例如,驱动控制器200、栅驱动器300、伽马参考电压生成器400、数据驱动器500和发射驱动器600可以彼此一体地形成为一个芯片。
显示面板100包括多条栅线GIL和GWL、多条数据线DL、多条发射线EL以及电连接到栅线GIL和GWL、数据线DL和发射线EL的多个像素P。栅线GIL和GWL可以在第一方向D1上延伸,数据线DL可以在与第一方向D1交叉的第二方向D2上延伸,并且发射线EL可以在第一方向D1上延伸。
驱动控制器200从外部装置接收输入图像数据IMG和输入控制信号CONT。在实施例中,例如,输入图像数据IMG可以包括红色图像数据、绿色图像数据和蓝色图像数据。输入图像数据IMG可以进一步包括白色图像数据。可替代地,输入图像数据IMG可以包括品红色图像数据、青色图像数据和黄色图像数据。输入控制信号CONT可以包括主时钟信号和数据使能信号。输入控制信号CONT可以进一步包括垂直同步信号和水平同步信号。
驱动控制器200可以基于输入图像数据IMG和输入控制信号CONT生成第一控制信号CONT1、第二控制信号CONT2、第三控制信号CONT3、第四控制信号CONT4和数据信号DATA。
驱动控制器200可以基于输入控制信号CONT生成用于控制栅驱动器300的操作的第一控制信号CONT1,并且将第一控制信号CONT1输出到栅驱动器300。第一控制信号CONT1可以包括垂直起始信号和栅时钟信号。
驱动控制器200可以基于输入控制信号CONT生成用于控制数据驱动器500的操作的第二控制信号CONT2,并且可以将第二控制信号CONT2输出到数据驱动器500。第二控制信号CONT2可以包括水平起始信号和负载信号。
驱动控制器200可以基于输入图像数据IMG生成数据信号DATA。驱动控制器200可以将数据信号DATA输出到数据驱动器500。
驱动控制器200可以基于输入控制信号CONT生成用于控制伽马参考电压生成器400的操作的第三控制信号CONT3,并且可以将第三控制信号CONT3输出到伽马参考电压生成器400。
驱动控制器200可以基于输入控制信号CONT生成用于控制发射驱动器600的操作的第四控制信号CONT4,并且将第四控制信号CONT4输出到发射驱动器600。
栅驱动器300可以响应于从驱动控制器200接收的第一控制信号CONT1生成驱动栅线GIL和GWL的栅信号。栅驱动器300可以将栅信号输出到栅线GIL和GWL。在实施例中,例如,栅驱动器300可以集成在显示面板100上。在实施例中,例如,栅驱动器300可以安装在显示面板100上。
伽马参考电压生成器400可以响应于从驱动控制器200接收的第三控制信号CONT3生成伽马参考电压VGREF。伽马参考电压生成器400可以将伽马参考电压VGREF提供到数据驱动器500。伽马参考电压VGREF可以具有与数据信号DATA的电平相对应的值。
在实施例中,伽马参考电压生成器400可以布置在驱动控制器200中或者在数据驱动器500中。
数据驱动器500可以从驱动控制器200接收第二控制信号CONT2和数据信号DATA,并且可以从伽马参考电压生成器400接收伽马参考电压VGREF。数据驱动器500可以使用伽马参考电压VGREF将数据信号DATA转换成具有模拟类型的数据电压。数据驱动器500可以将数据电压输出到数据线DL。
发射驱动器600可以响应于从驱动控制器200接收的第四控制信号CONT4生成发射信号以驱动发射线EL。发射驱动器600可以将发射信号输出到发射线EL。在实施例中,例如,发射驱动器600可以集成在显示面板100上。在实施例中,例如,发射驱动器600可以安装在显示面板100上。
在实施例中,如图1中所示,栅驱动器300可以布置在显示面板100的像素P的第一侧并且将栅信号施加到像素P,并且发射驱动器600可以布置在显示面板100的像素P的第二侧并且将发射信号施加到像素P,但本发明不限于此。可替代地,栅驱动器300和发射驱动器600可以布置在显示面板100的像素P的第一侧并且将栅信号和发射信号施加到像素P。可替代地,栅驱动器300和发射驱动器600可以布置在显示面板100的像素P的两个相反侧并且将栅信号和发射信号施加到像素P。
在实施例中,栅驱动器300和发射驱动器600可以彼此一体地形成为一个芯片。
图2是图示出图1的显示面板100的一部分的电路图。
参考图1和图2,显示面板100可以包括第一像素电路PX、第二像素电路PX+1以及初始化电路(在PX与PX+1之间图示出的T4和T7),该初始化电路同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化。
在第一像素电路PX的左侧图示出的初始化电路T4和T7可以初始化第一像素电路PX的驱动晶体管T1的栅电极。在第二像素电路PX+1的右侧图示出的初始化电路T4和T7可以初始化第二像素电路PX+1的发光元件EE的阳极电极。
在实施例中,如上所述,布置在两个邻近像素电路之间的初始化电路T4和T7可以初始化两个邻近像素电路中的左边像素电路的发光元件EE的阳极电极,并且可以初始化两个邻近像素电路中的右边像素电路的驱动晶体管T1的栅电极。
在实施例中,第一像素电路PX和第二像素电路PX+1可以在同一像素行中彼此邻近布置。
第一像素电路PX包括第一像素的发光元件EE、将第一像素驱动电流施加到第一像素的发光元件EE的第一像素的驱动晶体管T1和将第一像素的数据电压VDATA施加到第一像素的驱动晶体管T1的第一像素的写入晶体管T2。
第一像素的驱动晶体管T1可以包括连接到第一像素的第一节点N1的栅电极、连接到第一像素的第二节点N2的第一电极和连接到第一像素的第三节点N3的第二电极。
第一像素的写入晶体管T2可以包括接收数据写入栅信号GW的栅电极、接收第一像素的数据电压VDATA的第一电极和连接到第一像素的第二节点N2的第二电极。
第一像素的发光元件EE可以包括连接到第一像素的第四节点N4的阳极电极和接收第二电力电压ELVSS的阴极电极。
第一像素电路PX可以进一步包括:第一像素的补偿晶体管T3,包括接收数据写入栅信号GW的栅电极、连接到第一像素的第一节点N1的第一电极和连接到第一像素的第三节点N3的第二电极;第一像素的第一发射晶体管T5,包括接收发射信号EM的栅电极、接收第一电力电压ELVDD的第一电极和连接到第一像素的第二节点N2的第二电极;以及第一像素的第二发射晶体管T6,包括接收发射信号EM的栅电极、连接到第一像素的第三节点N3的第一电极和连接到第一像素的第四节点N4的第二电极。
第一像素电路PX可以进一步包括第一像素的储存电容器CST,第一像素的储存电容器CST包括接收第一电力电压ELVDD的第一电极和连接到第一像素的第一节点N1的第二电极。
第二像素电路PX+1可以邻近第一像素电路PX布置。第二像素电路PX+1包括第二像素的发光元件EE、将第二像素驱动电流施加到第二像素的发光元件EE的第二像素的驱动晶体管T1和将第二像素的数据电压VDATA施加到第二像素的驱动晶体管T1的第二像素的写入晶体管T2。
第二像素的驱动晶体管T1可以包括连接到第二像素的第一节点N1的栅电极、连接到第二像素的第二节点N2的第一电极和连接到第二像素的第三节点N3的第二电极。
第二像素的写入晶体管T2可以包括接收数据写入栅信号GW的栅电极、接收第二像素的数据电压VDATA的第一电极和连接到第二像素的第二节点N2的第二电极。
第二像素的发光元件EE可以包括连接到第二像素的第四节点N4的阳极电极和接收第二电力电压ELVSS的阴极电极。
第二像素电路PX+1可以进一步包括:第二像素的补偿晶体管T3,包括接收数据写入栅信号GW的栅电极、连接到第二像素的第一节点N1的第一电极和连接到第二像素的第三节点N3的第二电极;第二像素的第一发射晶体管T5,包括接收发射信号EM的栅电极、接收第一电力电压ELVDD的第一电极和连接到第二像素的第二节点N2的第二电极;以及第二像素的第二发射晶体管T6,包括接收发射信号EM的栅电极、连接到第二像素的第三节点N3的第一电极和连接到第二像素的第四节点N4的第二电极。
第二像素电路PX+1可以进一步包括第二像素的储存电容器CST,第二像素的储存电容器CST包括接收第一电力电压ELVDD的第一电极和连接到第二像素的第一节点N1的第二电极。
初始化电路可以包括第一初始化晶体管T7,第一初始化晶体管T7包括接收初始化栅信号GI的栅电极、连接到第一像素的发光元件EE的阳极电极的第一电极和连接到第二像素的驱动晶体管T1的栅电极的第二电极。
初始化电路可以进一步包括第二初始化晶体管T4,第二初始化晶体管T4包括接收初始化栅信号GI的栅电极、接收初始化电压VINT的第一电极和连接到第一初始化晶体管T7的第一电极的第二电极。
在传统显示面板的像素电路中,用于初始化驱动晶体管的栅电极的初始化晶体管的第一电极连接到驱动晶体管的栅电极并且该初始化晶体管的第二电极直接接收初始化电压VINT。数据电压VDATA和初始化电压VINT施加到传统初始化晶体管的第一电极和第二电极两者。数据电压VDATA与初始化电压VINT之间的差可能是大的,使得电流可能在传统初始化晶体管处泄漏。
在本发明的实施例中,第一初始化晶体管T7的第一电极连接到第一像素电路PX的发光元件EE的阳极电极,并且第一初始化晶体管T7的第二电极连接到第二像素电路PX+1的驱动晶体管T1的栅电极。因此,与用于初始化驱动晶体管的栅电极的初始化晶体管的第一电极连接到驱动晶体管的栅电极并且该初始化晶体管的第二电极直接接收初始化电压VINT的传统初始化晶体管相比,第一初始化晶体管T7的第一电极与第二电极之间的电压差大幅减小,使得第一初始化晶体管T7的电流泄漏可以大幅减少。
图3A是图示出图1的显示面板100的像素行的第一像素的实施例的电路图。
在图2中,第一像素电路PX和第二像素电路PX+1布置在同一像素行中,第一像素电路PX在同一像素行中在其两侧具有邻近的像素电路,并且第二像素电路PX+1在同一像素行中在其两侧具有邻近的像素电路。图3A图示出第一最外像素P1(例如,最左边的像素)和第一最外像素P1的初始化电路。在实施例中,例如,第一最外像素P1是同一像素行中最左边的像素,使得在第一最外像素P1的左侧不存在像素。
参考图3A,布置在像素行中的第一端部中的第一最外像素P1的初始化电路可以包括:第一最外像素P1的第一初始化晶体管T7(或第一最外第一初始化晶体管),包括接收初始化栅信号GI的栅电极、连接到第一最外像素P1的第二初始化晶体管T4(或第二最外第二初始化晶体管)的第二电极的第一电极和连接到第一最外像素P1的驱动晶体管T1的栅电极的第二电极;以及第一最外像素P1的第二初始化晶体管T4,包括接收初始化栅信号GI的栅电极、接收初始化电压VINT的第一电极和连接到第一最外像素P1的第一初始化晶体管T7的第一电极的第二电极。
如果不提供用于初始化第一最外像素P1的初始化电路,则不对第一最外像素P1的驱动晶体管T1的栅电极进行初始化。在实施例中,类似于正常初始化电路(以上参考图2描述的),第一最外像素P1的初始化电路可以包括第一初始化晶体管T7和第二初始化晶体管T4。
图3B是图示出图1的显示面板100的像素行的第一像素的可替代的实施例的电路图。
参考图3B,第一最外像素P1(例如,最左边的像素)的初始化电路可以包括第一最外像素P1的初始化晶体管T4,第一最外像素P1的初始化晶体管T4包括接收初始化栅信号GI的栅电极、接收初始化电压VINT的第一电极和连接到第一最外像素P1的驱动晶体管T1的栅电极的第二电极。
如果不提供用于初始化第一最外像素P1的初始化电路,则不对第一最外像素P1的驱动晶体管T1的栅电极进行初始化。在实施例中,不同于包括第一初始化晶体管T7和第二初始化晶体管T4两者的正常初始化电路(以上参考图2描述的),第一最外像素P1的初始化电路可以仅包括第二初始化晶体管T4。根据实施例,虽然在第二初始化晶体管T4处可能轻微地发生电流泄漏,但可以减小第一初始化晶体管T7的死区。
图4是图示出图1的显示面板100的像素行的最后一个像素的实施例的电路图。
在图2中,第一像素电路PX和第二像素电路PX+1布置在同一像素行中,第一像素电路PX在同一像素行中的两侧具有邻近的像素电路,并且第二像素电路PX+1在同一像素行中的两侧具有邻近的像素电路。图4图示出第二最外像素PL(例如,最右边的像素)和第二最外像素PL的初始化电路。在实施例中,例如,第二最外像素PL是同一像素行中最右边的像素,使得在第二最外像素PL的右侧不存在像素。
参考图4,第二最外像素PL的初始化电路可以包括第二最外像素PL的初始化晶体管T4(或第二最外初始化晶体管),第二最外像素PL的初始化晶体管T4包括接收初始化栅信号GI的栅电极、接收初始化电压VINT的第一电极和连接到第二最外像素PL的发光元件EE的阳极电极的第二电极。
如果不提供用于初始化第二最外像素PL的初始化电路,则不对第二最外像素PL的发光元件EE的阳极电极进行初始化。在实施例中,不同于包括第一初始化晶体管T7和第二初始化晶体管T4两者的正常初始化电路(以上参考图2描述的),第二最外像素PL的初始化电路可以仅包括第二初始化晶体管T4。
图5是图示出施加到图1的显示面板100的信号的时序图。
参考图1至图5,在第一持续时间DU1期间,第一节点N1和储存电容器CST响应于初始化栅信号GI[N]而被初始化。在第二持续时间DU2期间,驱动晶体管T1的阈值电压(|VTH|)被补偿,并且被施加阈值电压补偿的数据电压VDATA响应于数据写入栅信号GW[N]而被写入到第一节点N1。在第一持续时间DU1期间,发光元件EE的阳极电极响应于初始化栅信号GI[N]而被初始化。在第三持续时间DU3期间,发光元件EE响应于发射信号EM[N]而发光,使得显示面板100显示图像。
在第一持续时间DU1期间,初始化栅信号GI[N]可以被激活(或处于导通电平),数据写入栅信号GW[N]可以被去激活(或处于截止电平)并且发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被激活并且发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被去激活并且发射信号EM[N]可以被激活。
在实施例中,初始化栅信号GI[N]、数据写入栅信号GW[N]和发射信号EM[N]的有效电平可以是低电平。在这样的实施例中,初始化栅信号GI[N]、数据写入栅信号GW[N]和发射信号EM[N]的无效电平可以是高电平。
在这样的实施例中,数据信号DATA可以包括在第一持续时间DU1期间施加的第一先前数据信号DATA[N-1]并且数据信号DATA可以具有在第二持续时间DU2期间施加的当前数据信号DATA[N]。
在第二持续时间DU2期间,从数据电压VDATA减去驱动晶体管T1的阈值电压的绝对值(|VTH|)后的电压可以沿着由导通的驱动晶体管T1、写入晶体管T2和补偿晶体管T3生成的路径在第一节点N1处充电。
在第三持续时间DU3期间,发射信号EM可以具有有效电平。当发射信号EM具有有效电平时,第五发射晶体管T5和第二发射晶体管T6导通。另外,驱动晶体管T1由数据电压VDATA导通。
驱动电流流过第一发射晶体管T5、驱动晶体管T1和第二发射晶体管T6以驱动发光元件EE。驱动电流的强度可以由数据电压VDATA的电平来确定。发光元件EE的亮度由驱动电流的强度来确定。
在第二持续时间DU2期间补偿阈值电压(|VTH|),使得当发光元件EE在第三持续时间DU3期间发光时,可以确定驱动电流而与驱动晶体管T1的阈值电压(|VTH|)无关。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段可以彼此不重叠。在这样的实施例中,如图5中所示,发射信号EM[N]的无效时段可以对应于两个水平时段(2H)。可替代地,发射信号EM[N]的无效时段可以长于两个水平时段(2H)。
在实施例中,可以单独地提供用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器。
根据实施例,显示面板100包括同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高或改进显示面板100的显示质量。
图6是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图6中所示的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图1至图5描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图1至图5描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图1至图4和图6,在实施例中,对应于第N像素行的初始化栅信号GI[N]可以是对应于第N-1像素行的先前数据写入栅信号GW[N-1]。在此,N是大于一的自然数。
在第一持续时间DU1期间,初始化栅信号GI[N]可以被激活,数据写入栅信号GW[N]可以被去激活,并且发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被激活,并且发射信号EM[N]可以被去激活。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段可以彼此不重叠。在这样的实施例中,如图6中所示,发射信号EM[N]的无效时段可以对应于两个水平时段(2H)。可替代地,发射信号EM[N]的无效时段可以长于两个水平时段(2H)。
在实施例中,用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片。在实施例中,例如,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以是同一驱动器。在这样的实施例中,例如,先前数据写入栅信号GW[N-1]被用作初始化栅信号GI[N],使得初始化栅信号GI[N]和数据写入栅信号GW[N]可以从同一驱动器生成。
根据实施例,显示面板100包括同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
在这样的实施例中,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片(或一个驱动器),使得可以减少制造成本并且可以减小死区。
图7是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图7中所示的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图1至图5描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图1至图5描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图1至图4和图7,在第一持续时间DU1期间,初始化栅信号GI[N]可以被激活,数据写入栅信号GW[N]可以被去激活,并且发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,初始化栅信号GI[N]可以被激活,数据写入栅信号GW[N]可以被激活,并且发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被激活,并且发射信号EM[N]可以被去激活。
在第四持续时间DU4期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被去激活,并且发射信号EM[N]可以被激活。
在第一持续时间DU1期间,数据信号DATA可以具有第二先前数据信号DATA[N-2],在第二持续时间DU2期间,数据信号DATA可以具有第一先前数据信号DATA[N-1]并且在第三持续时间DU3期间,数据信号DATA可以具有当前数据信号DATA[N]。
在实施例中,初始化栅信号GI[N]具有对应于两个水平时段(2H)的有效时段,数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段彼此重叠一个水平时段(1H)。在这样的实施例中,如图7中所示,发射信号EM[N]的无效时段可以对应于三个水平时段(3H)。可替代地,发射信号EM[N]的无效时段可以长于三个水平时段(3H)。
在初始化栅信号GI[N]具有对应于两个水平时段(2H)的有效时段的实施例中,与初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段的情况相比,驱动晶体管T1的栅电极和发光元件EE的阳极电极的初始化时间增加,使得可以提高显示面板100的显示质量。在这样的实施例中(其中数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段),与数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段的情况相比,数据电压VDATA的充电时间增加,使得可以提高显示面板100的显示质量。
在实施例中,可以单独地提供用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器。
根据实施例,显示面板100包括同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
图8是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图8中所示的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图7描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图7描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图1至图4、图7和图8,在实施例中,对应于第N像素行的初始化栅信号GI[N]可以是对应于第N-1像素行的先前数据写入栅信号GW[N-1]。在此,N是大于二的自然数。
在实施例中,初始化栅信号GI[N]具有对应于两个水平时段(2H)的有效时段,数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段彼此重叠一个水平时段(1H)。在这样的实施例中,如图8中所示,发射信号EM[N]的无效时段可以对应于三个水平时段(3H)。可替代地,发射信号EM[N]的无效时段可以长于三个水平时段(3H)。
在实施例中,用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片。在实施例中,例如,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以是同一驱动器。在实施例中,例如,先前数据写入栅信号GW[N-1]被用作初始化栅信号GI[N],使得初始化栅信号GI[N]和数据写入栅信号GW[N]可以从同一驱动器生成。
根据实施例,显示面板100包括同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
在这样的实施例中,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个驱动器,使得可以减少制造成本并且可以减小死区。
图9是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图9中所示的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图1至图5描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图1至图5描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图1至图4和图9,在第一持续时间DU1期间,初始化栅信号GI[N]可以被激活,数据写入栅信号GW[N]可以被激活,并且发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被激活,并且发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,初始化栅信号GI[N]可以被去激活,数据写入栅信号GW[N]可以被去激活,并且发射信号EM[N]可以被激活。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段。在这样的实施例中,如图9中所示,发射信号EM[N]的无效时段可以对应于两个水平时段(2H)。可替代地,发射信号EM[N]的无效时段可以长于两个水平时段(2H)。
在数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段的实施例中,与数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段的情况相比,数据电压VDATA的充电时间增加,使得可以提高显示面板100的显示质量。
在实施例中,可以单独地提供用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器。
根据实施例,显示面板100包括同时操作第一像素电路PX的发光元件EE的阳极电极的初始化和第二像素电路PX+1的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
图10是图示出根据本发明的实施例的显示装置的显示面板100的一部分的电路图。
除了第一像素电路和第二像素电路在同一像素列中彼此邻近布置之外,根据图10的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图1至图5描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图1至图5描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图1和图10,在实施例中,显示面板100可以包括第一像素电路PY-1、第二像素电路PY和初始化电路(图10中相对上部分中图示出的T4和T7),该初始化电路同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化。
在图10中相对下部分中图示出的初始化电路T4和T7可以初始化第二像素电路PY的发光元件EE的阳极电极。
在这样的实施例中,如上所述,连接到两个邻近像素电路的初始化电路T4和T7可以初始化两个邻近像素电路中的上像素电路的发光元件EE的阳极电极,并且可以初始化两个邻近像素电路中的下像素电路的驱动晶体管T1的栅电极。
在实施例中,第一像素电路PY-1和第二像素电路PY可以在同一像素列中彼此邻近布置。
图11A是图示出图10的显示面板100的像素列的第一像素的实施例的电路图。
在实施例中,如图10中所示,第一像素电路PY-1和第二像素电路PY布置在同一像素列中,第一像素电路PY-1在同一像素列中在其上侧和下侧两者具有邻近的像素电路,并且第二像素电路PY在同一像素列中在其上侧和下侧两者具有邻近的像素电路。图11A图示出第一最外像素P1(例如,最上边的像素)和第一最外像素P1的初始化电路。在实施例中,例如,第一最外像素P1是同一像素列中最上边的像素,使得在第一最外像素P1的上侧不存在像素。
参考图1、图10和图11A,布置在像素列中的第一端部中的第一最外像素P1(例如,最上边的像素)的初始化电路可以包括:第一最外像素P1的第一初始化晶体管T7,包括接收虚设初始化栅信号GI[0]的栅电极、连接到第一最外像素P1的第二初始化晶体管T4的第二电极的第一电极和连接到第一最外像素P1的驱动晶体管T1的栅电极的第二电极;以及第一最外像素P1的第二初始化晶体管T4,包括接收虚设初始化栅信号GI[0]的栅电极、接收初始化电压VINT的第一电极和连接到第一最外像素P1的第一初始化晶体管T7的第一电极的第二电极。
如果不提供用于初始化第一最外像素P1的初始化电路,则不对第一最外像素P1的驱动晶体管T1的栅电极进行初始化。在实施例中,初始化电路被包括以初始化第一最外像素P1。
在图11A中,发射信号EM[1]和数据写入栅信号GW[1]可以施加到第一最外像素P1并且初始化栅信号GI[1]可以施加到用于初始化第一最外像素P1和第一最外像素P1的下一像素的初始化电路。
图11B是图示出图10的显示面板100的像素列的第一像素的可替代的实施例的电路图。
参考图1、图10和图11B,布置在像素列中的第一端部中的第一最外像素P1(例如,最上边的像素)的初始化电路可以包括第一最外像素P1的初始化晶体管T4,第一最外像素P1的初始化晶体管T4包括接收虚设初始化栅信号GI[0]的栅电极、接收初始化电压VINT的第一电极和连接到第一最外像素P1的驱动晶体管T1的栅电极的第二电极。
如果不提供用于初始化第一最外像素P1的初始化电路,则不对第一最外像素P1的驱动晶体管T1的栅电极进行初始化。在实施例中,初始化电路被包括以初始化第一最外像素P1。
在图11B中,发射信号EM[1]和数据写入栅信号GW[1]可以施加到第一最外像素P1,并且初始化栅信号GI[1]可以施加到用于初始化第一最外像素P1和第一最外像素P1的下一像素的初始化电路。
图12是图示出图10的显示面板100的像素列的最后一个像素的实施例的电路图。
在实施例中,如图10中所示,第一像素电路PY-1和第二像素电路PY布置在同一像素列中,第一像素电路PY-1在同一像素列中在其上侧和下侧两者具有邻近的像素电路,并且第二像素电路PY在同一像素列中在其上侧和下侧两者具有邻近的像素电路。图12图示出第二最外像素PL(例如,最下边的像素)和第二最外像素PL的初始化电路。在实施例中,例如,第二最外像素PL是同一像素列中最下边的像素,使得在第二最外像素PL的下侧不存在像素。
参考图1、图10和图12,布置在像素列中的第二端部中的第二最外像素PL(例如,最下边的像素)的初始化电路可以包括第二最外像素PL的初始化晶体管T4,第二最外像素PL的初始化晶体管T4包括接收初始化栅信号GI[L]的栅电极、接收初始化电压VINT的第一电极和连接到第二最外像素PL的发光元件EE的阳极电极的第二电极。
如果不提供用于初始化第二最外像素PL的初始化电路,则不对第二最外像素PL的发光元件EE的阳极电极进行初始化。在实施例中,初始化电路被提供用于第二最外像素PL。
在图12中,发射信号EM[L]和数据写入栅信号GW[L]可以施加到第二最外像素PL,并且初始化栅信号GI[L-1]可以施加到用于初始化第二最外像素PL和第二最外像素PL的先前像素的初始化电路。
图13是图示出施加到图10的显示面板100的信号的时序图。
参考图1和图10至图13,在第一持续时间DU1期间,对应于先前像素行的先前像素初始化栅信号GI[N-1]可以被激活,对应于当前像素行的当前像素初始化栅信号(或初始化栅信号)GI[N]可以被去激活,对应于当前像素行的当前像素数据写入栅信号(或数据写入栅信号)GW[N]可以被去激活,并且对应于当前像素行的当前像素发射信号(或发射信号)EM[N]可以被去激活。
在第二持续时间DU2期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第四持续时间DU4期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被激活。
在第一持续时间DU1期间,数据信号DATA可以具有第二先前数据信号DATA[N-2],在第二持续时间DU2期间,数据信号DATA可以具有第一先前数据信号DATA[N-1],并且在第三持续时间DU3期间,数据信号DATA可以具有当前数据信号DATA[N]。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段可以彼此不重叠。在这样的实施例中,如图13中所示,发射信号EM[N]的无效时段可以对应于三个水平时段(3H)。可替代地,发射信号EM[N]的无效时段可以长于三个水平时段(3H)。
在实施例中,可以单独地提供用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
图14是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图14的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图10至图13描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图10至图13描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图10至图12和图14,在实施例中,对应于第N-1像素行的先前像素初始化栅信号GI[N-1]可以是对应于第N-2像素行的先前数据写入栅信号GW[N-2],并且对应于第N像素行的初始化栅信号GI[N]可以是对应于第N-1像素行的先前数据写入栅信号GW[N-1]。在此,N是大于二的自然数。发射信号EM[N]可以对应于第N像素行,并且发射信号EM[N-1]可以对应于第N-1像素行。
在实施例中,用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片。在实施例中,例如,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以是同一驱动器。在实施例中,例如,先前数据写入栅信号GW[N-1]被用作初始化栅信号GI[N],使得初始化栅信号GI[N]和数据写入栅信号GW[N]可以从同一驱动器生成。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
在这样的实施例中,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片,使得可以减少制造成本并且可以减小死区。
图15是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图15的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图10至图13描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图10至图13描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图10至图12和图15,在第一持续时间DU1期间,对应于先前像素行的先前像素初始化栅信号GI[N-1]可以被激活,对应于当前像素行的当前像素初始化栅信号GI[N]可以被去激活,对应于当前像素行的当前像素数据写入栅信号GW[N]可以被去激活,并且对应于当前像素行的当前像素发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,先前像素初始化栅信号GI[N-1]可以被激活,当前像素初始化栅信号GI[N]可以被激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第四持续时间DU4期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第五持续时间DU5期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被激活。
在第一持续时间DU1期间,数据信号DATA可以具有第三先前数据信号DATA[N-3],在第二持续时间DU2期间,数据信号DATA可以具有第二先前数据信号DATA[N-2],在第三持续时间DU3期间,数据信号DATA可以具有第一先前数据信号DATA[N-1],并且在第四持续时间DU4期间,数据信号DATA可以具有当前数据信号DATA[N]。
在实施例中,初始化栅信号GI[N]具有对应于两个水平时段(2H)的有效时段,数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段,并且初始化栅信号GI[N]的有效时段和数据写入栅信号GW[N]的有效时段彼此重叠一个水平时段(1H)。在这样的实施例中,如图15中所示,发射信号EM[N]的无效时段可以对应于四个水平时段(4H)。可替代地,发射信号EM[N]的无效时段可以长于四个水平时段(4H)。
在实施例中,可以单独地提供用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
图16是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图16的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图15描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图15描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图10至图12、图15和图16,在实施例中,对应于第N像素行的初始化栅信号GI[N]可以是对应于第N-1像素行的先前数据写入栅信号GW[N-1]。在此,N是大于三的自然数。
在实施例中,用于生成初始化栅信号GI[N]的驱动器和用于生成数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个驱动器。在实施例中,例如,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以是同一驱动器。在实施例中,例如,先前数据写入栅信号GW[N-1]被用作初始化栅信号GI[N],使得初始化栅信号GI[N]和数据写入栅信号GW[N]可以从同一驱动器生成。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
在这样的实施例中,初始化栅信号GI[N]的驱动器和数据写入栅信号GW[N]的驱动器可以彼此一体地形成为一个芯片,使得可以减少制造成本并且可以减小死区。
图17是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图17的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图10至图13描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图10至图13描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图10至图12和图17,在第一持续时间DU1期间,对应于先前像素行的先前像素初始化栅信号GI[N-1]可以被激活,对应于当前像素行的当前像素初始化栅信号GI[N]可以被去激活,对应于当前像素行的当前像素数据写入栅信号GW[N]可以被去激活,并且对应于当前像素行的当前像素发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第四持续时间DU4期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被激活。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段。在数据写入栅信号GW[N]具有对应于两个水平时段(2H)的有效时段的实施例中,与数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段的情况相比,数据电压VDATA的充电时间增加,使得可以提高显示面板100的显示质量。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。相应地,在这样的实施例中,可以提高显示面板100的显示质量。
图18是图示出根据本发明的实施例的施加到显示装置的显示面板100的信号的时序图。
除了施加到显示面板的信号之外,根据图18的实施例的显示面板和包括该显示面板的显示装置与根据以上参考图10至图13描述的实施例的显示面板和包括该显示面板的显示装置基本相同。因此,相同的附图标记将用于指代与以上参考图10至图13描述的元件相同或相似的元件,并且将省略其任何重复的详细描述。
参考图10至图12和图18,在第一持续时间DU1期间,对应于先前像素行的先前像素初始化栅信号GI[N-1]可以被激活,对应于当前像素行的当前像素初始化栅信号GI[N]可以被去激活,对应于当前像素行的当前像素数据写入栅信号GW[N]可以被激活,并且对应于当前像素行的当前像素发射信号EM[N]可以被去激活。
在第二持续时间DU2期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第三持续时间DU3期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被激活,并且当前像素发射信号EM[N]可以被去激活。
在第四持续时间DU4期间,先前像素初始化栅信号GI[N-1]可以被去激活,当前像素初始化栅信号GI[N]可以被去激活,当前像素数据写入栅信号GW[N]可以被去激活,并且当前像素发射信号EM[N]可以被激活。
在实施例中,初始化栅信号GI[N]具有对应于一个水平时段(1H)的有效时段,数据写入栅信号GW[N]具有对应于三个水平时段(3H)的有效时段。在数据写入栅信号GW[N]具有对应于三个水平时段(3H)的有效时段的实施例中,与数据写入栅信号GW[N]具有对应于一个水平时段(1H)的有效时段的情况相比,数据电压VDATA的充电时间增加,使得可以提高显示面板100的显示质量。
根据实施例,显示面板100包括同时操作第一像素电路PY-1的发光元件EE的阳极电极的初始化和第二像素电路PY的驱动晶体管T1的栅电极的初始化的初始化电路T4和T7,使得可以有效地防止驱动晶体管T1的栅电极的漏电。因此,可以有效地防止低频驱动模式中的闪烁,并且可以有效地防止由于像素之间的亮度差而引起的亮点缺陷。因此,可以提高显示面板100的显示质量。
图19是图示出根据本发明的实施例的电子装置1000的框图。图20是图示出图19的电子装置1000被实现为智能电话的实施例的图。
参考图19和图20,电子设备(电子装置)1000的实施例可以包括处理器1010、存储设备1020、储存设备1030、输入/输出(I/O)设备1040、电源1050和显示设备(显示装置)1060。这里,显示设备1060可以对应于图1的显示装置。另外,电子设备1000可以进一步包括用于与视频卡、声卡、存储卡、通用串行总线(USB)设备、其他电子设备等进行通信的多个端口。
在实施例中,如图20中所图示,电子设备1000可以实现为智能电话。然而,电子设备1000不限于此。在可替代的实施例中,例如,电子设备1000可以实现为蜂窝电话、视频电话、智能平板、智能手表、平板个人计算机(PC)、汽车导航***、计算机监视器、膝上型计算机或头戴式显示器(HMD)设备等。
处理器1010可以执行各种计算功能或任务。处理器1010可以是微处理器、中央处理单元(CPU)或应用处理器(AP)等。处理器1010可以经由地址总线、控制总线、数据总线等耦接到其他部件。进一步,处理器1010可以耦接到诸如***部件互连(PCI)总线的扩展总线。
处理器1010可以将输入图像数据IMG和输入控制信号CONT输出到图1的驱动控制器200。
存储设备1020可以存储用于电子设备1000的操作的数据。在实施例中,例如,存储设备1020可以包括诸如可擦除可编程只读存储器(EPROM)设备、电可擦除可编程只读存储器(EEPROM)设备、闪存设备、相变随机存取存储器(PRAM)设备、电阻随机存取存储器(RRAM)设备、纳米浮栅存储器(NFGM)设备、聚合物随机存取存储器(PoRAM)设备、磁性随机存取存储器(MRAM)设备和铁电随机存取存储器(FRAM)设备等的至少一个非易失性存储设备和/或诸如动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备和移动DRAM设备等的至少一个易失性存储设备。
储存设备1030可以包括固态驱动(SSD)设备、硬盘驱动(HDD)设备和CD-ROM设备等。I/O设备1040可以包括诸如键盘、小键盘、鼠标设备、触摸板或触摸屏等的输入设备以及诸如打印机或扬声器等的输出设备。在一些实施例中,显示设备1060可以包括在I/O设备1040中。电源1050可以为电子设备1000的操作提供电力。显示设备1060可以经由总线或其他通信链路耦接到其他部件。
根据如上所述的本发明的实施例,可以提高显示面板的显示质量。
本发明不应被解释为限于在此阐述的实施例。相反,提供这些实施例使得本公开将是透彻的和完整的,并将向本领域技术人员充分传达本发明的构思。
尽管已经参考本发明的实施例具体地示出和描述了本发明,但是本领域普通技术人员将理解,可以在形式和细节上对本发明进行各种改变,而不脱离所附权利要求书所限定的本发明的精神或范围。
Claims (25)
1.一种显示面板,包括:
第一像素电路,包括第一像素发光元件、将第一像素驱动电流施加到所述第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到所述第一像素驱动晶体管的第一像素写入晶体管;
第二像素电路,邻近所述第一像素电路布置,其中,所述第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到所述第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到所述第二像素驱动晶体管的第二像素写入晶体管;以及
第一初始化晶体管,包括接收初始化栅信号的栅电极、连接到所述第一像素发光元件的阳极电极的第一电极和连接到所述第二像素驱动晶体管的栅电极的第二电极。
2.根据权利要求1所述的显示面板,进一步包括:
第二初始化晶体管,包括接收所述初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第一初始化晶体管的所述第一电极的第二电极。
3.根据权利要求1所述的显示面板,其中,所述第一像素驱动晶体管包括连接到第一像素第一节点的栅电极、连接到第一像素第二节点的第一电极和连接到第一像素第三节点的第二电极,
其中,所述第一像素写入晶体管包括接收数据写入栅信号的栅电极、接收所述第一像素数据电压的第一电极和连接到所述第一像素第二节点的第二电极,
其中,所述第一像素发光元件包括连接到第一像素第四节点的所述阳极电极和接收第二电力电压的阴极电极,并且
其中,所述第一像素电路进一步包括:
第一像素补偿晶体管,包括接收所述数据写入栅信号的栅电极、连接到所述第一像素第一节点的第一电极和连接到所述第一像素第三节点的第二电极;
第一像素第一发射晶体管,包括接收发射信号的栅电极、接收第一电力电压的第一电极和连接到所述第一像素第二节点的第二电极;以及
第一像素第二发射晶体管,包括接收所述发射信号的栅电极、连接到所述第一像素第三节点的第一电极和连接到所述第一像素第四节点的第二电极。
4.根据权利要求3所述的显示面板,其中,所述第二像素驱动晶体管包括连接到第二像素第一节点的所述栅电极、连接到第二像素第二节点的第一电极和连接到第二像素第三节点的第二电极,
其中,所述第二像素写入晶体管包括接收所述数据写入栅信号的栅电极、接收所述第二像素数据电压的第一电极和连接到所述第二像素第二节点的第二电极,
其中,所述第二像素发光元件包括连接到第二像素第四节点的阳极电极和接收所述第二电力电压的阴极电极,并且
其中,所述第二像素电路进一步包括:
第二像素补偿晶体管,包括接收所述数据写入栅信号的栅电极、连接到所述第二像素第一节点的第一电极和连接到所述第二像素第三节点的第二电极;
第二像素第一发射晶体管,包括接收所述发射信号的栅电极、接收所述第一电力电压的第一电极和连接到所述第二像素第二节点的第二电极;以及
第二像素第二发射晶体管,包括接收所述发射信号的栅电极、连接到所述第二像素第三节点的第一电极和连接到所述第二像素第四节点的第二电极。
5.根据权利要求1所述的显示面板,其中,所述第一像素电路和所述第二像素电路在同一像素行中彼此邻近布置。
6.根据权利要求5所述的显示面板,进一步包括:
第一最外像素的初始化电路,布置在所述同一像素行中的第一端部中,其中,所述第一最外像素的所述初始化电路包括:
第一最外第一初始化晶体管,包括接收所述初始化栅信号的栅电极、连接到第一最外第二初始化晶体管的第二电极的第一电极和连接到所述第一最外像素的驱动晶体管的栅电极的第二电极;以及
所述第一最外第二初始化晶体管,包括接收所述初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第一最外第一初始化晶体管的所述第一电极的所述第二电极。
7.根据权利要求5所述的显示面板,进一步包括:
第一最外像素的初始化电路,布置在所述同一像素行中的第一端部中,其中,所述第一最外像素的所述初始化电路包括:
第一最外初始化晶体管,包括接收所述初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第一最外像素的驱动晶体管的栅电极的第二电极。
8.根据权利要求5所述的显示面板,进一步包括:
第二最外像素的初始化电路,布置在所述同一像素行中的第二端部中,其中,所述第二最外像素的所述初始化电路包括:
第二最外初始化晶体管,包括接收所述初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第二最外像素的发光元件的阳极电极的第二电极。
9.根据权利要求1所述的显示面板,其中,在第一持续时间期间,所述初始化栅信号被激活,施加到所述第一像素写入晶体管的数据写入栅信号被去激活,并且施加到所述第一像素电路以导通所述第一像素发光元件的发射信号被去激活,并且
其中,在第二持续时间期间,所述初始化栅信号被去激活,所述数据写入栅信号被激活并且所述发射信号被去激活。
10.根据权利要求9所述的显示面板,其中,对应于第N像素行的所述初始化栅信号是对应于第N-1像素行的所述数据写入栅信号,并且
其中,N是大于一的自然数。
11.根据权利要求1所述的显示面板,其中,在第一持续时间期间,所述初始化栅信号被激活,施加到所述第一像素写入晶体管的数据写入栅信号被去激活,并且施加到所述第一像素电路以导通所述第一像素发光元件的发射信号被去激活,
其中,在第二持续时间期间,所述初始化栅信号被激活,所述数据写入栅信号被激活并且所述发射信号被去激活,并且
其中,在第三持续时间期间,所述初始化栅信号被去激活,所述数据写入栅信号被激活并且所述发射信号被去激活。
12.根据权利要求11所述的显示面板,其中,对应于第N像素行的所述初始化栅信号是对应于第N-1像素行的所述数据写入栅信号,并且
其中,N是大于一的自然数。
13.根据权利要求1所述的显示面板,其中,在第一持续时间期间,所述初始化栅信号被激活,施加到所述第一像素写入晶体管的数据写入栅信号被激活,并且施加到所述第一像素电路以导通所述第一像素发光元件的发射信号被去激活,并且
其中,在第二持续时间期间,所述初始化栅信号被去激活,所述数据写入栅信号被激活并且所述发射信号被去激活。
14.根据权利要求1所述的显示面板,其中,所述第一像素电路和所述第二像素电路在同一像素列中彼此邻近布置。
15.根据权利要求14所述的显示面板,进一步包括:
第一最外像素的初始化电路,布置在所述同一像素列中的第一端部中,其中,所述第一最外像素的所述初始化电路包括:
第一最外第一初始化晶体管,包括接收虚设初始化栅信号的栅电极、连接到第一最外第二初始化晶体管的第二电极的第一电极和连接到所述第一最外像素的驱动晶体管的栅电极的第二电极;以及
所述第一最外第二初始化晶体管,包括接收所述虚设初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第一最外第一初始化晶体管的所述第一电极的所述第二电极。
16.根据权利要求14所述的显示面板,进一步包括:
第一最外像素的初始化电路,布置在所述同一像素列中的第一端部中,其中,所述第一最外像素的所述初始化电路包括:
第一最外初始化晶体管,包括接收虚设初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第一最外像素的驱动晶体管的栅电极的第二电极。
17.根据权利要求14所述的显示面板,进一步包括:
第二最外像素的初始化电路,布置在所述同一像素列中的第二端部中,其中,所述第二最外像素的所述初始化电路包括:
第二最外初始化晶体管,包括接收所述初始化栅信号的栅电极、接收初始化电压的第一电极和连接到所述第二最外像素的发光元件的阳极电极的第二电极。
18.根据权利要求14所述的显示面板,其中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号被激活,对应于当前像素行的当前像素初始化栅信号被去激活,对应于所述当前像素行的当前像素数据写入栅信号被去激活,并且对应于所述当前像素行的当前像素发射信号被去激活,
其中,在第二持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被激活,所述当前像素数据写入栅信号被去激活,并且所述当前像素发射信号被去激活,并且
其中,在第三持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被去激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活。
19.根据权利要求18所述的显示面板,其中,对应于第N像素行的所述初始化栅信号是对应于第N-1像素行的数据写入栅信号,
其中,N是大于一的自然数。
20.根据权利要求14所述的显示面板,其中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号被激活,对应于当前像素行的当前像素初始化栅信号被去激活,对应于所述当前像素行的当前像素数据写入栅信号被去激活,并且对应于所述当前像素行的当前像素发射信号被去激活,
其中,在第二持续时间期间,所述先前像素初始化栅信号被激活,所述当前像素初始化栅信号被激活,所述当前像素数据写入栅信号被去激活,并且所述当前像素发射信号被去激活,
其中,在第三持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活,并且
其中,在第四持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被去激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活。
21.根据权利要求20所述的显示面板,其中,对应于第N像素行的所述初始化栅信号是对应于第N-1像素行的数据写入栅信号,
其中,N是大于一的自然数。
22.根据权利要求14所述的显示面板,其中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号被激活,对应于当前像素行的当前像素初始化栅信号被去激活,对应于所述当前像素行的当前像素数据写入栅信号被去激活,并且对应于所述当前像素行的当前像素发射信号被去激活,
其中,在第二持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活,并且
其中,在第三持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被去激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活。
23.根据权利要求14所述的显示面板,其中,在第一持续时间期间,对应于先前像素行的先前像素初始化栅信号被激活,对应于当前像素行的当前像素初始化栅信号被去激活,对应于所述当前像素行的当前像素数据写入栅信号被激活,并且对应于所述当前像素行的当前像素发射信号被去激活,
其中,在第二持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活,并且
其中,在第三持续时间期间,所述先前像素初始化栅信号被去激活,所述当前像素初始化栅信号被去激活,所述当前像素数据写入栅信号被激活,并且所述当前像素发射信号被去激活。
24.一种显示装置,包括:
显示面板,包括:
第一像素电路,包括第一像素发光元件、将第一像素驱动电流施加到所述第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到所述第一像素驱动晶体管的第一像素写入晶体管;
第二像素电路,邻近所述第一像素电路布置,所述第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到所述第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到所述第二像素驱动晶体管的第二像素写入晶体管;以及
第一初始化晶体管,包括接收初始化栅信号的栅电极、连接到所述第一像素发光元件的阳极电极的第一电极和连接到所述第二像素驱动晶体管的栅电极的第二电极;
栅驱动器,将所述初始化栅信号和数据写入栅信号输出到所述显示面板;
数据驱动器,将所述第一像素数据电压和所述第二像素数据电压输出到所述显示面板;以及
发射驱动器,将发射信号输出到所述显示面板。
25.一种电子装置,包括:
显示面板,包括:
第一像素电路,包括第一像素发光元件、将第一像素驱动电流施加到所述第一像素发光元件的第一像素驱动晶体管和将第一像素数据电压施加到所述第一像素驱动晶体管的第一像素写入晶体管;
第二像素电路,邻近所述第一像素电路布置,所述第二像素电路包括第二像素发光元件、将第二像素驱动电流施加到所述第二像素发光元件的第二像素驱动晶体管和将第二像素数据电压施加到所述第二像素驱动晶体管的第二像素写入晶体管;以及
第一初始化晶体管,包括接收初始化栅信号的栅电极、连接到所述第一像素发光元件的阳极电极的第一电极和连接到所述第二像素驱动晶体管的栅电极的第二电极;
栅驱动器,将所述初始化栅信号和数据写入栅信号输出到所述显示面板;
数据驱动器,将所述第一像素数据电压和所述第二像素数据电压输出到所述显示面板;
发射驱动器,将发射信号输出到所述显示面板;
驱动控制器,控制所述栅驱动器、所述数据驱动器和所述发射驱动器;以及
处理器,将输入图像数据和输入控制信号输出到所述驱动控制器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2022-0099280 | 2022-08-09 | ||
KR1020220099280A KR20240021341A (ko) | 2022-08-09 | 2022-08-09 | 표시 패널, 이를 포함하는 표시 장치 및 이를 포함하는 전자 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117593996A true CN117593996A (zh) | 2024-02-23 |
Family
ID=87557581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310990671.6A Pending CN117593996A (zh) | 2022-08-09 | 2023-08-08 | 显示面板、显示装置和电子装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240054953A1 (zh) |
EP (1) | EP4322149A1 (zh) |
KR (1) | KR20240021341A (zh) |
CN (1) | CN117593996A (zh) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120065137A (ko) * | 2010-12-10 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 화소, 이를 이용한 표시 장치, 및 그의 구동 방법 |
KR102139972B1 (ko) * | 2013-12-31 | 2020-07-31 | 엘지디스플레이 주식회사 | 유기전계 발광표시소자 및 이의 제조방법 |
KR102152950B1 (ko) * | 2014-04-09 | 2020-09-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102156781B1 (ko) * | 2014-06-10 | 2020-09-17 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
KR102193782B1 (ko) * | 2014-06-10 | 2020-12-23 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR102218779B1 (ko) * | 2014-07-04 | 2021-02-19 | 엘지디스플레이 주식회사 | Oled 표시 장치 |
KR102527222B1 (ko) * | 2015-08-10 | 2023-05-02 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102408900B1 (ko) * | 2015-10-23 | 2022-06-16 | 엘지디스플레이 주식회사 | 스캔 구동부, 표시장치 및 이의 구동방법 |
KR102527793B1 (ko) * | 2017-10-16 | 2023-05-04 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US11189235B2 (en) * | 2018-03-29 | 2021-11-30 | Sharp Kabushiki Kaisha | Display device and method for driving same |
US10916198B2 (en) * | 2019-01-11 | 2021-02-09 | Apple Inc. | Electronic display with hybrid in-pixel and external compensation |
CN114097022B (zh) * | 2019-06-25 | 2024-03-26 | 夏普株式会社 | 显示装置及其驱动方法 |
US11373597B2 (en) * | 2020-02-24 | 2022-06-28 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of driving the same |
KR20210149267A (ko) * | 2020-06-01 | 2021-12-09 | 삼성디스플레이 주식회사 | 표시장치 |
KR20220018119A (ko) * | 2020-08-05 | 2022-02-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치 |
-
2022
- 2022-08-09 KR KR1020220099280A patent/KR20240021341A/ko unknown
-
2023
- 2023-05-10 US US18/195,631 patent/US20240054953A1/en active Pending
- 2023-08-07 EP EP23189961.8A patent/EP4322149A1/en active Pending
- 2023-08-08 CN CN202310990671.6A patent/CN117593996A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20240021341A (ko) | 2024-02-19 |
US20240054953A1 (en) | 2024-02-15 |
EP4322149A1 (en) | 2024-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11094258B2 (en) | Pixel circuit | |
US10977998B2 (en) | Pixel circuit | |
US10373566B2 (en) | Organic light emitting diode display device and display system including the same | |
CN112771602A (zh) | 显示装置 | |
KR20140033834A (ko) | 전원 라인 배치 방법, 이를 채용하는 표시 패널 모듈 및 이를 구비하는 유기 발광 표시 장치 | |
US20230129192A1 (en) | Display panel and display device including the same | |
US20240054953A1 (en) | Display panel, display apparatus including the same and electronic apparatus including the same | |
US20230245616A1 (en) | Pixel circuit | |
US11915640B1 (en) | Pixel circuit and display device including the same | |
US11961455B2 (en) | Pixel circuit and display device having the same | |
US11600229B2 (en) | Pixel and organic light emitting diode display device | |
US20230351935A1 (en) | Pixel circuit and display device having the same | |
US20240177650A1 (en) | Pixel and display device including the same | |
CN219738515U (zh) | 显示装置 | |
US20240144861A1 (en) | Display device and method of driving the same | |
US20240169895A1 (en) | Display device and method of generating temperature profile of display device | |
US20240242671A1 (en) | Pixel circuit and display device including the same | |
KR20240112999A (ko) | 픽셀 회로 및 이를 포함하는 표시 장치 | |
KR20220100116A (ko) | 화소 회로, 이를 포함하는 표시 장치 및 이를 포함하는 표시 장치의 구동 방법 | |
CN115775536A (zh) | 显示装置 | |
KR20240021343A (ko) | 픽셀 회로 및 이를 포함하는 표시 장치 | |
KR20230112179A (ko) | 표시 장치 | |
KR20240003014A (ko) | 표시 장치 및 이의 구동 방법 | |
KR20220055554A (ko) | 화소 회로, 이를 포함하는 표시 장치 및 화소 회로의 구동 방법 | |
CN115985213A (zh) | 像素电路和包括该像素电路的显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |