CN117313102A - 一种基于多核cpu的可信冗余方法、***、设备和介质 - Google Patents

一种基于多核cpu的可信冗余方法、***、设备和介质 Download PDF

Info

Publication number
CN117313102A
CN117313102A CN202311226728.1A CN202311226728A CN117313102A CN 117313102 A CN117313102 A CN 117313102A CN 202311226728 A CN202311226728 A CN 202311226728A CN 117313102 A CN117313102 A CN 117313102A
Authority
CN
China
Prior art keywords
core
trusted
program
main
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311226728.1A
Other languages
English (en)
Inventor
于信波
焦龙
薛松
李卓
徐明军
贾泽冰
王鑫
雷超
陈湘
李心怡
辛志波
袁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Thermal Power Research Institute Co Ltd
Huaneng Weihai Power Generation Co Ltd
Original Assignee
Xian Thermal Power Research Institute Co Ltd
Huaneng Weihai Power Generation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Thermal Power Research Institute Co Ltd, Huaneng Weihai Power Generation Co Ltd filed Critical Xian Thermal Power Research Institute Co Ltd
Priority to CN202311226728.1A priority Critical patent/CN117313102A/zh
Publication of CN117313102A publication Critical patent/CN117313102A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明属于可信***安全冗余领域，公开了一种基于多核CPU的可信冗余方法、***、设备和介质，本发明通过将程序校验分配给主核和副核以及主可信芯片和副可信芯片，***实现了双重校验。这意味着如果一个核或可信芯片出现异常，仍然有另一个核和可信芯片可以继续执行程序。这种冗余性提高了***的安全性，降低了被攻击或故障影响的风险。本发明即使主核或副核之一出现问题，***仍然可以继续运行。这对于关键任务和应用程序至关重要，可以减少***崩溃或中断的风险。本分明通过在正常情况下同时使用主核和副核来执行校验，***可以更有效地利用多核CPU的资源，从而提高了***的整体性能和可用性。

Description

一种基于多核CPU的可信冗余方法、***、设备和介质
技术领域
本发明属于可信***安全冗余领域，具体涉及一种基于多核CPU的可信冗余方法、***、设备和介质。
背景技术
如今信息技术已经成为了人们生活中不可分割的一部分，但计算机与网络空间并不总是安全的，目前大部分网络安全***主要由防火墙、入侵检测、病毒防范等组成。这种常规的安全手段只能在网络层、边界层设防，在***对非法用户和越权访问进行封堵，以达到防止外部攻击的目的。由于这些安全手段缺少对访问者源端—客户机的控制，加之操作***的不安全导致应用***的各种漏洞层出不穷，其防护效果正越来越不理想。可信计算正是为了解决计算机和网络结构上的不安全，从根本上提高安全性的技术方法，可信计算是从逻辑正确验证、计算体系结构和计算模式等方面的技术创新，以解决逻辑缺陷不被攻击者所利用的问题，形成攻防矛盾的统一体，确保完成计算任务的逻辑组合不被篡改和破坏，实现正确计算。
电力***是关系到国家命脉的重要工业控制***之一，正日益成为网络攻击的重要袭击目标，而电力控制***广泛使用国外信息产品的现状使得电力控制***面临的信息安全挑战更加严峻。将可信计算用于电力***可保障***合法业务程序不被恶意或误操作篡改或删除，主动阻断恶意代码的运行，防止电力监控***由于新型恶意代码攻击造成的安全运行影响，以成业界共识，基于可信计算技术来构建新一代的电力***安全架构也成为国际主流。
发明内容
本发明的目的在于克服上述不足，提供一种基于多核CPU的可信冗余方法、***、设备和介质，在可信***运行过程中出现错误时候或故障仍然能使***正常运行。
为了达到上述目的，一种基于多核CPU的可信冗余方法，包括：
将多核CPU划分为主核和副核；
将可信芯片分为主可信芯片和副可信芯片；
主核控制主可信芯片，副核控制副可信芯片；
当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
主核被配置为接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。
主可信芯片完成对第一可信值的校验。
副核被配置与主核同时接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。
副可信芯片完成对第二可信值的校验。
一种基于多核CPU的可信冗余***，包括：
多核划分模块，用于将多核CPU划分为主核和副核；
可信芯片划分模块，用于将可信芯片分为主可信芯片和副可信芯片；
核心芯片对应模块，用于是主核控制主可信芯片，副核控制副可信芯片；
正常控制模块，用于当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
主核故障控制模块，用于当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
副核故障控制模块，用于当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现一种基于多核CPU的可信冗余方法的步骤。
一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现一种基于多核CPU的可信冗余方法的步骤。
与现有技术相比，本发明将多核CPU划分为主核和副核，当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能，当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。本发明通过将程序校验分配给主核和副核以及主可信芯片和副可信芯片，***实现了双重校验。这意味着如果一个核或可信芯片出现异常，仍然有另一个核和可信芯片可以继续执行程序。这种冗余性提高了***的安全性，降低了被攻击或故障影响的风险。本发明即使主核或副核之一出现问题，***仍然可以继续运行。这对于关键任务和应用程序至关重要，可以减少***崩溃或中断的风险。本分明通过在正常情况下同时使用主核和副核来执行校验，***可以更有效地利用多核CPU的资源，从而提高了***的整体性能和可用性。双重校验允许***在不中断正常操作的情况下执行校验。本发明通过将主核和副核与主可信芯片和副可信芯片进行比较，***可以检测到任何试图篡改程序或可信硬件的攻击。这有助于确保***的完整性和安全性。
附图说明
图1为本发明的流程图；
图2为本发明的***图；
图3为本发明实施例1的***图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图1，一种基于多核CPU的可信冗余方法，包括：
S1，将多核CPU划分为主核和副核；
S2，将可信芯片分为主可信芯片和副可信芯片；
S3，主核控制主可信芯片，副核控制副可信芯片；
其中，主核被配置为接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。主可信芯片完成对第一可信值的校验。副核被配置与主核同时接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。副可信芯片完成对第二可信值的校验。
S4，当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
S5，当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
S6，当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
参见图2，一种基于多核CPU的可信冗余***，包括：
多核划分模块，用于将多核CPU划分为主核和副核；
可信芯片划分模块，用于将可信芯片分为主可信芯片和副可信芯片；
核心芯片对应模块，用于是主核控制主可信芯片，副核控制副可信芯片；
正常控制模块，用于当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
主核故障控制模块，用于当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
副核故障控制模块，用于当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
实施例1：
请参阅图3所示，本发明还提供一种基于多核CPU的可信冗余方法的电子设备100；所述电子设备100包括存储器101、至少一个处理器102、存储在所述存储器101中并可在所述至少一个处理器102上运行的计算机程序103及至少一条通讯总线104。
存储器101可用于存储所述计算机程序103，所述处理器102通过运行或执行存储在所述存储器101内的计算机程序，以及调用存储在存储器101内的数据，实现实施例1所述的一种基于多核CPU的可信冗余方法的步骤。所述存储器101可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作***、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备100的使用所创建的数据(比如音频数据)等。此外，存储器101可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(FlashCard)、至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。
所述至少一个处理器102可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器102可以是微处理器或者该处理器102也可以是任何常规的处理器等，所述处理器102是所述电子设备100的控制中心，利用各种接口和线路连接整个电子设备100的各个部分。
所述电子设备100中的所述存储器101存储多个指令以实现一种基于多核CPU的可信冗余方法，所述处理器102可执行所述多个指令从而实现：
将多核CPU划分为主核和副核；
将可信芯片分为主可信芯片和副可信芯片；
主核控制主可信芯片，副核控制副可信芯片；
当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
实施例2：
所述电子设备100集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器及只读存储器(ROM，Read-Only Memory)。
本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (8)

1.一种基于多核CPU的可信冗余方法，其特征在于，包括：
将多核CPU划分为主核和副核；
将可信芯片分为主可信芯片和副可信芯片；
主核控制主可信芯片，副核控制副可信芯片；
当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
2.根据权利要求1所述的一种基于多核CPU的可信冗余方法，其特征在于，主核被配置为接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。
3.根据权利要求2所述的一种基于多核CPU的可信冗余方法，其特征在于，主可信芯片完成对第一可信值的校验。
4.根据权利要求1所述的一种基于多核CPU的可信冗余方法，其特征在于，副核被配置与主核同时接收来自***程序的数据，并在预设定时到期时对所述程序数据进行校验，得到第一可信校验值。
5.根据权利要求4所述的一种基于多核CPU的可信冗余方法，其特征在于，副可信芯片完成对第二可信值的校验。
6.一种基于多核CPU的可信冗余***，其特征在于，包括：
多核划分模块，用于将多核CPU划分为主核和副核；
可信芯片划分模块，用于将可信芯片分为主可信芯片和副可信芯片；
核心芯片对应模块，用于是主核控制主可信芯片，副核控制副可信芯片；
正常控制模块，用于当主核和副核均工作正常时，在程序执行时，分别使用主核和副核对同一程序进行可信校验，然后将校验值分别与主可信芯片及副可信芯片进行比较，实现双重校验，增强可信功能；
主核故障控制模块，用于当主核发生异常或者主可信芯片异常时候，由副核完成程序校验，并与副可信芯片进行比较以执行程序；
副核故障控制模块，用于当副核发生异常或者副可信芯片发生异常时候，由主核直接完成程序校验，并与主可信芯片进行比较以执行程序。
7.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的一种基于多核CPU的可信冗余方法的步骤。
8.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任一项所述的一种基于多核CPU的可信冗余方法的步骤。
CN202311226728.1A 2023-09-21 2023-09-21 一种基于多核cpu的可信冗余方法、***、设备和介质 Pending CN117313102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311226728.1A CN117313102A (zh) 2023-09-21 2023-09-21 一种基于多核cpu的可信冗余方法、***、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311226728.1A CN117313102A (zh) 2023-09-21 2023-09-21 一种基于多核cpu的可信冗余方法、***、设备和介质

Publications (1)

Publication Number Publication Date
CN117313102A true CN117313102A (zh) 2023-12-29

Family

ID=89280439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311226728.1A Pending CN117313102A (zh) 2023-09-21 2023-09-21 一种基于多核cpu的可信冗余方法、***、设备和介质

Country Status (1)

Country Link
CN (1) CN117313102A (zh)

Similar Documents

Publication Publication Date Title
US7793347B2 (en) Method and system for validating a computer system
US7849315B2 (en) Method for managing operability of on-chip debug capability
CN103140841B (zh) 保护存储器的部分的方法和装置
US20090288161A1 (en) Method for establishing a trusted running environment in the computer
CN102542208B (zh) 安全沙箱
US20170255384A1 (en) Efficient secure boot carried out in information processing apparatus
US10319457B2 (en) Methods and systems of testing interfaces of computer storage for storage vulnerabilities
KR20060130200A (ko) 런타임 안전 보장을 위한 자율 메모리 체커 및 이의 방법
US20080133858A1 (en) Secure Bit
CN102486755A (zh) 存储器保护单元和用于控制对存储设备的访问的方法
CN110069361A (zh) 用于tpm故障切换的方法和装置
CN113806745B (zh) 验证检查的方法、计算***及机器可读存储介质
US10366018B2 (en) Control apparatus with access monitoring unit configured to request interrupt process
US20240250825A1 (en) Information processing device and control method for information processing device
US10496301B2 (en) Sharing a memory between at least two functional entities
CN117313102A (zh) 一种基于多核cpu的可信冗余方法、***、设备和介质
WO2001097010A2 (en) Data processing method and device for protected execution of instructions
CN108629185B (zh) 服务器可信平台度量控制***及其运行方法
CN112114908A (zh) 硬件平台及其启动方法、装置和电子设备
CN106778286A (zh) 一种用于检测服务器硬件是否被攻击的***及方法
CN112204551A (zh) 改进的计算装置
KR102202633B1 (ko) 오류 처리 프로세서 및 이를 이용한 오류 처리 방법
US20230401083A1 (en) Information processing apparatus and information processing method
WO2013115781A1 (en) Locking a system management interrupt (smi) enable register of a chipset
CN110659507B (zh) 一种安全处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination