CN117096039B - 光电互连封装结构及其制备方法 - Google Patents

光电互连封装结构及其制备方法 Download PDF

Info

Publication number
CN117096039B
CN117096039B CN202311360936.0A CN202311360936A CN117096039B CN 117096039 B CN117096039 B CN 117096039B CN 202311360936 A CN202311360936 A CN 202311360936A CN 117096039 B CN117096039 B CN 117096039B
Authority
CN
China
Prior art keywords
layer
optical
chip
wiring layer
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311360936.0A
Other languages
English (en)
Other versions
CN117096039A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202311360936.0A priority Critical patent/CN117096039B/zh
Publication of CN117096039A publication Critical patent/CN117096039A/zh
Application granted granted Critical
Publication of CN117096039B publication Critical patent/CN117096039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供一种光电互连封装结构及其制备方法，通过制备复合功能芯片及第一光芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属连接件、重新布线层及电路基板进行电传输，另一侧则具有第一光波导布线层以结合第一光芯片及第二光芯片进行光传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。

Description

光电互连封装结构及其制备方法
技术领域
本发明属于半导体制造技术领域，涉及一种光电互连封装结构及其制备方法。
背景技术
随着大数据、人工智能、远程医疗、物联网、电子商务、5G通信的不断发展，全球数据流量爆发式地增长，更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。
在半导体封装结构中，功能芯片如ASIC（Application Specific IntegratedCircuit，专用集成电路）芯片与HBM（High Bandwidth Memory，高带宽存储器）芯片通常是设置在RDL（Re-distribution Layer，重布线层）上的，并通过RDL来进行电性连接和信号沟通，但通过RDL进行功能芯片之间的电性连接和信号沟通，因传输路径的长度、分布设置等，可能会导致传输信号的失真。
由于光具有信号衰减小、能耗低、高带宽以及与CMOS兼容等优良性能，业界普遍认为将光技术引入半导体制程中，既可减小芯片尺寸、降低成本与功耗，还可提高可靠性。从而功能芯片间可通过光纤以端面耦合（edge coupling）的方式进行耦光连接，但随着芯片间距的缩小，光纤耦合的应用方式受到了限制。
因此，提供一种光电互连封装结构及其制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光电互连封装结构及其制备方法，用于解决现有技术中功能芯片间的信号传输问题。
为实现上述目的及其他相关目的，本发明提供一种光电互连封装结构的制备方法，包括以下步骤：
提供晶圆级电芯片，所述晶圆级电芯片包括位于顶部的电路区及位于底部的基底区；
图形化所述晶圆级电芯片，于所述基底区中形成第一凹槽；
于所述第一凹槽中形成第一光波导布线层；
于所述基底区的表面形成覆盖所述第一光波导布线层的第一遮光保护层；
于所述电路区的表面形成金属连接件，且所述金属连接件与所述电路区电连接；
进行切割，形成复合功能芯片，且所述复合功能芯片中，所述第一遮光保护层的表面形成有粘合层；
提供表面具有分离层的支撑衬底，通过所述粘合层将所述复合功能芯片键合于所述分离层上；
形成封装层，所述封装层覆盖所述复合功能芯片及所述分离层，且显露所述金属连接件；
于所述封装层上形成重新布线层，所述重新布线层与所述金属连接件电连接；
去除所述分离层及所述支撑衬底，显露所述粘合层；
图形化所述粘合层及所述第一遮光保护层，于所述复合功能芯片中分别形成显露所述第一光波导布线层的第一波导光口及第二波导光口；
进行切割，形成光电封装体，所述光电封装体中至少具有两个所述复合功能芯片；
提供电路基板，将所述光电封装体键合于所述电路基板上，且所述电路基板与所述重新布线层电连接；
制备具有第二光波导布线层的第一光芯片，且所述第一光芯片具有显露所述第二光波导布线层的第三波导光口；
将所述第一光芯片键合于所述光电封装体上，且所述第三波导光口与所述第一波导光口对应设置；
提供具有感光区的第二光芯片，将所述第二光芯片键合于所述电路基板上，所述第二光芯片与所述电路基板电连接，且所述感光区与所述第二波导光口对应设置。
可选地，制备所述第一光芯片的步骤包括：
提供晶圆级硅芯片；
图形化所述晶圆级硅芯片，形成第二凹槽；
于所述第二凹槽中形成第二光波导布线层；
于所述晶圆级硅芯片的表面形成图形化的第二遮光保护层，所述第二遮光保护层覆盖所述第二光波导布线层，且具有显露所述第二光波导布线层的第三波导光口；
进行切割，形成第一光芯片。
可选地，在形成所述第一凹槽的步骤与形成所述第一光波导布线层的步骤之间，还包括形成覆盖所述第一凹槽底部及侧壁的第三遮光保护层的步骤。
可选地，形成所述第一光波导布线层的方法包括半导体曝光显影法，形成的所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
可选地，形成所述第一遮光保护层的方法包括半导体曝光显影法，形成的所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层。
可选地，进行切割的方法包括机械切割法或激光切割法。
可选地，图形化所述粘合层及所述第一遮光保护层形成所述第一波导光口及所述第二波导光口的方法包括激光刻蚀法。
本发明还提供一种光电互连封装结构，所述光电互连封装结构包括：
电路基板；
光电封装体，所述光电封装***于所述电路基板上，包括重新布线层、复合功能芯片及封装层，其中，所述光电封装体至少包括两个所述复合功能芯片，且所述复合功能芯片包括位于顶部的电路区及位于底部的基底区，所述基底区中具有第一凹槽，所述第一凹槽中具有第一光波导布线层，所述基底区的表面具有覆盖所述第一光波导布线层的第一遮光保护层及粘合层，且所述第一遮光保护层及所述粘合层中具有显露所述第一光波导布线层的第一波导光口及第二波导光口，所述电路区的表面具有与所述电路区电连接的金属连接件，且所述金属连接件与所述重新布线层电连接；所述封装层覆盖所述复合功能芯片及所述重新布线层，且显露所述第一波导光口及第二波导光口；
第一光芯片，所述第一光芯片具有第二光波导布线层及显露所述第二光波导布线层的第三波导光口，所述第一光芯片键合于所述光电封装体上，且所述第三波导光口与所述第一波导光口对应设置；
第二光芯片，所述第二光芯片具有感光区，所述第二光芯片键合于所述电路基板上并与所述电路基板电连接，且所述感光区与所述第二波导光口对应设置。
可选地，还包括覆盖所述第一凹槽底部及侧壁的第三遮光保护层。
可选地，所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层；所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层。
如上所述，本发明的光电互连封装结构及其制备方法，通过制备复合功能芯片及第一光芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属连接件、重新布线层及电路基板进行电传输，另一侧则具有第一光波导布线层以结合第一光芯片及第二光芯片进行光传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
附图说明
图1显示为本发明实施例中光电互连封装结构的工艺流程示意图。
图2显示为本发明实施例中晶圆级电芯片的结构示意图。
图3显示为本发明实施例中形成第一凹槽后的结构示意图。
图4a显示为本发明实施例中形成第一光波导布线层后的结构示意图。
图4b显示为本发明实施例中形成第一光波导布线层后的另一结构示意图。
图5显示为图4a的俯视结构示意图。
图6显示为本发明实施例中形成第一遮光保护层后的结构示意图。
图7显示为本发明实施例中形成第一金属连接件及进行切割后形成的复合功能芯片的结构示意图。
图8显示为本发明实施例中具有分离层的支撑衬底的结构示意图。
图9显示为本发明实施例中键合复合功能芯片后的结构示意图。
图10显示为本发明实施例中形成封装层后的结构示意图。
图11显示为本发明实施例中形成重新布线层及第二金属连接件后的结构示意图。
图12显示为本发明实施例中去除分离层及支撑衬底形后的结构示意图。
图13显示为本发明实施例中形成第一波导光口及第二波导光口后的结构示意图。
图14显示为本发明实施例中将光电封装体键合于电路基板后的结构示意图。
图15显示为本发明实施例中第一光芯片的结构示意图。
图16显示为本发明实施例中键合第一光芯片后的结构示意图。
图17显示为本发明实施例中键合第二光芯片及形成第三金属连接件后的结构示意图。
元件标号说明
100-复合功能芯片；101-晶圆级电芯片；101a-电路区；101b-基底区；102-焊盘；103-第一凹槽；104-第一光波导布线层；1051-第一遮光保护层；1052-第三遮光保护层；106-粘合层；107-第一金属连接件；108-第一波导光口；109-第二波导光口；200-支撑衬底；300-分离层；400-封装层；500-重新布线层；600-第二金属连接件；110-光电封装体；120-电路基板；130-第一光芯片；131-晶圆级硅芯片；132-第二光波导布线层；133-第二遮光保护层；134-第三波导光口；140-第二光芯片；141-感光区；150-第三金属连接件。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种光电互连封装结构的制备方法，通过制备复合功能芯片及第一光芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属连接件、重新布线层及电路基板进行电传输，另一侧则具有第一光波导布线层以结合第一光芯片及第二光芯片进行光传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
以下结合附图2~图17对有关所述光电互连封装结构的制备作进一步的介绍，具体包括：
首先，参阅图1及图2，执行步骤S1，提供晶圆级电芯片101，所述晶圆级电芯片101包括位于顶部的电路区101a及位于底部的基底区101b。
具体的，所述晶圆级电芯片101的尺寸可包括如4英寸、6英寸、8英寸、12英寸等，关于所述晶圆级电芯片101的尺寸并非局限于此，可根据需要进行选择。
所述晶圆级电芯片101的具体种类可根据需要进行选择，所述电路区101a设置于所述晶圆级电芯片101的顶部用以进行电信号传输，所述晶圆级电芯片101的所述基底区101b可为后续制备第一光波导布线层104提供空间。
图2中仅示意了所述电路区101a中用以电性引出的焊盘102，关于所述电路区101a的金属布线层的设置并未示意。
接着，参阅图1及图3，执行步骤S2，图形化所述晶圆级电芯片101，于所述基底区101b中形成第一凹槽103。
具体的，在所述晶圆级电芯片101的底部无电路区域可使用半导体光刻技术进行图案化，以为所述第一光波导布线层104的制备形成预留通道，即所述第一凹槽103，关于所述第一凹槽103的形貌可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图4a，执行步骤S3，于所述第一凹槽103中形成第一光波导布线层104。
作为示例，形成所述第一光波导布线层104的方法可包括半导体曝光显影法，形成的所述第一光波导布线层104可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层等，如有机聚合物光波导布线层的材料可采用聚甲基丙烯酸甲酯（PMMA）、聚苯乙烯（PS）、聚碳酸酯（PC）环氧树脂、含氟聚酰亚胺等，关于所述第一光波导布线层104的材质、分布及制备此处不作过分限制。
其中，图5示意了图4a的俯视结构图，即图4a可示意为沿图5中虚线的截面结构示意图，关于所述第一光波导布线层104的分布此处不作过分限制。
接着，参阅图1及图6，执行步骤S4，于所述基底区101b的表面形成覆盖所述第一光波导布线层104的第一遮光保护层1051。
作为示例，形成所述第一遮光保护层1051的方法可包括半导体曝光显影法，形成的所述第一遮光保护层1051可包括金属第一遮光保护层、有机无机复合第一遮光保护层等，以通过所述第一遮光保护层1051覆盖所述第一光波导布线层104，以降低光损失。
本实施例中，所述第一遮光保护层1051采用金属材质，如可为铜、金、铝、银、铂、钛等，当然，根据需要所述第一遮光保护层1051也可采用如有机无机复合材质，关于所述第一遮光保护层1051的具体选择此处不作过分限制。
进一步的，如图4b，在形成所述第一凹槽103之后及形成所述第一光波导布线层104之前，还可包括形成覆盖所述第一凹槽103底部及侧壁的第三遮光保护层1052，以通过所述第三遮光保护层1052对所述第一光波导布线层104进行进一步的保护，避免光在所述基底区101b中的损失，提高传输效率。
其中，形成所述第三遮光保护层1052的方法可包括半导体曝光显影法，形成的所述第三遮光保护层1052的材质可包括金属材质或有机无机复合材质，关于所述第三遮光保护层1052的材质及制备可同所述第一遮光保护层1051，此处不作过分限制。
接着，参阅图1及图7，执行步骤S5，于所述电路区101a的表面形成金属连接件，且所述金属连接件与所述电路区101a电连接。
具体的，参阅图7，本实施例中，所述金属连接件采用金属柱，即如图7中的第一金属连接件107，且所述第一金属连接件107与所述焊盘102电连接，以便于后续的电性引出，关于所述金属连接件的种类并非局限于此，还可为金属凸块、或金属柱与金属凸块的复合结构等，此处不作过分限制，可根据需要进行选择。
接着，参阅图1及图7，执行步骤S6，进行切割，形成复合功能芯片100，且所述复合功能芯片100中，所述第一遮光保护层1051的表面形成有粘合层106。
作为示例，进行切割形成所述复合功能芯片100的方法可包括机械切割法或激光切割法，具体可根据需要进行选择。
具体的，在进行切割工艺时，可提供双膜支撑结构（未图示），所述双膜支撑结构中位于表面的即为所述粘合层106，且在进行切割工艺时，所述粘合层106也被切割分离，从而切割分离后的所述复合功能芯片100的表面具有所述粘合层106，以便于通过所述粘合层106进行后续的键合工艺。关于所述双膜支撑结构的具体材质，此处不作过分限制，可根据需要进行选择。
接着，参阅图1、图8及图9，执行步骤S7，提供表面具有分离层300的支撑衬底200，通过所述粘合层106将所述复合功能芯片100键合于所述分离层300上。
具体的，所述分离层300可包括但不限于胶带及聚合物层，如所述分离层300可选用光热转换层，从而后续可采用如激光等对所述分离层300进行加热，以去除所述支撑衬底200，提高操作便捷性。
其中，所述支撑衬底200的尺寸可包括如4英寸、6英寸、8英寸、12英寸等，关于所述支撑衬底200的尺寸并非局限于此，可根据需要进行选择。
接着，参阅图1及图10，执行步骤S8，形成封装层400，所述封装层400覆盖所述复合功能芯片100及所述分离层300，且显露所述金属连接件，即所述第一金属连接件107。
具体的，所述封装层400的材质可采用较为常用的环氧树脂，形成所述封装层400的方法可包括如模塑成型、真空层压成型及旋涂成型等，关于所述封装层400的材质及形成方法此处不作限制。
其中，在形成所述封装层400之后，可采用研磨的方式以显露所述第一金属连接件107，且通过研磨工艺，可减薄所述封装层400的厚度、获得平整表面，其中，研磨工艺可包括如化学机械研磨（Chemical Mechanical Polishing，CMP）、物理研磨、或物理研磨与CMP相结合的方式进行，此处不作过分限制。
接着，参阅图1及图11，执行步骤S9，于所述封装层400上形成重新布线层500，所述重新布线层500与所述第一金属连接件107电连接。
具体的，所述重新布线层500包括绝缘介质层及金属布线层，通过所述金属布线层可进行电连接，关于所述重新布线层500的具体材质、结构及制备等，此处不作过分限制，可根据需要进行选择。
进一步的，还可包括于所述重新布线层500的表面形成与所述重新布线层500电连接的第二金属连接件600，以便于后续的电性引出，所述第二金属连接件600可包括金属凸块等，具体种类此处不作过分限制。
接着，参阅图1及图12，执行步骤S10，去除所述分离层300及所述支撑衬底200，显露所述粘合层106。
具体的，当所述分离层300采用光热转换层时，可采用激光等对所述分离层300进行加热，以去除所述支撑衬底200，显露所述粘合层106。
接着，参阅图1及图13，执行步骤S11，图形化所述粘合层106及所述第一遮光保护层1051，形成显露所述第一光波导布线层104的第一波导光口108及第二波导光口109。
作为示例，图形化所述粘合层106及所述第一遮光保护层1051的方法可包括激光刻蚀法。
具体的，通过激光刻蚀法可对所述粘合层106及所述第一遮光保护层1051进行图形化，以形成显露所述第一光波导布线层104的所述第一波导光口108及所述第二波导光口109，以便于光沿所述第一波导光口108及所述第二波导光口109进行传输。关于所述第一波导光口108及所述第二波导光口109的形貌及尺寸等，此处不作过分限制。
接着，参阅图1及图13，执行步骤S12，进行切割，形成光电封装体110，所述光电封装体110中至少具有两个所述复合功能芯片100。其中，切割方法可包括机械切割法或激光切割法。
接着，参阅图1及图14，执行步骤S13，提供电路基板120，将所述光电封装体110键合于所述电路基板120上，且所述电路基板120与所述重新布线层500电连接，即所述电路基板120与所述重新布线层500通过所述第二金属连接件600电连接。
接着，参阅图1及图15，执行步骤S14，制备具有第二光波导布线层132的第一光芯片130，且所述第一光芯片130具有显露所述第二光波导布线层132的第三波导光口134。
作为示例，制备所述第一光芯片130的步骤可包括但不限于以下步骤：
提供晶圆级硅芯片131；
图形化所述晶圆级硅芯片131，形成第二凹槽（未图示）；
于所述第二凹槽中形成第二光波导布线层132；
于所述晶圆级硅芯片131的表面形成图形化的第二遮光保护层133，所述第二遮光保护层133覆盖所述第二光波导布线层132，且具有显露所述第二光波导布线层132的第三波导光口134；
进行切割，形成第一光芯片130。
具体的，关于所述第一光芯片130的制备及所述晶圆级硅芯片131的种类、尺寸，所述第二凹槽的形貌、分布，所述第二光波导布线层132的材质及所述第二遮光保护层133的材质等均可参阅所述复合功能芯片100，此处不作赘述。
接着，参阅图1及图16，执行步骤S15，将所述第一光芯片130键合于所述光电封装体110上，且所述第三波导光口134与所述第一波导光口108对应设置，以进行光传输。
具体的，所述第一光芯片130中的所述第三波导光口134与所述光电封装体110中的所述第一波导光口108对应设置，从而可使得所述光电封装体110中的各所述第一光波导布线层104与所述第二光波导布线层132构成互通的光传输路径。
其中，所述光电封装体110中的所述复合功能芯片100的个数并非局限于2个，也可为3个、4个等，以及位于所述光电封装体110上的所述第一光芯片130的个数并非局限于1个，也可为2个、3个等，所述复合功能芯片100及所述第一光芯片130的个数与分布可根据需要进行选择，此处不作过分限制。
接着，参阅图1及图17，执行步骤S16，提供具有感光区141的第二光芯片140，将所述第二光芯片140键合于所述电路基板120上，所述第二光芯片140与所述电路基板120电连接，且所述感光区141与所述第二波导光口109对应设置，以进行光传输。
具体的，参阅图17，所述第二光芯片140的电性引出端通过金属凸块与所述电路基板120电连接，所述第二光芯片140的所述感光区141则通过所述第二波导光口109与所述光电封装体110中的所述第一光波导布线层104及所述第一光芯片130中的所述第二光波导布线层132构成光传输路径，如图17中的带有箭头的虚线所示。
进一步的，参阅图17，还可在所述电路基板120的表面形成第三金属连接件150，如金属凸块等，以便于后续的电连接。
可以理解，为提高产能，图17中的所述光电互连封装结构可视为经过切割工艺后形成的单体结构，即步骤S13~步骤S16可为晶圆级或大尺寸制备，当然根据需要，图17中的所述光电互连封装结构也可为步骤S13~步骤S16直接制备后获得的单体结构，此处不作过分限制。
参阅图2~图17，本实施例还提供一种光电互连封装结构，所述光电互连封装结构可直接采用上述制备工艺制备，从而有关所述光电互连封装结构的材质、制备工艺等均可参阅上述内容，当然根据需要，所述光电互连封装结构也可采用其他制备工艺制备。
具体的，本实施例中，所述光电互连封装结构包括：电路基板120、光电封装体110、第一光芯片130及第二光芯片140。
其中，所述光电封装体110位于所述电路基板120上，包括重新布线层500、复合功能芯片100及封装层400，其中，所述光电封装体110至少包括两个所述复合功能芯片100，且所述复合功能芯片100包括位于顶部的电路区101a及位于底部的基底区101b，所述基底区101b中具有第一凹槽103，所述第一凹槽103中具有第一光波导布线层104，所述基底区101b的表面具有覆盖所述第一光波导布线层104的第一遮光保护层1051及粘合层106，且所述第一遮光保护层1051及所述粘合层106中具有显露所述第一光波导布线层104的第一波导光口108及第二波导光口109，所述电路区101a的表面具有与所述电路区101a电连接的金属连接件，即第一金属连接件107，且所述金属连接件与所述重新布线层500电连接；所述封装层400覆盖所述复合功能芯片100及所述重新布线层500，且显露所述第一波导光口108及第二波导光口109；所述第一光芯片130具有第二光波导布线层132及显露所述第二光波导布线层132的第三波导光口134，所述第一光芯片130键合于所述光电封装体110上，且所述第三波导光口134与所述第一波导光口108对应设置；所述第二光芯片140具有感光区141，所述第二光芯片140键合于所述电路基板120上并与所述电路基板120电连接，且所述感光区141与所述第二波导光口109对应设置，以进行光传输。
作为示例，所述第一光波导布线层104可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层；所述第二光波导布线层132可包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
作为示例，所述第一遮光保护层1051可包括金属第一遮光保护层或有机无机复合第一遮光保护层，以通过所述第一遮光保护层1051覆盖所述第一光波导布线层104，以降低光损失，使得光仅沿所述第一波导光口108及所述第二波导光口109进行输入及输出。
作为示例，还可包括覆盖所述第一凹槽103底部及侧壁的第三遮光保护层1052，以通过所述第三遮光保护层1052对所述第一光波导布线层104进行进一步的保护，避免光在所述基底区101b中的损失，提高传输效率。
作为示例，当所述第二光波导布线层132的表面显露于所述第一光芯片130的表面时，所述第一光芯片130还可包括覆盖所述第二光波导布线层132的第二遮光保护层133，且所述第三波导光口134贯穿所述第二遮光保护层133以显露所述第二光波导布线层132。
其中，所述第二遮光保护层133可包括金属第二遮光保护层或有机无机复合第二遮光保护层，以通过所述第二遮光保护层133覆盖所述第二光波导布线层132，以降低光损失，使得光仅沿所述第三波导光口134进行输入及输出。
作为示例，还可包括包覆所述第二光波导布线层132的底部及侧壁的第四遮光保护层（未图示），以通过所述第四遮光保护层对所述第二光波导布线层132进行进一步的保护，避免光在所述第一光芯片130中的损失，提高传输效率。
其中，所述第一遮光保护层1051、所述第二遮光保护层133、所述第三遮光保护层1052及所述第四遮光保护层可采用相同材质，也可为不同材质，此处不作过分限制。
进一步的，在所述重新布线层500的表面还可具有与所述重新布线层500电连接的金属连接件，即第二金属连接件600，所述第二金属连接件600可采用如金属凸块等，此处不作限定。
进一步的，还可包括与所述电路基板120电连接的第三金属连接件150，如金属凸块等，以便于后续的电性连接，此处不作限定。
综上所述，本发明的光电互连封装结构及其制备方法，通过制备复合功能芯片及第一光芯片，使得复合功能芯片的一侧具有电金属布线层以结合金属连接件、重新布线层及电路基板进行电传输，另一侧则具有第一光波导布线层以结合第一光芯片及第二光芯片进行光传输，从而实现光电互连集成，减小封装尺寸、降低功耗、提高可靠性，且适用于高密度集成封装，可实现良好的光电信号传输。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种光电互连封装结构的制备方法，其特征在于，包括以下步骤：
提供晶圆级电芯片，所述晶圆级电芯片包括位于顶部的电路区及位于底部的基底区；
图形化所述晶圆级电芯片，于所述基底区中形成第一凹槽；
于所述第一凹槽中形成第一光波导布线层；
于所述基底区的表面形成覆盖所述第一光波导布线层的第一遮光保护层；
于所述电路区的表面形成金属连接件，且所述金属连接件与所述电路区电连接；
进行切割，形成复合功能芯片，且所述复合功能芯片中，所述第一遮光保护层的表面形成有粘合层；
提供表面具有分离层的支撑衬底，通过所述粘合层将所述复合功能芯片键合于所述分离层上；
形成封装层，所述封装层覆盖所述复合功能芯片及所述分离层，且显露所述金属连接件；
于所述封装层上形成重新布线层，所述重新布线层与所述金属连接件电连接；
去除所述分离层及所述支撑衬底，显露所述粘合层；
图形化所述粘合层及所述第一遮光保护层，于所述复合功能芯片中分别形成显露所述第一光波导布线层的第一波导光口及第二波导光口；
进行切割，形成光电封装体，所述光电封装体中至少具有两个所述复合功能芯片；
提供电路基板，将所述光电封装体键合于所述电路基板上，且所述电路基板与所述重新布线层电连接；
制备具有第二光波导布线层的第一光芯片，且所述第一光芯片具有显露所述第二光波导布线层的第三波导光口；
将所述第一光芯片键合于所述光电封装体上，且所述第三波导光口与所述第一波导光口对应设置；
提供具有感光区的第二光芯片，将所述第二光芯片键合于所述电路基板上，所述第二光芯片与所述电路基板电连接，且所述感光区与所述第二波导光口对应设置。
2.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：制备所述第一光芯片的步骤包括：
提供晶圆级硅芯片；
图形化所述晶圆级硅芯片，形成第二凹槽；
于所述第二凹槽中形成第二光波导布线层；
于所述晶圆级硅芯片的表面形成图形化的第二遮光保护层，所述第二遮光保护层覆盖所述第二光波导布线层，且具有显露所述第二光波导布线层的第三波导光口；
进行切割，形成第一光芯片。
3.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：在形成所述第一凹槽的步骤与形成所述第一光波导布线层的步骤之间，还包括形成覆盖所述第一凹槽底部及侧壁的第三遮光保护层的步骤。
4.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：形成所述第一光波导布线层的方法包括半导体曝光显影法，形成的所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层。
5.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：形成所述第一遮光保护层的方法包括半导体曝光显影法，形成的所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层。
6.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：进行切割的方法包括机械切割法或激光切割法。
7.根据权利要求1所述的光电互连封装结构的制备方法，其特征在于：图形化所述粘合层及所述第一遮光保护层形成所述第一波导光口及所述第二波导光口的方法包括激光刻蚀法。
8.一种光电互连封装结构，其特征在于，所述光电互连封装结构包括：
电路基板；
光电封装体，所述光电封装***于所述电路基板上，包括重新布线层、复合功能芯片及封装层，其中，所述光电封装体至少包括两个所述复合功能芯片，且所述复合功能芯片包括位于顶部的电路区及位于底部的基底区，所述基底区中具有第一凹槽，所述第一凹槽中具有第一光波导布线层，所述基底区的表面具有覆盖所述第一光波导布线层的第一遮光保护层及粘合层，且所述第一遮光保护层及所述粘合层中具有显露所述第一光波导布线层的第一波导光口及第二波导光口，所述电路区的表面具有与所述电路区电连接的金属连接件，且所述金属连接件与所述重新布线层电连接；所述封装层覆盖所述复合功能芯片及所述重新布线层，且显露所述第一波导光口及第二波导光口；
第一光芯片，所述第一光芯片具有第二光波导布线层及显露所述第二光波导布线层的第三波导光口，所述第一光芯片键合于所述光电封装体上，且所述第三波导光口与所述第一波导光口对应设置；
第二光芯片，所述第二光芯片具有感光区，所述第二光芯片键合于所述电路基板上并与所述电路基板电连接，且所述感光区与所述第二波导光口对应设置。
9.根据权利要求8所述的光电互连封装结构，其特征在于：还包括覆盖所述第一凹槽底部及侧壁的第三遮光保护层。
10.根据权利要求8所述的光电互连封装结构，其特征在于：所述第一光波导布线层包括有机聚合物光波导布线层、硅基光波导布线层、铌酸锂光波导布线层或硼酸锂光波导布线层；所述第一遮光保护层包括金属第一遮光保护层或有机无机复合第一遮光保护层。
CN202311360936.0A 2023-10-20 2023-10-20 光电互连封装结构及其制备方法 Active CN117096039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311360936.0A CN117096039B (zh) 2023-10-20 2023-10-20 光电互连封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311360936.0A CN117096039B (zh) 2023-10-20 2023-10-20 光电互连封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN117096039A CN117096039A (zh) 2023-11-21
CN117096039B true CN117096039B (zh) 2024-01-30

Family

ID=88780173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311360936.0A Active CN117096039B (zh) 2023-10-20 2023-10-20 光电互连封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117096039B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN115376929A (zh) * 2021-05-19 2022-11-22 联合微电子中心有限责任公司 晶圆级扇出型封装光电模块及其制备方法
CN116469881A (zh) * 2022-10-09 2023-07-21 深南电路股份有限公司 一种光波导嵌入式封装结构及其制作方法
CN116469882A (zh) * 2022-10-09 2023-07-21 深南电路股份有限公司 一种光电共封装结构及其制作方法
WO2023193780A1 (zh) * 2022-04-08 2023-10-12 南京光智元科技有限公司 转接板、光芯片封装、计算加速器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241329A (zh) * 2021-04-30 2021-08-10 杭州光智元科技有限公司 光电芯片的三维封装方法及封装结构
CN115376929A (zh) * 2021-05-19 2022-11-22 联合微电子中心有限责任公司 晶圆级扇出型封装光电模块及其制备方法
WO2023193780A1 (zh) * 2022-04-08 2023-10-12 南京光智元科技有限公司 转接板、光芯片封装、计算加速器及其制造方法
CN116469881A (zh) * 2022-10-09 2023-07-21 深南电路股份有限公司 一种光波导嵌入式封装结构及其制作方法
CN116469882A (zh) * 2022-10-09 2023-07-21 深南电路股份有限公司 一种光电共封装结构及其制作方法

Also Published As

Publication number Publication date
CN117096039A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
KR100657117B1 (ko) 집적회로장치 및 그 제조방법
US11728276B2 (en) Semiconductor devices having integrated optical components
US20080017879A1 (en) Methods and apparatus for packaging integrated circuit devices
US20050056903A1 (en) Semiconductor package and method of manufacturing same
US20230236372A1 (en) Semiconductor Devices and Methods of Manufacture
CN112103275B (zh) 硅光模块的封装方法及硅光模块
CN113960715B (zh) 封装结构的制作方法及封装结构
CN115104054A (zh) 具有光纤对准结构的芯片后置晶片级扇出
WO2024113750A1 (zh) 光电集成式半导体封装结构及制备方法
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN117096039B (zh) 光电互连封装结构及其制备方法
CN117096038B (zh) 双面光电互连封装结构及其制备方法
CN117476472A (zh) 光电集成式半导体封装结构及其制备方法
CN117438324A (zh) 双面光电互连封装结构及其制备方法
CN117096037B (zh) 基于光栅的半导体光电封装结构及其制备方法
CN112017973B (zh) 硅光模块的封装方法及硅光模块
CN117594451A (zh) 光电集成式半导体封装结构及其制备方法
CN116960003B (zh) 光电集成式半导体封装结构及其制备方法
US20230258881A1 (en) Package structure, semiconductor device and method of fabricating the same
CN117316783A (zh) 2.5d光电集成式半导体封装结构及其制备方法
CN116931169A (zh) 封装结构及其制造方法、光子集成电路芯片
CN117293039A (zh) 光电集成式半导体封装结构及其制备方法
CN114975310A (zh) 集成电路元件与集成电路元件的制造方法
CN117008246A (zh) 封装结构及其制造方法、光子集成电路芯片
CN116990907A (zh) 光子集成电路芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant