CN116868346A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116868346A
CN116868346A CN202280016071.3A CN202280016071A CN116868346A CN 116868346 A CN116868346 A CN 116868346A CN 202280016071 A CN202280016071 A CN 202280016071A CN 116868346 A CN116868346 A CN 116868346A
Authority
CN
China
Prior art keywords
semiconductor device
electrode
substrate
wiring layer
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016071.3A
Other languages
English (en)
Inventor
竹内启太
山本悟司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021054562A external-priority patent/JP2024098510A/ja
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116868346A publication Critical patent/CN116868346A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种半导体装置(1)，其包括：层叠体(13)，所述层叠体包括半导体基板(108，81)；开口(61)，所述开口从所述层叠体的第一面(S1)设置并埋入有绝缘性材料；焊盘电极(62)，所述焊盘电极设置在所述开口的底部；配线层(83A)，所述配线层在所述层叠体内设置在当从第一面俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极；和贯通电极(85)，所述贯通电极设置在当所述俯视时与设置有所述开口的平面区域不同的平面区域中，并且从所述层叠体的与第一面相对的第二面(S2)设置。所述半导体装置(1)允许降低由探针测试引起的影响。

Description

半导体装置
技术领域
本公开涉及一种半导体装置。
背景技术
近年来，随着电子设备的小型化，安装在电子设备上的半导体装置也需要小型化。
例如，已经提出了一种如下的技术，通过以倒装芯片方式将半导体装置接合到配线基板上，在不使用接合线的情况下以更节省空间的方式将半导体装置安装在配线基板上。
此外，已经提出了一种通过三维地层叠多个半导体基板来显著减小半导体装置的尺寸的技术。在具有这种层叠结构的半导体装置中，通过贯通半导体基板的贯通电极来建立层叠方向上的电气连接。
另一方面，如以下的专利文献1中记载的，对于半导体装置，在将半导体装置安装在配线基板上之前执行用于确定半导体装置的质量的探针测试。在探针测试中，通过使探针与半导体装置的焊盘电极接触以确认半导体装置的操作等来确定半导体装置的质量。
引用文献列表
专利文献
专利文献1：日本特开第2009-158862号公报
发明内容
发明要解决的问题
然而，在探针测试中，探针被压靠在半导体装置的焊盘电极上，使得由于探针的压靠而将应力施加到半导体装置的内部。这可能由于来自探针的应力而在半导体装置的内部结构中产生裂纹等。
特别地，在具有层叠结构的半导体装置中，层叠方向上的结构是复杂的，使得来自探针的应力对内部结构具有显著影响。因此，对于具有层叠结构的半导体装置，探针测试对半导体装置的可靠性具有显著影响。
因此，本公开提出了一种能够进一步降低由探针测试引起的影响的新颖且改良的半导体装置。
问题的解决方案
根据本公开，提供了一种半导体装置，包括：层叠体，所述层叠体包括半导体基板；开口，所述开口从所述层叠体的第一面设置并埋入有绝缘性材料；焊盘电极，所述焊盘电极设置在所述开口的底部；配线层，所述配线层在所述层叠体内设置在当从第一面俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极；和贯通电极，所述贯通电极设置在当所述俯视时与设置有所述开口的平面区域不同的平面区域中，并且从所述层叠体的与第一面相对的第二面设置。
根据本公开，可以配置焊盘电极通过其露出的开口和贯通电极，从而防止在制造过程中的探针测试时由压靠在焊盘电极上的探针施加到层叠体的应力直接作用在贯通电极上。
附图说明
图1是示意性示出根据本公开实施方案的成像装置的纵截面图。
图2是示出第一基板和第二基板上的像素区域和各种电路的布局的示意图。
图3是示出层叠体中的电路构成例的示意图。
图4是示出各像素的等效电路的电路图。
图5是示出层叠体的平面构成的示例的平面图。
图6是图5中的关注区域的放大纵截面图。
图7是示出图6所示的截面结构在进行探针测试时的状态的纵截面图。
图8是示出图6所示的截面结构的另一个示例的纵截面图。
图9A是示出根据该实施方案的成像装置的第一变形例的纵截面图。
图9B是示出根据该实施方案的成像装置的第一变形例的纵截面图。
图9C是图6所示的成像装置的具有无空腔结构的纵截面图。
图10是示出根据该实施方案的成像装置的第二变形例的纵截面图。
图11是示出根据该实施方案的成像装置的第二变形例的纵截面图。
图12是示出根据该实施方案的成像装置的第二变形例的纵截面图。
图13是示出根据该实施方案的成像装置的第三变形例的纵截面图。
图14是示出根据该实施方案的成像装置的第一衍生例的纵截面图。
图15是示出根据该实施方案的成像装置的第二衍生例的纵截面图。
图16是示出根据该实施方案的成像装置的第三衍生例的纵截面图。
图17是示出根据该实施方案的成像装置的第四衍生例的纵截面图。
图18是示出根据该实施方案的成像装置的第五衍生例的纵截面图。
图19是示出包括根据该实施方案的成像装置的电子设备的构成例的框图。
图20是示出车辆控制***的示意性构成的示例的框图。
图21是示出车外信息检测单元和成像部的安装位置的示例的说明图。
图22是示出内窥镜手术***的示意性构成的示例的图。
图23是示出摄像头和相机控制单元(CCU)的功能构成的示例的框图。
具体实施方式
在下文中将参照附图详细说明根据本公开的优选实施方案。注意，在本说明书和附图中，具有基本上相同的功能构成的构成要素被赋予相同的附图标记，因此省略重复的说明。
注意，将按以下顺序进行说明。
1.成像装置
1.1.总体构成
1.2.详细构成
2.变形例
3.衍生例
4.电子设备
5.应用例
<1.成像装置>
(1.1.总体构成)
首先，将参照图1～图4说明根据本公开一个实施方案的成像装置的总体构成。下面将说明的根据本实施方案的成像装置是本公开中的半导体装置的具体例。
图1是示意性示出根据本实施方案的成像装置的纵截面图。如图1所示，根据本实施方案的成像装置1是半导体封装，其中封装了具有层叠在一起的第一基板11和第二基板12的层叠体13。成像装置1可以将从图中箭头L指示的方向入射的光转换成电气信号并输出该电气信号。
在第二基板12的下面上设置有用作与未示出的外部基板(即，其上安装有成像装置1的基板)的电气连接点的多个背面电极14。背面电极14可以是例如含有锡(Sn)、银(Ag)、铜(Cu)等的焊球。
在第一基板11的上面上设置有红色(R)、绿色(G)或蓝色(B)滤色器15和片上透镜16。在第一基板11的上面上进一步设置有保护片上透镜16的透明基板18，例如玻璃基板。此外，第一基板11的上面和透明基板18之间的空间填充有玻璃密封树脂17。
在滤色器15和片上透镜16的周围未设置空隙(也称为空腔)的这种结构也被称为无空腔结构。根据本实施方案的成像装置1可以设置有如图1所示的无空腔结构，或者可以设置有在滤色器15和片上透镜16的周围设有空隙的空腔结构。
图2是示出第一基板11和第二基板12上的像素区域和各种电路的布局的示意图。
如图2的A所示，第一基板11可以设置有在其中二维地配置执行光电转换的像素的像素区域21和用于控制各像素的控制电路22。第二基板12可以设置有包括处理从各像素输出的像素信号的信号处理电路等的逻辑电路23。
可选择地，如图2的B所示，第一基板11可以仅设置有像素区域21。第二基板12可以设置有控制电路22和逻辑电路23。
即，逻辑电路23或者逻辑电路23和控制电路22可以设置在不同于设置有像素区域21的第一基板11的第二基板12中。成像装置1被构造为如图2所示的具有层叠在一起的第一基板11和第二基板12的层叠体13，因此与像素区域21、控制电路22和逻辑电路23平面地配置在一个基板中的情况相比，可以减小尺寸。
图3是示出层叠体13中的电路构成例的示意图。如图3所示，层叠体13包括像素阵列单元33、垂直驱动电路34、列信号处理电路35、水平驱动电路36、输出电路37、控制电路38和输入/输出端子39。
像素阵列单元33是多个像素32以二维阵列状配置的区域。多个像素32中的每一个包括诸如光电二极管等光电转换元件和多个像素晶体管。后面将参照图4说明各像素32中的光电转换元件和多个像素晶体管的电路构成。
控制电路38接收输入时钟和指示操作模式等的数据，并且输出诸如层叠体13的内部信息等数据。更具体地，控制电路38基于垂直同步信号、水平同步信号和主时钟，生成垂直驱动电路34、列信号处理电路35、水平驱动电路36等根据其进行操作的时钟信号和控制信号。此外，控制电路38将由此生成的时钟信号和控制信号输出到垂直驱动电路34、列信号处理电路35、水平驱动电路36等。
垂直驱动电路34包括例如移位寄存器。垂直驱动电路34选择预定的像素驱动线40，并将用于驱动像素32的脉冲供给到所选择的像素驱动线40。利用这种构成，垂直驱动电路34可以以行为单位驱动像素32。例如，垂直驱动电路34以行为单位在垂直方向上顺次选择并扫描像素阵列单元33的各像素32。利用这种构成，垂直驱动电路34可以经由垂直信号线41将在各像素32中生成的像素信号供给到列信号处理电路35。
列信号处理电路35针对像素32的每列配置。列信号处理电路35针对像素32的每列对从一行的像素32输出的像素信号执行诸如噪声去除等信号处理。例如，列信号处理电路35可以执行诸如用于去除像素固有的固定模式噪声的相关双采样(CDS)和模数(AD)转换等信号处理。
水平驱动电路36包括例如移位寄存器。水平驱动电路36通过顺次输出水平扫描脉冲来顺序选择各个列信号处理电路35。利用这种构成，水平驱动电路36可以将像素信号从各个列信号处理电路35输出到水平信号线42。
输出电路37对经由水平信号线42从各个列信号处理电路35顺次供给的像素信号执行信号处理，并将经过信号处理的像素信号输出到外部。例如，输出电路37可以仅执行缓冲，或者可以执行黑电平调整、列变化校正、各种数字信号处理等。
输入/输出端子39从外部输入信号并将信号输出到外部。例如，输入/输出端子39可以从外部接收指示操作模式等的数据，或者可以向外部输出诸如成像装置1的操作模式等信息。
包括具有上述构成的层叠体13的成像装置1是所谓的列AD方式的CMOS图像传感器，其中针对像素32的每列配置执行CDS处理和AD转换处理的列信号处理电路35。
图4是示出各像素32的等效电路的电路图。通过具有以下的等效电路的像素32，成像装置1可以实现电子式全局快门功能。
如图4所示，像素32包括光电转换元件51、第一传输晶体管52、存储部(MEM)53、第二传输晶体管54、浮动扩散(FD)区域55、复位晶体管56、放大晶体管57、选择晶体管58和排出晶体管59。
光电转换元件51是产生并累积与接收光量相对应的电荷的光电二极管。光电转换元件51具有接地的阳极端子，并且具有经由第一传输晶体管52连接到存储部53的阴极端子。此外，光电转换元件51的阴极端子还连接到被设置用于排出不必要的电荷的排出晶体管59。
第一传输晶体管52由传输信号TRX控制为导通状态，以读出由光电转换元件51产生的电荷并将电荷传输到存储部53。
存储部53是临时保持电荷直到电荷被传输到FD区域55的电荷保持部。
第二传输晶体管54由传输信号TRG控制为导通状态，以读出保持在存储部53中的电荷并将电荷传输到FD区域55。
FD区域55是保持从存储部53读出的电荷以允许将电荷作为像素信号读出的电荷保持部。
复位晶体管56由复位信号RST控制为导通状态，以将累积在FD区域55中的电荷排出到恒定电压源VDD。利用这种构成，复位晶体管56可以将FD区域55的电位复位到电荷累积之前的电位。
放大晶体管57输出与FD区域55的电位相对应的像素信号。具体地，放大晶体管57与作为恒定电流源的负载MOS 60一起构成源极跟随器电路，以输出与累积在FD区域55中的电荷量相对应的电平的像素信号。负载MOS 60例如是MOS晶体管，并且设置在列信号处理电路35的内部。利用这种构成，放大晶体管57可以经由选择晶体管58将像素信号输出到列信号处理电路35。
当通过选择信号SEL选择像素32时，选择晶体管58被控制为导通状态，以经由垂直信号线41将像素32的像素信号输出到列信号处理电路35。
排出晶体管59由排出信号OFG控制为导通状态，以将累积在光电转换元件51中的不必要的电荷排出到恒定电压源VDD。
注意，传输信号TRX、传输信号TRG、复位信号RST、排出信号OFG和选择信号SEL经由像素驱动线40从垂直驱动电路34供给。
接下来，将说明具有图4所示的等效电路的像素32的操作。
首先，在曝光开始之前，将高电平的排出信号OFG供给到排出晶体管59，以控制排出晶体管59进入导通状态。因此，累积在光电转换元件51中的电荷被排出到恒定电压源VDD，从而使所有像素32的光电转换元件复位。
接下来，在光电转换元件51被复位之后，排出晶体管59由低电平的排出信号OFG控制为断开状态。此后，在像素阵列单元33的所有像素32中开始曝光。
在经过了预定的曝光时间之后，在像素阵列单元33的所有像素32中，通过传输信号TRX将第一传输晶体管52控制为导通状态，以将累积在光电转换元件51中的电荷传输到存储部53。
在第一传输晶体管52被控制为断开状态之后，保持在各像素32的存储部53中的电荷以行为单位被顺次地读出到列信号处理电路35。
具体地，通过传输信号TRG将读出行的像素32的第二传输晶体管54控制为导通状态，以将保持在读出行的像素32的存储部53中的电荷传输到FD区域55。此后，当选择晶体管58由选择信号SEL控制为导通状态时，与累积在FD区域55中的电荷量相对应的电平的像素信号从放大晶体管57经由选择晶体管58输出到列信号处理电路35。
通过上述操作，成像装置1可以使像素阵列单元33的所有像素32的曝光时间彼此相同，并且在曝光结束之后从存储部53以行为单位顺次读出临时保持在存储部53中的电荷。利用这种构成，成像装置1可以通过全局快门方式进行操作(拍摄图像)。
注意，像素32的电路构成不限于图4所示的电路构成。例如，像素32可以具有不包括存储部53并且适于通过所谓的滚动快门方式进行操作的电路构成。
此外，像素32可以被设置为一些像素晶体管被多个像素32共享的共享像素。例如，像素32可以被设置为共享像素，其中每个像素32包括第一传输晶体管52、存储部53和第二传输晶体管54，并且FD区域55、复位晶体管56、放大晶体管57和选择晶体管58由多个像素32(例如，四个像素32等)共享。
(1.2.详细构成)
接下来，将参照图5～图7说明根据本实施方案的成像装置1的详细构成。图5是示出层叠体13的平面构成的示例的平面图。
如图5所示，根据本实施方案，在成像装置1的层叠体13中设置有多对贯通电极85和焊盘电极62。
在层叠体13的背面侧设置有贯通电极85，以取出像素信号等。在成像装置1中，像素信号从设置在层叠体13的背面的背面电极14输出到外部。因此，通过设置贯通电极85允许成像装置1将在层叠体13内部的各种电路中经过信号处理的像素信号取出到层叠体13的背面侧，并将像素信号从背面电极14输出到外部。
焊盘电极62被设置用于在成像装置1的制造过程中进行探针测试，以确定层叠体13中设置的各种电路是否正确操作(即，层叠体13是否是良品)。探针测试是用于通过将针状探针压靠在露出于层叠体13的表面的焊盘电极62上以确认操作等来检查层叠体13中设置的各种电路是否正确操作的测试。通过设置焊盘电极62允许成像装置1在制造过程的途中来确定层叠体13是否有缺陷，从而可以减少制造时的损失。注意，为了防止所制造的成像装置1中的故障、噪声的发生等，在探针测试之后，焊盘电极62被埋入以不露出于层叠体13的表面。
在根据本实施方案的成像装置1中，贯通电极85和焊盘电极62设置在像素阵列单元33的外周区域中。例如，贯通电极85相对于焊盘电极62可以设置在像素阵列单元33的设置侧的相对侧(即，像素阵列单元33外侧的区域)。此外，贯通电极85设置在当俯视时与用于探针测试的探针可能接触的焊盘电极62的平面区域不同的平面区域中。利用这种构成，成像装置1可以减少在探针测试时由探针的压靠引起的应力的影响。
接下来，参照图6，将聚焦于贯通电极85和焊盘电极62的构成来更具体地说明成像装置1的详细构成。图6是图5中的关注区域MA的放大纵截面图。关注区域MA例如是包括贯通电极85、焊盘电极62和像素阵列单元33的一部分的区域。
如图6所示，成像装置1包括具有层叠在一起的第一基板11和第二基板12的层叠体13。
第一基板11包括包含硅(Si)等的第一半导体基板101以及层叠在第一半导体基板101的第二基板12侧(从图6的正面观察的下侧)的第一多层配线层102。在第一多层配线层102中，设置有图2所示的像素区域21的像素电路等。
第一多层配线层102包括包含导电性材料的多个配线层103和设置在配线层103之间的包含绝缘性材料的层间绝缘膜104。配线层103可以包含诸如铜(Cu)、铝(Al)或钨(W)等导电性材料。例如，层间绝缘膜104可以包含诸如氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等绝缘性材料。在多个配线层103和层间绝缘膜104中，所有的层可以包含相同的材料，或者可以针对各层选择性地使用两种以上的材料。
在第一半导体基板101中，针对每个像素32设置诸如光电二极管等光电转换元件51(未示出)。此外，第一半导体基板101和第一多层配线层102设置有用于传输作为光电转换元件51的光电转换的结果而获得的电荷的第一传输晶体管52、第二传输晶体管54、存储部(MEM)53等。
第二基板12包括包含硅(Si)等的第二半导体基板81以及层叠在第二半导体基板81的第一基板11侧(从图6的正面观察的上侧)的第二多层配线层82。第二多层配线层82设置有图2所示的控制电路22、逻辑电路23等。
第二多层配线层82包括包含导电性材料的多个配线层83和设置在配线层83之间的包含绝缘性材料的层间绝缘膜84。配线层83可以包含诸如铜(Cu)、铝(Al)或钨(W)等导电性材料。例如，层间绝缘膜84可以包含诸如氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等绝缘性材料。在多个配线层83和层间绝缘膜84中，所有的层可以包含相同的材料，或者可以针对各层选择性地使用两种以上的材料。
在图6所示的示例中，第一基板11的第一多层配线层102包括四层配线层103，第二基板12的第二多层配线层82包括五层配线层83。然而，配线层103的数量和配线层83的数量不限于上述层数，并且可以是任何层数。此外，可以在第一多层配线层102的未设置配线层103的区域和第二多层配线层82的未设置配线层83的区域中设置虚设配线。
第一基板11和第二基板12以第一多层配线层102和第二多层配线层82彼此面对的方式层叠。此外，在第一多层配线层102和第二多层配线层82之间的界面处设置电极接合结构105。当露出在第一多层配线层102的面向第二基板12的表面上的金属电极和露出在第二多层配线层82的面向第一基板11的表面上的金属电极通过热处理接合在一起时，形成电极接合结构105。电极接合结构105可以以较短的距离有效地连接包括在第一多层配线层102中的配线层103和包括在第二多层配线层82中的配线层83。
这里，像素阵列单元33的外周区域中的第一半导体基板101设置有贯通第二基板12的相对侧的第一面S1的开口61。开口61填充有埋入层63，并且焊盘电极62设置在开口61的底部。
例如，开口61被设置为从第一半导体基板101的第一面S1侧贯通平坦化膜108、第一半导体基板101和第一多层配线层102到达第二多层配线层82，以在底部露出设置在第二基板12的第二多层配线层82中的焊盘电极62。如后所述，开口61设置在当从第一半导体基板101的第一面S1俯视时与设置有贯通电极85的平面区域不同的平面区域中。
焊盘电极62包含诸如铜(Cu)或铝(Al)等导电性材料，并且设置在开口61的底部。例如，焊盘电极62可以设置在第二基板12的第二多层配线层82的内部。
开口61被设置用于在成像装置1的制造过程中进行探针测试。将参照图7说明在成像装置1上的探针测试。图7是示出图6所示的截面结构在进行探针测试时的状态的纵截面图。
如图7所示，例如，在探针测试时，开口61露出设置在第二基板12的第二多层配线层82中的焊盘电极62。这种构成允许探针120经由开口61与焊盘电极62接触，并将电压等施加到焊盘电极62，从而可以确认设置在第一基板11和第二基板12中的各种电路的操作。注意，在探针测试期间，针状探针120被压靠在焊盘电极62上，从而在焊盘电极62上由探针形成压痕。
在探针测试之后，用埋入层63填充开口61，以防止故障或噪声的发生。埋入层63可以包含诸如氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等绝缘性的无机材料，或者可以包含诸如硅氧烷等绝缘性的有机材料。
埋入层63可以在第一半导体基板101的第二基板12侧的相对侧的第一面S1上延伸设置。埋入层63在像素阵列单元33的外周区域的第一面S1上延伸设置，使得可以在第一基板11和透明基板18之间形成包围滤色器15和片上透镜16的空隙19(即，空腔)。
具体地，滤色器15和片上透镜16隔着包含绝缘性材料的平坦化膜108设置在第一面S1上。此外，诸如玻璃基板等透明基板18隔着埋入层63设置在第一半导体基板101的第一面S1上。由于埋入层63被设置在像素阵列单元33的外周区域中，所以可以在像素阵列单位33的第一半导体基板101和透明基板18之间形成空隙19(即，空腔)。即，图6所示的成像装置1具有空腔结构，其中空隙19设置在滤色器15和片上透镜16的周围。
注意，如图8所示，埋入层63可以仅设置在开口61的内部。图8是示出图6所示的截面结构的另一个示例的纵截面图。在图8所示的截面结构中，埋入层63设置在开口61的内部。在包括埋入层63和平坦化膜108的第一半导体基板101的第一面S1上，在像素阵列单元33的外周区域中设置密封树脂17A。透明基板18隔着密封树脂17A设置在第一半导体基板101的第一面S1上，使得可以在第一基板11和透明基板18之间形成包围滤色器15和片上透镜16的空隙19。在这种情况下，埋入层63可以包含诸如黑色树脂等遮光性树脂。此外，密封树脂17A可以包含诸如氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等透明的无机材料，或者可以包含诸如硅氧烷等透明的有机材料。
此外，电气连接到焊盘电极62的配线层83A设置在当从第一面S1俯视时与设置有开口61的平面区域重叠的平面区域中。具体地，电气连接到焊盘电极62的配线层83A设置在开口61的第二基板12侧(从图6的正面观察的下侧)。利用这种构成，成像装置1可以通过在与设置有用于探针测试的开口61的平面区域重叠的平面区域中进一步设置配线层83A来提高层叠体13中的体积利用效率。因此，可以进一步减小成像装置1的尺寸。
此外，电气连接到焊盘电极62的保护元件(未示出)可以设置在当从第一面S1俯视时与设置有开口61的平面区域重叠的平面区域中。具体地，第二多层配线层82可以包括设置有电气连接到焊盘电极62的配线层83A的配线使用区域71和设置有电气连接到焊盘电极62的保护元件的保护元件区域72。
配线使用区域71是包括多个配线层83A和设置在配线层83A之间的层间绝缘膜84的区域，并且被设置为第二多层配线层82的第一多层配线层102侧的区域。保护元件区域72是设置有诸如二极管等保护元件的区域，并且被设置为第二多层配线层82的第二半导体基板81侧的区域。保护元件经由配线层83A电气连接到焊盘电极62，从而可以保护设置在层叠体13内部的各种电路免受可能从焊盘电极62输入的浪涌(静电放电：ESD)的影响。
另一方面，贯通电极85在像素阵列单元33的外周区域的第二半导体基板81中设置在与第一基板11侧相对的第二面S2。
贯通电极85包括例如隔着绝缘层86埋入在贯通第二半导体基板81的通孔88的内壁中的再配线层87和填充层89。贯通电极85电气连接到设置在第二多层配线层82中的配线层65，使得在成像装置1内部的各种电路中经过信号处理的像素信号可以被取出到第二半导体基板81的第二面S2。
具体地，从第二面S2贯通第二半导体基板81来设置通孔88，以露出底部的配线层65。绝缘层86包含氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等，并且均匀地设置在通孔88的侧面和第二半导体基板81的第二面S2上。再配线层87包括顺次层叠在一起的钛(Ti)、铜(Cu)、镍(Ni)、金(Au)等，并且沿着通孔88的形状设置在配线层65和绝缘层86上。再配线层87从贯通电极85延伸到第二半导体基板81的第二面S2上的绝缘层86的上方，并且连接到第二面S1上的背面电极14。填充层89包含主要含有环氧系树脂、酚醛系树脂、丙烯酸系树脂等的阻焊剂或阻焊层，并且被设置为填充通孔88。
贯通电极85设置在当从第一半导体基板101的第一面S1俯视时与设置有开口61的平面区域不同的平面区域中。这种构成使得可以防止当探针120经由开口61压靠焊盘电极62时来自探针120的应力直接施加到贯通电极85。因此，贯通电极85可以防止由于来自探针120的应力而在填充层89等中产生裂纹等。
由于通孔88被设置为贯通第二半导体基板81，所以通孔88附近的构成对于在与第二半导体基板81的面内方向正交的方向上的应力较弱。即，贯通电极85对于诸如在探针测试时施加的应力等在层叠体13的层叠方向上的应力较弱。因此，根据本实施方案的成像装置1可以通过在与开口61露出焊盘电极62的平面区域不同的平面区域中设置贯通电极85来有效地防止由于探针测试时的应力而在贯通电极85中产生裂纹。
利用上述构成，在根据本实施方案的成像装置1中，第一基板11的配线层103和第二基板12的配线层83通过设置在第一多层配线层102和第二多层配线层82之间的界面处的电极接合结构105电气连接。此外，在成像装置1中，第二基板12的配线层83和设置在第二面S2上的背面电极14通过贯通电极85电气连接。利用这种构成，可以进一步减小平面面积，使得成像装置1可以构成进一步小型化的半导体封装。
此外，在根据本实施方案的成像装置1中，在制造过程中的探针测试时露出焊盘电极62的开口61和贯通电极85设置在当从第一半导体基板101的第一面S1俯视时不同的平面区域中。利用这种构成，成像装置1可以进一步减小在探针测试时从探针120施加到层叠体13的应力对层叠体13的影响。
<2.变形例>
接下来，将参照图9A～图13说明根据第一至第三变形例的成像装置1A～1C。
(第一变形例)
图9A和图9B是示出根据第一变形例的成像装置1A的构成的纵截面图。如同图6中那样，图9A是根据第一变形例的成像装置1A的关注区域MA的纵截面图。如同图6中那样，图9B是根据第一变形例的成像装置1A的关注区域MA的纵截面图。
如图9A和图9B所示，根据第一变形例的成像装置1A是示出层叠体13的第一面S1侧的结构的变化的变形例。
如图9A所示，滤色器15和片上透镜16隔着包含绝缘性材料的平坦化膜108设置在层叠体13(即，第一半导体基板101)的第一面S1上。此外，滤色器15和片上透镜16被埋入在埋入层63中，该埋入层在层叠体13的整个第一面S1上延伸设置，同时填充开口61。即，根据第一变形例的成像装置1A具有所谓的无空腔结构，其中在滤色器15和片上透镜16的周围未设置空隙(也称为空腔)。在这种情况下，埋入层63可以包含诸如玻璃密封树脂等透明树脂，以不遮挡像素阵列单元33中的入射光。
注意，加强构件67可以设置在设置于像素阵列单元33以外的区域中的埋入层63上。加强构件67是具有框架形状的平面形状的构件，其中对应于像素阵列单元33的区域开口。具体地，加强构件67可以是具有与层叠体13相同尺寸的平面形状并且覆盖像素阵列单元33的外周区域的框架形状的构件。加强构件67可以包括例如能够加强层叠体13的刚性构件，例如硅(Si)、玻璃、塑料或碳。
此外，如图9B所示，埋入层63和玻璃密封树脂17可以设置在层叠体13的第一面S1上。埋入层63在像素阵列单元33以外的第一面S1上延伸设置，同时填充开口61。玻璃密封树脂17被设置为在像素阵列单元33的第一面S1上埋入滤色器15和片上透镜16。在这种情况下，埋入层63未设置在像素阵列单元33的第一面S1上，使得埋入层63可以包含诸如黑色树脂等有色树脂。
利用这种构成，由于无空腔结构，根据第一变形例的成像装置1A可以进一步减小层叠体13在层叠方向上的尺寸。因此，成像装置1A可以构成进一步小型化的半导体封装。
注意，在图6所示的具有空腔结构的成像装置1中，可以通过用玻璃密封树脂17填充空隙19来形成无空腔结构。这种结构将参照图9C进行说明。图9C是具有无空腔结构的成像装置1的关注区域MA的纵截面图。
如图9C所示，在具有无空腔结构的成像装置1中，玻璃密封树脂17设置在像素阵列单元33的第一面S1上，以埋入滤色器15和片上透镜16。此外，透明基板18贴合到埋入层63和玻璃密封树脂17，使得成像装置1被构造为其中在滤色器15和片上透镜16的周围不存在空隙19的无空腔结构。根据本公开实施方案的技术不特别限于层叠体13的第一面S1侧的结构，因此可以适用于空腔结构或无空腔结构。
(第二变形例)
图10～图12是示出根据第二变形例的成像装置1B的构成的纵截面图。图10～图12是根据第二变形例的成像装置1B的关注区域MA中省略了像素阵列单元33的纵截面图。
如图10～图12所示，根据第二变形例的成像装置1B是示出层叠体13中设置焊盘电极62的区域的变化的变形例。
如图10所示，焊盘电极62可以包含诸如铜(Cu)或铝(Al)等导电性材料，并且设置在第一基板11的第一多层配线层102的内部。在这种情况下，开口61被设置为从第一半导体基板101的第一面S1侧贯通平坦化膜108和第一半导体基板101到达第一多层配线层102，使得设置在第一基板11的第一多层配线层102中的焊盘电极62可以露出在开口61的底部。
此外，如图11所示，焊盘电极62可以包含诸如铜(Cu)或铝(Al)等导电性材料，并且设置在第一多层配线层102的第一半导体基板101侧的表面上。注意，焊盘电极62和第一半导体基板101通过绝缘膜(未示出)彼此电气绝缘。在这种情况下，开口61被设置为从第一半导体基板101的第一面S1侧贯通平坦化膜108和第一半导体基板101，使得设置在第一多层配线层102的表面上的焊盘电极62可以露出在开口61的底部。
此外，如图12所示，焊盘电极62可以包含诸如铜(Cu)或铝(Al)等导电性材料，并且设置在第一半导体基板101的第一面S1上。注意，焊盘电极62和第一半导体基板101通过绝缘膜(未示出)彼此电气绝缘。在这种情况下，开口61被设置为贯通平坦化膜108，使得设置在第一半导体基板101的第一面S1上的焊盘电极62可以露出在开口61的底部。
利用这种构成，即使在焊盘电极62设置在层叠体13的任何区域中的情况下，通过开口61露出焊盘电极62也允许对根据第二变形例的成像装置1B进行探针测试。在根据第二变形例的成像装置1B中，由于焊盘电极62设置在更靠近层叠体13的第一面S1的区域中，所以可以进一步减小在探针测试时探针120压靠焊盘电极62时施加的应力对贯通电极85的影响。
(第三变形例)
图13是示出根据第三变形例的成像装置1C的构成的纵截面图。图13是根据第三变形例的成像装置1C的关注区域MA中省略了像素阵列单元33的纵截面图。
如图13所示，根据第三变形例的成像装置1C是示出设置焊盘电极62的平面区域的变化的变形例。
具体地，焊盘电极62可以从开口61的底部到设置有贯通电极85的平面区域延伸设置。焊盘电极62可以设置在任何平面区域中，只要焊盘电极62至少设置在与设置有贯通电极85的平面区域不同的平面区域中即可。然而，不同于设置有贯通电极85的平面区域的设置有焊盘电极62的平面区域在探针测试时露出于开口61。例如，焊盘电极62可以在设置有开口61的平面区域和设置有贯通电极85的平面区域这二者上延伸设置。
利用这种构成，根据第三变形例的成像装置1C可以灵活地改变设置有开口61的平面区域。这是因为，根据设置有开口61的位置，由填充开口61的埋入层63的第一面S1上的侧面反射的入射光入射到像素阵列单元33的非意图的像素32上，并且在拍摄图像中出现耀斑。因此，成像装置1C可以通过在更宽的平面区域上设置焊盘电极62来灵活地改变开口61的位置，从而在防止出现耀斑的位置处形成埋入层63的侧面。
<3.衍生例>
接下来，将参照图14～图18说明根据本实施方案的成像装置1的衍生例。通过改变图13所示的结构的一部分，可以从根据本实施方案的成像装置1中衍生产生其他效果的结构。
(第一衍生例)
图14是根据第一衍生例的成像装置2的纵截面图。如图14所示，在根据第一衍生例的成像装置2中，焊盘电极62在与设置有贯通电极85的平面区域不同的平面区域以及设置有贯通电极85的平面区域这二者上延伸设置，并且开口61设置在与设置有贯通电极85的平面区域重叠的平面区域中。注意，其他构成与图13所示的成像装置1C的构成基本类似，因此这里将省略其说明。
在这种情况下，成像装置2可以在离像素阵列单元33更远的位置处设置开口61，使得设置在层叠体13的第一面S1上的埋入层63的侧面可以设置在离像素排列单元33更远的位置处。利用这种构成，根据第一衍生例的成像装置2可以防止由设置在层叠体13的第一面S1上的埋入层63的侧面反射的入射光入射到非意图的像素32上，从而可以防止耀斑出现在拍摄图像中。
(第二衍生例)
图15是根据第二衍生例的成像装置3的纵截面图。如图15所示，在根据第二衍生例的成像装置3中，焊盘电极62仅在设置有贯通电极85的平面区域上延伸设置，并且开口61设置在与设置有贯通电极85的平面区域重叠的平面区域中。注意，其他构成与图13所示的成像装置1C的构成基本类似，因此这里将省略其说明。
在这种情况下，成像装置3可以在离像素阵列单元33更远的位置处设置开口61，使得设置在层叠体13的第一面S1上的埋入层63的侧面可以设置在离像素排列单元33更远的位置处。利用这种构成，根据第二衍生例的成像装置3可以防止由设置在层叠体13的第一面S1上的埋入层63的侧面反射的入射光入射到非意图的像素32上，从而可以防止耀斑出现在拍摄图像中。
此外，与根据第一衍生例的成像装置2相比，成像装置3可以使设置有焊盘电极62的平面区域较小。因此，根据第二衍生例的成像装置3可以减少由焊盘电极62引起的寄生电容，从而降低信号噪声和信号延迟。
(第三衍生例)
图16是根据第三衍生例的成像装置4的纵截面图。如图16所示，在根据第三衍生例的成像装置4中，焊盘电极62仅在设置有贯通电极85的平面区域上延伸设置，并且开口61设置在与设置有贯通电极85的平面区域重叠的平面区域中。此外，焊盘电极62和配线层65仅设置在与设置有贯通电极85的平面区域重叠的平面区域中。注意，其他构成与图13所示的成像装置1C的构成基本类似，因此这里将省略其说明。
在这种情况下，成像装置4可以在离像素阵列单元33更远的位置处设置开口61，使得设置在层叠体13的第一面S1上的埋入层63的侧面可以设置在离像素排列单元33更远的位置处。利用这种构成，根据第三衍生例的成像装置4可以防止由设置在层叠体13的第一面S1上的埋入层63的侧面反射的入射光入射到非意图的像素32上，从而可以防止耀斑出现在拍摄图像中。
此外，与根据第一衍生例的成像装置2和根据第二衍生例的成像装置3相比，根据第三衍生例的成像装置4可以使设置有焊盘电极62的平面区域较小。因此，根据第三衍生例的成像装置4可以减少由焊盘电极62引起的寄生电容，从而降低信号噪声和信号延迟。
此外，与根据第一衍生例的成像装置2和根据第二衍生例的成像装置3相比，根据第三衍生例的成像装置4可以使设置有与贯通电极85电气连接的配线层65的平面区域较小。因此，根据第三衍生例的成像装置4可以使包括在第二多层配线层82中的配线层83可以使用的平面区域更大，从而可以更灵活地设定配线层83的布局。
(第四衍生例)
图17是根据第四衍生例的成像装置5的纵截面图。如图17所示，在根据第四衍生例的成像装置5中，在层叠体13内部的各种电路中经过信号处理的像素信号通过连接到焊盘电极62的接合线121而不是贯通电极85输出到外部。
具体地，焊盘电极62在图13所示的成像装置1C中的设置有贯通电极85的平面区域(即，在图17中，设置有配线层65的平面区域)以及与设置有贯通电极85的平面区域不同的平面区域这二者上延伸设置。开口61设置在与设置有焊盘电极62的平面区域相对应的平面区域中，以露出整个焊盘电极62。焊盘电极62包括接合线121与其连接的连接区域131和在探针测试时探针120压靠在其上的测试区域132。注意，其他构成与图13所示的成像装置1C的构成基本类似，因此这里将省略其说明。
根据第四衍生例的成像装置5可以使用接合线121而不是贯通电极85安装在外部基板(未示出)上。此外，在根据第四衍生例的成像装置5中，焊盘电极62可以被划分为接合线121与其连接的连接区域131和探针测试时探针120压靠在其上的测试区域132。利用这种构成，根据第四衍生例的成像装置5可以防止接合线121的连接的可靠性由于探针测试时探针120形成的压痕而劣化。
(第五衍生例)
图18是根据第五衍生例的成像装置6的纵截面图。如图18所示，在根据第五衍生例的成像装置6中，在层叠体13内部的各种电路中经过信号处理的像素信号通过连接到焊盘电极62的接合线121而不是贯通电极85输出到外部。此外，在根据第五衍生例的成像装置6中，与根据第四衍生例的成像装置5相比，使设置有焊盘电极62和开口61的平面区域较小。
具体地，焊盘电极62在图13所示的成像装置1C中的设置有贯通电极85的平面区域(即，在图17中，设置有配线层65的平面区域)以及与设置有贯通电极85的平面区域不同的平面区域这二者上延伸设置。开口61设置在与设置有焊盘电极62的平面区域相对应的平面区域中，以露出整个焊盘电极62。然而，在焊盘电极62中，接合线121连接到与探针测试时探针120所压靠的区域相同的区域。注意，其他构成与图13所示的成像装置1C的构成基本类似，因此这里将省略其说明。
根据第五衍生例的成像装置6可以使用接合线121而不是贯通电极85安装在外部基板(未示出)上。此外，在根据第五衍生例的成像装置6中，与根据第四衍生例的成像装置5相比，可以使设置有焊盘电极62的平面区域较小。因此，根据第五衍生例的成像装置6可以减少由焊盘电极62引起的寄生电容，从而降低信号噪声和信号延迟。
根据上述的第一至第五衍生例的成像装置可以与图13所示的成像装置1C共享一部分的结构和一部分的制造过程。因此，根据本实施方案的成像装置1或成像装置1的衍生物可以应用于具有更广泛种类结构的成像装置。
<4.电子设备>
接下来，将参照图19说明包括根据本实施方案的成像装置1的电子设备的构成。图19是示出包括根据本实施方案的成像装置1的电子设备1000的构成例的框图。例如，电子设备1000可以是使用成像装置作为图像捕获单元(光电转换单元)的通用电子设备，例如，诸如数码相机或摄像机等成像装置、具有成像功能的移动终端设备、或者使用成像装置作为图像读出单元的复印机。成像装置1可以作为单个芯片安装在电子设备1000上，或者可以作为其中成像单元和信号处理单元或光学***封装在一起的具有成像功能的模块安装在电子设备1000上。
如图19所示，电子设备1000包括光学透镜1001、快门装置1002、成像装置1、数字信号处理器(DSP)电路1011、帧存储器1014、显示单元1012、存储单元1015、操作单元1013和电源单元1016。DSP电路1011、帧存储器1014、显示单元1012、存储单元1015、操作单元1013和电源单元1016经由总线1017彼此连接。
光学透镜1001在成像装置1的成像面上形成来自被摄体的入射光的图像。快门装置1002控制成像装置1的光照射期间和遮光期间。
成像装置1将由光学透镜1001在成像面上形成图像的入射光的光量以像素为单位转换为电气信号，并将该电气信号作为像素信号输出。
DSP电路1011是对从成像装置1输出的像素信号执行一般的相机信号处理的信号处理电路。DSP电路1011可以执行例如白平衡处理、去马赛克处理、伽马校正处理等。
帧存储器1014是临时数据存储单元。帧存储器1014适宜地用于在DSP电路1011中的信号处理的过程中存储数据。
显示单元1012例如包括诸如液晶面板或有机电致发光(EL)面板等面板型显示装置。显示单元1012可以显示由成像装置1拍摄的运动图像或静止图像。
存储单元1015将由成像装置1拍摄的运动图像或静止图像记录在诸如硬盘驱动器、光盘或半导体存储器等存储介质中。
操作单元1013基于用户的操作发布用于电子设备1000的各种功能的操作命令。
电源单元1016是DSP电路1011、帧存储器1014、显示单元1012、存储单元1015和操作单元1013的操作电源。电源单元1016可以适宜地向这些供应目标供给电力。
<5.应用例>
<移动体的应用例>
根据本公开实施方案的技术(本技术)可以适用于各种产品。例如，根据本公开实施方案的技术被实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人飞行器(无人机)、船舶、机器人等任何类型的移动体上的装置。
图20是作为根据本公开实施方案的技术可以适用的移动体控制***的示例的车辆控制***的概略构成例的框图。
车辆控制***12000包括经由通信网络12001连接在一起的多个电子控制单元。在图20所示的示例中，车辆控制***12000包括驱动***控制单元12010、主体***控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053。
驱动***控制单元12010根据各种程序来控制与车辆的驱动***有关的装置的操作。例如，驱动***控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体***控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体***控制单元12020用作无钥匙进入***、智能钥匙***、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体***控制单元12020。主体***控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制***12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像并接收所拍摄的图像。车外信息检测单元12030可以基于接收到的图像进行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的图像的相机，并且基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以判断驾驶员是否在坐姿中入睡。
例如，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动***控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助***(ADAS)的功能。
此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体***控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图20的示例中，作为输出装置，音频扬声器12061、显示单元12062和仪表板12063被示出。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图21是成像部12031的安装位置的示例的图。
在图21中，成像部12031包括成像部12101，12102，12103，12104和12105。
成像部12101，12102，12103，12104和12105中的每一个设置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。设置在车内的挡风玻璃上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
此外，图21示出了成像部12101～12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101～12104拍摄的图像数据被彼此叠加，从而获得车辆12100的从上方看到的鸟瞰图像。
成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有相位差检测用的像素的成像元件。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051求出距各成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而能够提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以设定在前方车辆的跟前预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。以这种方式，可以进行其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，基于从成像部12101～12104获得的距离信息，通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，微型计算机12051可以提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动***控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像部12101～12104中的至少一个可以是用于检测红外线的红外相机。例如，微型计算机12051可以通过判断行人是否存在于成像部12101～12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101～12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型计算机12051判断行人存在于成像部12101～12104的拍摄图像中并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使其显示叠加的四边形轮廓线以强调所识别的行人。此外，声音/图像输出单元12052可以控制显示单元12062，使其在期望的位置显示指示行人的图标等。
上面已经说明了根据本公开实施方案的技术可以适用的车辆控制***的示例。根据本公开实施方案的技术可以适用于上述构成之中的成像部12031等。通过将根据本公开实施方案的技术适用于成像部12031，允许提高成像部12031的可靠性，从而例如可以减少由车辆控制***中的成像部12031引起的错误的发生。
<内窥镜手术***的应用例>
根据本公开实施方案的技术(本技术)可以适用于各种产品。例如，根据本公开实施方案的技术可以应用于内窥镜手术***。
图22是示出根据本公开实施方案的技术(本技术)可以应用的内窥镜手术***的示意性构成的示例的图。
图22示出手术者(医生)11131正在使用内窥镜手术***11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术***11000包括内窥镜11100、诸如气腹管11111和能量处置器械11112等其他手术器械11110、支撑内窥镜11100的支撑臂装置11120以及其上安装有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括其中距远端预定长度的区域被***患者11132的体腔内的透镜筒11101和摄像头11102，该摄像头与透镜筒11101的近端连接。在附图所示的示例中，示出了形成为包括硬性透镜筒11101的所谓硬镜的内窥镜11100，但是内窥镜11100可以形成为包括软性透镜筒的所谓的软镜。
透镜筒11101在其远端处设有物镜装配到其中的开口部。光源装置11203与内窥镜11100连接，并且将由光源装置11203生成的光通过延伸到透镜筒11101内部的光导引导到透镜筒的远端，并经由物镜将光朝向在患者11132的体腔内的观察对象发射。注意，内窥镜11100可以是直视镜、斜视镜或侧视镜。
在摄像头11102的内部设有光学***和成像元件，并且来自观察对象的反射光(观察光)通过光学***聚焦在成像元件上。观察光由成像元件执行光电转换，并且生成与观察光相对应的电气信号，即，与观察图像相对应的图像信号。图像信号作为RAW数据被传输到相机控制单元(CCU)11201。
CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且综合控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并且执行诸如对图像信号的显像处理(去马赛克处理)等各种类型的图像处理以基于该图像信号显示图像。
显示装置11202通过CCU 11201的控制显示基于已经由CCU 11201对其进行了图像处理的图像信号的图像。
例如，光源装置11203包括诸如发光二极管(LED)等光源并且将用于拍摄手术部位等的照射光供给到内窥镜11100。
输入装置11204是用于内窥镜手术***11000的输入接口。使用者可以经由输入装置11204向内窥镜手术***11000输入各种类型的信息和指令。例如，使用者输入用于改变内窥镜11100的成像条件(照射光的类型、放大率、焦距等)的指令等。
处置器械控制装置11205控制能量处置器械11112的驱动，用于组织的烧灼、切开、血管的密封等。气腹装置11206经由气腹管11111向体腔内注入气体以使患者11132的体腔膨胀，以确保内窥镜11100的视野并确保手术者的工作空间。记录器11207是能够记录与手术有关的各种类型的信息的装置。打印机11208是能够以诸如文本、图像、图形等各种形式打印与手术有关的各种类型的信息的装置。
注意，将用于拍摄手术部位的照射光供给到内窥镜11100的光源装置11203可以包括例如LED、激光光源或它们组合的白色光源。在白色光源包括红、绿和蓝(RGB)激光光源的组合的情况下，可以高精度地控制各种颜色(波长)的输出强度和输出定时，从而可以在光源装置11203中进行所拍摄的图像的白平衡的调整。此外，在这种情况下，通过将来自各个RGB激光光源的激光按时间分割地发射到观察对象上并且与发射定时同步地控制摄像头11102的成像元件的驱动，也可以按时间分割地拍摄对应于RGB的图像。根据该方法，在成像元件中未设置滤色器的情况下，也可以获得彩色图像。
此外，可以控制光源装置11203的驱动，使得在预定时间间隔改变要输出的光的强度。通过与光强度的改变的定时同步地控制摄像头11102的成像元件的驱动以按时间分割地获取图像并合成图像，可以生成没有曝光不足的遮挡阴影和曝光过度的高亮的高动态范围的图像。
此外，光源装置11203可以供给与特殊光观察相对应的预定波长带的光。在特殊光观察中，例如，通过使用身体组织中的光吸收的波长依赖性，通过发射与普通观察时的照射光(即，白光)相比具有窄带域的光，进行以高对比度对诸如粘膜表层的血管等预定组织进行拍摄的所谓的窄带域成像。此外，在特殊光观察中，可以进行通过发射激发光产生的荧光获得图像的荧光成像。在荧光成像中，例如，可以向身体组织照射激发光来观察来自身体组织的荧光(自体荧光成像)，或者可以将诸如吲哚菁绿(ICG)等试剂局部注射到身体组织中并发射与试剂的荧光波长相对应的激发光来获得荧光图像。光源装置11203可以供给与这种特殊光观察相对应的窄带域光和/或激发光。
图23是示出图22所示的摄像头11102和CCU 11201的功能构成的示例的框图。
摄像头11102包括透镜单元11401、成像部11402、驱动部11403、通信部11404和摄像头控制部11405。CCU 11201包括通信部11411、图像处理部11412和控制部11413。摄像头11102和CCU 11201通过传输线缆11400连接，从而可以在它们之间进行通信。
透镜单元11401是设置在与透镜筒11101的连接部分处的光学***。从透镜筒11101的远端接收的观察光被引导到摄像头11102并入射到透镜单元11401上。透镜单元11401包括具有变焦透镜和焦点透镜的多个透镜的组合。
构成成像部11402的成像元件可以是一个元件(所谓的单板型)或者可以是多个元件(所谓的多板型)。当成像部11402是多板型时，例如，通过各个成像元件生成与RGB相对应的图像信号，并且可以通过对图像信号进行合成来获得彩色图像。可选择地，成像部11402可以包括一对成像元件，用于获取与三维(3D)显示相对应的右眼和左眼用的图像信号。通过进行3D显示，手术者11131可以更加准确地把握手术部位中的身体组织的深度。注意，当成像部11402是多板型时，可以设置与各个成像元件相对应的多个透镜单元11401。
此外，成像部11402不必须设置在摄像头11102中。例如，成像部11402可以设置在透镜筒11101内部的物镜的正后方。
驱动部11403包括致动器，并且通过摄像头控制部11405的控制使透镜单元11401的变焦透镜和焦点透镜沿着光轴移动预定距离。结果，可以适宜地调整由成像部11402拍摄的图像的放大率和焦点。
通信部11404包括用于向/从CCU 11201传输/接收各种类型的信息的通信装置。通信部11404将从成像部11402获取的图像信号作为RAW数据经由传输线缆11400传输到CCU11201。
此外，通信部11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并将该控制信号供给到摄像头控制部11405。控制信号包括与成像条件有关的信息，例如，指定所拍摄的图像的帧速率的信息、指定在成像时的曝光值的信息和/或指定所拍摄的图像的放大率和焦点的信息等。
注意，诸如帧速率、曝光值、放大率和焦点等成像条件可以由使用者适宜地指定，或者可以由CCU 11201的控制部11413基于获取的图像信号来自动设定。在后一种情况下，所谓的自动曝光(AE)功能、自动对焦(AF)功能和自动白平衡(AWB)功能接合在内窥镜11100中。
摄像头控制部11405基于经由通信部11404接收的来自CCU 11201的控制信号来控制摄像头11102的驱动。
通信部11411包括用于向/从摄像头11102传输/接收各种类型的信息的通信装置。通信部11411经由传输线缆11400接收从摄像头11102传输的图像信号。
此外，通信部11411将用于控制摄像头11102的驱动的控制信号传输到摄像头11102。图像信号和控制信号可以通过电气通信、光通信等来传输。
图像处理部11412对作为从摄像头11102传输的RAW数据的图像信号进行各种类型的图像处理。
控制部11413进行与通过内窥镜11100进行的手术部位等的成像以及通过对手术部位等的成像获得的所拍摄的图像的显示有关的各种类型的控制。例如，控制部11413生成用于控制摄像头11102的驱动的控制信号。
此外，控制部11413基于已经由图像处理部11412进行了图像处理的图像信号来使显示装置11202显示手术部位等的所拍摄的图像。在这种情况下，控制部11413可以通过使用各种图像识别技术来识别所拍摄的图像内的各种物体。例如，控制部11413检测包含在所拍摄的图像中的物体的边缘形状和/或颜色等，由此能够识别诸如钳子等手术器械、特定活体部位、出血、当使用能量处置器械11112时的雾等等。当使显示装置11202显示所拍摄的图像时，通过使用识别结果，控制部11413可以使显示装置11202重叠显示与手术部位的图像有关的各种类型的手术支持信息。手术支持信息被重叠显示，并呈现给手术者11131，由此可以减轻手术者11131的负担，并且手术者11131可以可靠地进行手术。
将摄像头11102和CCU 11201连接在一起的传输线缆11400是支持电气信号的通信的电气信号线缆、支持光通信的光纤或其复合线缆。
这里，在附图所示的示例中，通过使用传输线缆11400来执行有线通信，但是可以在摄像头11102和CCU 11201之间执行无线通信。
上面已经说明了根据本公开实施方案的技术可以适用的内窥镜手术***的示例。例如，根据本公开实施方案的技术可以适用于上述构成之中的内窥镜11100、摄像头11102的成像部11402等。通过将根据本公开实施方案的技术适用于成像部11402，允许提高成像部11402的可靠性，从而例如可以减少由内窥镜手术***中的成像部11402引起的错误的发生。
注意，尽管这里以内窥镜手术***为例进行说明，但是根据本公开实施方案的技术可以适用于诸如显微镜手术***等。
上面已经参照附图详细说明了本公开的优选实施方案，但是本公开的技术范围不限于这些示例。显而易见的是，本公开技术领域的普通技术人员可以在权利要求记载的技术思想的范围内构思各种变更例或修正例，并且自然应该理解的是，它们也落入本公开的技术范围内。
例如，在上述实施方案中，已经将成像装置说明为半导体装置的具体例，但是根据本公开实施方案的技术不限于上述示例。例如，根据本公开实施方案的技术还可以适用于包括诸如飞行时间(ToF)传感器等光检测装置、诸如半导体存储器等半导体存储装置、诸如CMOS电路等逻辑运算装置等的半导体装置。
此外，本说明书中记载的效果仅仅是示例性的或说明性的，而不是限制性的。即，除了上述效果之外或代替上述效果，根据本公开实施方案的技术可以表现出根据本说明书的记载对本领域技术人员显而易见的其他效果。
注意，以下构成也落入本公开的技术范围内。
(1)一种半导体装置，包括：
层叠体，所述层叠体包括半导体基板；
开口，所述开口从所述层叠体的第一面设置并埋入有绝缘性材料；
焊盘电极，所述焊盘电极设置在所述开口的底部；
配线层，所述配线层在所述层叠体内设置在当从第一面俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极；和
贯通电极，所述贯通电极设置在当所述俯视时与设置有所述开口的平面区域不同的平面区域中，并且从所述层叠体的与第一面相对的第二面设置。
(2)根据(1)中所述的半导体装置，其中
所述层叠体包括层叠的第一面侧的第一基板和第二面侧的第二基板。
(3)根据(2)中所述的半导体装置，其中
第一基板包括第一半导体基板和层叠在第一半导体基板上的第一多层配线层，
第二基板包括第二半导体基板和层叠在第二半导体基板上的第二多层配线层，和
第一基板和第二基板以第一多层配线层和第二多层配线层彼此面对的方式层叠。
(4)根据(3)中所述的半导体装置，其中
所述焊盘电极设置在第一多层配线层的内部或第二多层配线层的内部。
(5)根据(3)或(4)中所述的半导体装置，其中
第一半导体基板包括对入射在第一面上的光进行光电转换的光电转换元件。
(6)根据(3)～(5)中任一项所述的半导体装置，还包括设置在第一多层配线层和第二多层配线层之间的界面处的电极接合结构，所述电极接合结构将在所述界面处露出的金属电极彼此接合。
(7)根据(1)～(6)中任一项所述的半导体装置，还包括设置在所述层叠体的第一面的像素阵列单元，所述像素阵列单元包括二维配置在其中的多个像素。
(8)根据(7)中所述的半导体装置，其中
所述焊盘电极和所述贯通电极设置在所述像素阵列单元的外周。
(9)根据(8)中所述的半导体装置，其中
所述贯通电极相对于所述焊盘电极设置在所述像素阵列单元的设置侧的相对侧的平面区域中。
(10)根据(1)～(9)中任一项所述的半导体装置，还包括层叠在所述层叠体的第一面侧的透明基板。
(11)根据(10)中所述的半导体装置，其中
在所述层叠体和所述透明基板之间形成有空隙。
(12)根据(1)～(11)中任一项所述的半导体装置，其中
所述焊盘电极从与设置有所述开口的平面区域重叠的平面区域到设置有所述贯通电极的平面区域延伸设置。
(13)根据(1)～(12)中任一项所述的半导体装置，其中
在所述焊盘电极的开口侧的表面上存在探针痕迹。
(14)根据(1)～(13)中任一项所述的半导体装置，其中
所述贯通电极经由沿着第二面设置的配线电气连接到外部连接部。
(15)根据(1)～(14)中任一项所述的半导体装置，还包括保护元件，所述保护元件在所述层叠体内设置在当所述俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极。
附图标记列表
1,1A,1B,1C,2,3,4,5,6成像装置
11第一基板 12第二基板
13层叠体 14背面电极
15滤色器 16片上透镜
17玻璃密封树脂 18透明基板
19空隙 21像素区域
22控制电路 23逻辑电路
32像素 33像素阵列单元
34垂直驱动电路 35列信号处理电路
36水平驱动电路 37输出电路
38控制电路 39输入/输出端子
40像素驱动线 41垂直信号线
42水平信号线 51光电转换元件
52第一传输晶体管 53存储部
54第二传输晶体管 55FD区域
56复位晶体管 57放大晶体管
58选择晶体管 59排出晶体管
61开口 62焊盘电极
63埋入层 67加强构件
71配线使用区域 72保护元件区域
81第二半导体基板 82第二多层配线层
85贯通电极 86绝缘层
87再配线层 88通孔
89填充层 101第一半导体基板
102第一多层配线层 65,83,83A,103配线层
84,104层间绝缘膜 105电极接合结构
108平坦化膜 120探针
121接合线 131连接区域
132测试区域

Claims (15)

1.一种半导体装置，包括：
层叠体，所述层叠体包括半导体基板；
开口，所述开口从所述层叠体的第一面设置并埋入有绝缘性材料；
焊盘电极，所述焊盘电极设置在所述开口的底部；
配线层，所述配线层在所述层叠体内设置在当从第一面俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极；和
贯通电极，所述贯通电极设置在当所述俯视时与设置有所述开口的平面区域不同的平面区域中，并且从所述层叠体的与第一面相对的第二面设置。
2.根据权利要求1所述的半导体装置，其中
所述层叠体包括层叠的第一面侧的第一基板和第二面侧的第二基板。
3.根据权利要求2所述的半导体装置，其中
第一基板包括第一半导体基板和层叠在第一半导体基板上的第一多层配线层，
第二基板包括第二半导体基板和层叠在第二半导体基板上的第二多层配线层，和
第一基板和第二基板以第一多层配线层和第二多层配线层彼此面对的方式层叠。
4.根据权利要求3所述的半导体装置，其中
所述焊盘电极设置在第一多层配线层的内部或第二多层配线层的内部。
5.根据权利要求3所述的半导体装置，其中
第一半导体基板包括对入射在第一面上的光进行光电转换的光电转换元件。
6.根据权利要求3所述的半导体装置，还包括设置在第一多层配线层和第二多层配线层之间的界面处的电极接合结构，所述电极接合结构将在所述界面处露出的金属电极彼此接合。
7.根据权利要求1所述的半导体装置，还包括设置在所述层叠体的第一面的像素阵列单元，所述像素阵列单元包括二维配置在其中的多个像素。
8.根据权利要求7所述的半导体装置，其中
所述焊盘电极和所述贯通电极设置在所述像素阵列单元的外周。
9.根据权利要求8所述的半导体装置，其中
所述贯通电极相对于所述焊盘电极设置在所述像素阵列单元的设置侧的相对侧的平面区域中。
10.根据权利要求1所述的半导体装置，还包括层叠在所述层叠体的第一面侧的透明基板。
11.根据权利要求10所述的半导体装置，其中
在所述层叠体和所述透明基板之间形成有空隙。
12.根据权利要求1所述的半导体装置，其中
所述焊盘电极从与设置有所述开口的平面区域重叠的平面区域到设置有所述贯通电极的平面区域延伸设置。
13.根据权利要求1所述的半导体装置，其中
在所述焊盘电极的开口侧的表面上存在探针痕迹。
14.根据权利要求1所述的半导体装置，其中
所述贯通电极经由沿着第二面设置的配线电气连接到外部连接部。
15.根据权利要求1所述的半导体装置，还包括保护元件，所述保护元件在所述层叠体内设置在当所述俯视时与设置有所述开口的平面区域重叠的平面区域中，并且电气连接到所述焊盘电极。
CN202280016071.3A 2021-03-29 2022-01-13 半导体装置 Pending CN116868346A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021054562A JP2024098510A (ja) 2021-03-29 半導体装置
JP2021-054562 2021-03-29
PCT/JP2022/000888 WO2022209128A1 (ja) 2021-03-29 2022-01-13 半導体装置

Publications (1)

Publication Number Publication Date
CN116868346A true CN116868346A (zh) 2023-10-10

Family

ID=83456004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016071.3A Pending CN116868346A (zh) 2021-03-29 2022-01-13 半导体装置

Country Status (3)

Country Link
US (1) US20240178079A1 (zh)
CN (1) CN116868346A (zh)
WO (1) WO2022209128A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616670B1 (ko) * 2005-02-01 2006-08-28 삼성전기주식회사 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20240178079A1 (en) 2024-05-30
WO2022209128A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US11508773B2 (en) Image pickup device and electronic apparatus
CN110914993B (zh) 固态摄像装置
US11940602B2 (en) Imaging device
US11606519B2 (en) Imaging device
US20240006355A1 (en) Semiconductor device and manufacturing method of semiconductor device
US11329092B2 (en) Semiconductor device, manufacturing method of semiconductor device, and electronic equipment
US20220231057A1 (en) Imaging device
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
EP4124010A1 (en) Sensor package, method for manufacturing same, and imaging device
WO2021112013A1 (en) Semiconductor element and electronic apparatus
JP2019134229A (ja) 撮像素子および撮像装置
US20220236454A1 (en) Imaging device
US20240178079A1 (en) Semiconductor device
CN114270516A (zh) 摄像元件和摄像装置
WO2023106308A1 (ja) 受光装置
JP2024098510A (ja) 半導体装置
WO2023106316A1 (ja) 受光装置
WO2023048235A1 (ja) 光検出素子及び光検出装置
US20230030963A1 (en) Imaging apparatus and method for manufacturing the same
WO2022201815A1 (ja) 半導体チップおよびその製造方法、半導体装置およびその製造方法、並びに電子機器
WO2023171008A1 (ja) 光検出装置および電子機器ならびに光検出システム
KR20240118121A (ko) 수광 장치
CN116783709A (zh) 成像装置
CN112136215A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination