CN115800998A - 一种电荷泵锁相环 - Google Patents
一种电荷泵锁相环 Download PDFInfo
- Publication number
- CN115800998A CN115800998A CN202211590998.6A CN202211590998A CN115800998A CN 115800998 A CN115800998 A CN 115800998A CN 202211590998 A CN202211590998 A CN 202211590998A CN 115800998 A CN115800998 A CN 115800998A
- Authority
- CN
- China
- Prior art keywords
- charge pump
- switch
- pull
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种电荷泵锁相环,包括:鉴频鉴相器输出端同时连接到第一电荷泵和第二电荷泵,低通滤波器的输出端经压控振荡器、环路分频器生成反馈时钟信号,反馈时钟信号输入到鉴频鉴相器的第二输入端,同时鉴频鉴相器的第一输入端输入外部参考时钟;锁定检测器的输出信号连接到电压比较器的使能端,当芯片上电时锁定检测器用于对电荷泵锁相环的输出进行锁定状态检测,电压比较器在锁定检测器的输出信号的控制下使能,用于比较控制电压和固定电压之间的大小,输出使能信号;第一电荷泵用于当第一开关使能后,向低通滤波器提供控制电压;第二电荷泵用于当第二开关使能后,向低通滤波器提供控制电压。
Description
技术领域
本发明涉及集成电路设计技术领域,尤其涉及一种电荷泵锁相环。
背景技术
目前,电荷泵锁相环是一种常用的时钟锁相环电路结构,其特征是噪声低,捕获范围大。该结果应用范围广泛,从***时钟产生、时钟恢复电路到无线通信频率综合器。锁相环是一种负反馈控制***。将所输出的时钟经过一定比例进行反馈,与输入的时钟频率和相位进行比较,通过比较结果对输出进行调整,最终可以得到一个频率与输入时钟成固定比例关系,且相位对齐的时钟。
电荷泵锁相环由鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、环路分频器这些主要模块组成。鉴频鉴相器的比较结果为数字脉冲信号,包括上拉信号和下拉信号,这两个信号控制电荷泵电流上拉或下拉,从而对电荷泵电容充电或放电,进而产生压控振荡器的控制电压。
电荷泵锁相环的输出时钟的毛刺主要由电荷泵输出的控制电压上的周期性纹波导致。在锁定阶段,反馈时钟与参考时钟同频同相,理论上电荷泵输出电压不会改变。但在设计中为了避免鉴频鉴相器的比较出现“死区”,经常会给上拉信号和下拉信号中设置一个最小脉冲,也就是说即便输入信号完全同频同相,输出上拉信号和下拉信号也会每个比较周期内出现一个高电位的脉冲,这导致电荷泵输出的上拉电流和下拉电流会每个周期都有一段时间同时打开。在这个“死区”时间内,当上拉电流和下拉电流不一样,则会导致输出电压变化,从而在压控振荡器输出贡献抖动,输出时钟的频谱上呈现出“毛刺”。
为此,本发明提供一种新的电荷泵锁相环设计方案以改善上述问题。
发明内容
本发明实施例提供一种电荷泵锁相环,用以改善输出时钟频谱的“毛刺”问题。
本发明提供一种电荷泵锁相环,包括:鉴频鉴相器输出端同时连接到第一电荷泵和第二电荷泵,所述第一电荷泵经过第一开关连接到低通滤波器,所述第二电荷泵经过第二开关连接到低通滤波器的输入端,所述低通滤波器的输出端经压控振荡器、环路分频器生成反馈时钟信号,所述反馈时钟信号输入到鉴频鉴相器的第二输入端,同时鉴频鉴相器的第一输入端输入外部参考时钟;同时,外部参考时钟和反馈时钟信号输入锁定检测器,所述锁定检测器的输出信号连接到电压比较器的使能端,所述电压比较器的第一输入端输入固定电压Vref,所述电压比较器的第二输入端输入控制电压Vctrl,所述控制电压Vctrl为所述第一电荷泵和第二电荷泵的输出电压;当芯片上电时,锁定检测器用于对电荷泵锁相环的输出进行锁定状态检测,所述电压比较器在锁定检测器的输出信号的控制下使能,用于比较控制电压Vctrl和固定电压Vref之间的大小,输出所述第一开关的第一使能信号和所述第二开关的第二使能信号,所述第二使能信号和所述第一使能信号的极性相反;所述第一电荷泵用于当第一开关在第一使能信号的控制下使能后,向所述低通滤波器提供所述控制电压Vctrl;所述第二电荷泵用于当第二开关在第二使能信号的控制下使能后,向所述低通滤波器提供所述控制电压Vctrl。
本发明提供的电荷泵锁相环的有益效果在于:因第一电荷泵和第二电荷泵均采用一个负反馈电路来保持上拉通路和下拉通路的电流一致,所以将所述第一电荷泵和第二电荷泵的输出电压Vctrl与固定电压Vref相比,比较输出控制上拉电流或下拉电流,从而降低失配电流,所以能够改善输出时钟频谱毛刺问题。
在一种可能的实现方案中,所述第一电荷泵和所述第二电荷泵为互补型电荷泵。
在另一种可能的实现方案中,所述第一电荷泵包括P型偏置产生电路、上拉支路、下拉支路、等比例复制电路、N型比较放大器;所述第二电荷泵为互补型电荷泵包括N型偏置产生电路,上拉支路、下拉支路、等比例复制电路、P型比较放大器。
在又一种可能的实现方案中,所述第一电荷泵包括N型偏置产生电路、上拉支路、下拉支路、等比例复制电路、P型比较放大器;所述第二电荷泵为互补型电荷泵包括P型偏置产生电路,上拉支路、下拉支路、等比例复制电路、N型比较放大器。
在一种可能的实现方案中,所述第一开关和所述第二开关均为CMOS传输门。
在一种可能的实现方案中,所述第一开关为P型传输管,所述第二开关为N型传输管;或者,所述第一开关为N型传输管,所述第二开关为P型传输管;所述N型传输管的栅极连接到所述第一使能信号,所述P型传输管的栅极连接到所述第二使能信号。
在一种可能的实现方案中,所述第一电荷泵和所述第二电荷泵均包括偏置产生支路、上拉电流支路、下拉电流支路、复制电路和放大比较器。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电荷泵锁相环电路结构示意图;
图2为第一电荷泵的基本电路结构示意图;
图3为第二电荷泵的基本电路结构示意图;
图4为电荷泵失配电流的变化示意图;
图5为电荷泵切换对电压造成的波动示意图。
具体实施方式
电荷泵锁相环的毛刺主要是在“死区(deadband)”时间内产生,该死区时间(Tdeadband)的特征是鉴频鉴相器输出上拉信号和下拉信号同时为高,即电荷泵上拉电流通路和下拉电流通路同时打开,在电荷泵的上下电流通路同时打开的情况下产生失配电流Icpmis,假设电荷泵充电电容为C0,则每个周期在电荷泵上产生的电压波动ΔVctrl为:
由此可见,当电荷泵失配电流Icpmis越大,则ΔVctrl越大,由于压控振荡器输出频率与电荷泵的输出电压成正比,所以电荷泵失配电流越大,最终导致电压波动ΔVctrl越大,压控振荡器输出时钟频谱上出现的“毛刺”功率越大。
为了改善输出时钟频谱的“毛刺”问题,本发明提供一种新型的电荷泵锁相环,能够在降低输出时钟“毛刺”问题的同时,保证输出频率范围。图1是本发明实施例提供的一种电荷泵锁相环电路结构示意图,电荷泵锁相环包括:鉴频鉴相器、第一电荷泵、第二电荷泵、第一开关、第二开关、低通滤波器、压控振荡器、环路分频器、锁定检测器、电压比较器(voltage comparator,CMP)。
其中,鉴频鉴相器输出端同时连接到第一电荷泵和第二电荷泵,所述第一电荷泵经过第一开关连接到低通滤波器,所述第二电荷泵经过第二开关连接到低通滤波器的输入端,以及外部参考时钟和反馈时钟信号输入锁定检测器,所述锁定检测器的输出信号连接到电压比较器的使能端,所述电压比较器的第一输入端输入固定电压Vref,所述电压比较器的第二输入端输入控制电压Vctrl,所述控制电压Vctrl为所述第一电荷泵和第二电荷泵的输出电压。
另外,所述低通滤波器的输出端经压控振荡器、环路分频器生成反馈时钟信号Fdiv,所述反馈时钟信号Fdiv输入到鉴频鉴相器的第二输入端,同时鉴频鉴相器的第一输入端输入外部参考时钟Fref。
从图中可见,鉴频鉴相器的输入为参考时钟Fref和反馈时钟信号Fdiv,比较两个时钟之间的相位差,得到控制信号,其中,控制信号包括上拉信号和下拉信号。当参考时钟Fref的相位提前于反馈时钟信号Fdiv时,上拉信号为高电平,下拉信号为低电平。当参考时钟Fref晚于反馈时钟信号Fdiv时,下拉信号为高电平,上拉信号为低电平。上拉信号和下拉信号分别连接到第一电荷泵和第二电荷泵。当上拉信号为高电平,且下拉信号为低电平时,上拉支路输出工作电流,对低通滤波器中的电荷泵电容充电,控制电压Vctrl变高,压控振荡器输出频率变为高电平。当下拉信号为高电平,上拉信号为低电平时,对低通滤波器中的电荷泵电容放电,控制电压Vctrl变低,压控振荡器输出频率变低。当上拉信号为低电平,下拉信号也为低电平时,电荷泵上拉支路和下拉支路均和电荷泵电容断开,电荷泵电容存储电荷不发生变化,控制电压Vctrl维持不变。当上拉信号为高电平,下拉信号也为高电平时,电荷泵上拉通路和下拉通路同时连接到电荷泵电容,此时如果上拉支路对电容的充电电流与下拉支路对电容的放电电流不相等,即存在失配电流Icpmis,则会导致电容上的控制电压Vctrl变化,导致锁相环即便在锁定之后输出时钟依然会存在相对于锁定频率的偏离。
本实施例中,当外部参考时钟Fref和反馈时钟信号Fdiv的相位对齐后,锁定检测器输出高电平,当外部参考时钟Fref和反馈时钟信号Fdiv的相位差仍会变化时,锁定检测器输出低电平。当锁定检测器输出信号为高时,电压比较器使能有效,开始工作。也就是说,当芯片上电时,锁定检测器用于对电荷泵锁相环的输出进行锁定状态检测,所述电压比较器在锁定检测器的输出信号的控制下使能,开始比较控制电压Vctrl和固定电压Vref之间的大小,输出所述第一开关的第一使能信号En1和所述第二开关的第二使能信号En2,所述第二使能信号En2和所述第一使能信号En1的极性相反。也就是说,第一电荷泵工作时,则第二电荷泵不工作;或者第一电荷泵不工作时,则第二电荷泵工作。
本实施例中,当所述第一开关在第一使能信号的控制下使能后,第一电荷泵向所述低通滤波器提供所述控制电压Vctrl,即输出控制下拉电流;当所述第二开关在第二使能信号的控制下使能后,第二电荷泵向所述低通滤波器提供所述控制电压Vctrl,即输出控制上拉电流。这样,两个电荷泵可实现工作状态的切换,上拉支路对电容的充电电流与下拉支路对电容的放电电流相等,使得电荷泵在一个接近电源电压的电压范围内均保持低失配电流水平,降低了“毛刺”输出。电荷泵切换过程中,由于电荷都存在电荷泵大电容上,所以切换过程并不会导致Vctrl电压发生跳变,且切换过程中在Vctrl上造成的纹波不会积累,第二电荷泵依然可以实现锁相环锁定。
在一种可能的实施例中,所述第一开关和所述第二开关均为CMOS传输门。示例性的,所述第一开关为P型传输管,所述第二开关为N型传输管;或者,所述第一开关为N型传输管,所述第二开关为P型传输管。所述N型传输管的栅极连接到所述第一使能信号En1,所述P型传输管的栅极连接到所述第二使能信号En2。
在图1所示的实施例,第一电荷泵和第二电荷泵的VOUT输出端分别经过第一开关和第二开关,第一开关的输出端和第二开关的输出端短接,第一开关的输出电压和第二开关的输出电压均为控制电压Vctrl,第一开关和第二开关为CMOS传输门电路,开关采用传输门可以传输0~VDD任意电压信号。控制电压VCTRL为低通滤波器的输入信号,同时还是电压比较器的一路输入信号,另一路输入信号为固定电压Vref。电压比较器对输入的控制电压VCTRL和固定电压Vref进行比较,当控制电压Vctrl高于固定电压Vref,输出第一使能信号En1为高电平,第二使能信号En2为低电平,当控制电压Vctrl低于固定电压Vref时,输出第一使能信号En1为低高电平,第二使能信号En2为高电平。第一使能信号En1为第一开关的使能信号,第二使能信号En2为第二开关的使能信号。
在一种可能的实施例中,所述第一电荷泵和所述第二电荷泵为互补型电荷泵。一种可能的示例中,所述第一电荷泵包括P型偏置产生电路、上拉支路、下拉支路、等比例复制电路、N型比较放大器;所述第二电荷泵为互补型电荷泵包括N型偏置产生电路,上拉支路、下拉支路、等比例复制电路、P型比较放大器。另一种可能的示例中,所述第一电荷泵包括N型偏置产生电路、上拉支路、下拉支路、等比例复制电路、P型比较放大器;所述第二电荷泵为互补型电荷泵包括P型偏置产生电路,上拉支路、下拉支路、等比例复制电路、N型比较放大器。
一种实施例中,图2示意了第一电荷泵的基本电路结构示意图,图3示意了第二电荷泵的基本电路结构示意图。
如图2所示,第一电荷泵包括偏置产生支路、上拉电流支路、下拉电流支路、复制电路和放大比较器。其中偏置产生支路包括电流源I0和自偏置管PM0,电流源I0一端接地,一端连接自偏置管PM0的漏极和栅极,自偏置管PM0源极接电源VDD。
上拉电流支路包括一电流源管PM2和一开关管SWP2,电流源管PM2的源极和衬底接电源VDD,电流源管PM2的栅极接自偏置管PM0栅极,漏极接开关管SWP2源极,开关管SWP2栅极接控制信号UPN,UPN为上拉信号的反相信号。漏极接输出节点P1,节点P1的电压为上拉电流支路的输出电压VOUT。当上拉信号为高时,UPN为低,此时开关管SWP2沟道打开,电流源管PM2与节点P1形成电流通路。当上拉信号为低时,UPN为高,此时开关管SWP2沟道关闭,电流源管PM2与节点P1的电流通路断开。
下拉电流支路包括一个电流源管NM2和一个开关管SWN2,电流源管NM2的源极和衬底接地VSS,栅极接放大比较器的输出,漏极接开关管SWN2源极,开关管SWN2栅极接控制下拉信号,漏极接输出节点P1。当下拉信号为高时,开关管SWN2沟道打开,电流源管NM2与节点P1之间形成电流通路。当下拉信号为低时,开关管SWN2沟通关闭,电流源管NM2与节点P1之间电流通路断开。
复制电路包括一个N型电流源管NM1和一个N型开关管SWN1,一个P型电流源管PM1和一个P型开关管SWP1。P型电流源管PM1源极接VDD,栅极接自偏置管PM0栅极,漏极接开关管SWP1,开关管SWP1栅极接低电位,保持沟道常开,漏极接开关管SWN1的漏极,即节点P2,该节点P2的输出电压为VREF_OUT。开关管SWN1栅极接高电位,保持沟道常开,源极接N型电流源NM1的漏极。N型电流源管NM1的栅极与电流源管NM2的栅极均接到放大比较器的输出,N型电流源管NM1源极接地。该支路的N型电流源管NM1和N型开关管SWN1的尺寸与下拉电路支路的电流源管NM2和开关管SWN2分别一致或者保持一个固定的比例关系。该支路的P型电流源管PM1和开关管SWP1的尺寸与上拉电流支路的PM2和SWP2分别一致或者保持一个固定的比例关系。需要注意的是,两个固定比例关系需保持一致。其中,比较放大器的正极输入VREF_OUT,负极输入VOUT。
第一电荷泵工作原理为复制电路常通,当PM1和NM1的栅极偏置电压不变时,在节点P2会存在一个稳定的直流工作点。但是在锁相环的锁定过程中,右边的上拉支路和下拉支路单独打开对电荷泵电容充电或放电以调整控制电压Vctrl,当不同的设定频率下,控制电压Vctrl不同。因此虽然PM2的栅极和源极电压与PM1一致,但如果漏极电压不一样,由于沟通长度调制效应,其沟道电流与PM1也不一样。同理,如果VOUT电压与VREF_OUT电压不一样,NM2电流与NM1也不一样。已知,复制电路常通,PM1的沟道电流完全流经NM1,因此PM1和NM1沟道电流一样。所以,当VREF_OUT电压与控制电压Vctrl不一样时,PM2和NM2的电流就不一样,即电荷泵上拉电流和下拉电流失配,此时,该失配电流会在每个鉴频鉴相器输出上拉信号/下拉信号(UP/DN)同时为高时,对电荷泵电容充放电。
图2中的第一电荷泵实施例中,当控制电压Vctrl比REF_OUT高时,放大器输出变低,使NM1/NM2的栅极电压变低,此时在环路锁定状态下,SWN2大部分时间关闭,控制电压Vctrl不变。NM1栅极电压变低,会使漏极电压变高,SWN1常通,所以抬高REF_OUT,直到REF_OUT电压与控制电压Vctrl一样,此时NM1和NM2的栅极电压使得在新的控制电压Vctrl下,上拉电流和下拉电流一样,失配最低。反之,当控制电压Vctrl比REF_OUT低时,放大器输出变高,NM1/NM2栅极电压变高,NM1由于经过SWN1连接到节点P2,NM1漏极电压变低,拉低REF_OUT,最终导致REF_OUT与VCTRL一致。
图3是第二电荷泵的基本电路结构示意图,结构与第一电荷泵类似,也包括一个偏置产生支路、上拉电流支路、下拉电流支路、复制电路和放大比较器。
偏置产生电路包括电流源I0和自偏置管NM0,I0一端接地,一端连接NM0的漏极和栅极,NM0源极接地VSS。
下拉电流支路包括一个电流源管NM2和一个开关管SWN2,NM2源极和衬底接地VSS,栅极接NM0栅极,漏极接SWN2源极,SWN2栅极接控制信号DN,漏极接输出节点P1。当下拉信号为高时,SWN2沟道打开,NM2与节点P1之间形成电流通路。当下拉信号为低时,SWN2沟通关闭,NM2与节点P1之间电流通路断开。
上拉电流支路包括一个电流源管PM2和一个开关管SWP2,PM2源极和衬底接电源VDD,栅极接放大比较器的输出,漏极接SWP2源极,SWP2栅极接控制信号UP,漏极接输出节点P1。当上拉信号为高时,UPN为低,此时SWP2沟道打开,PM2与节点P1形成电流通路。当上拉信号为低时,UPN为高,此时SWP2沟道关闭,PM2与节点P1的电流通路断开。
复制电路包括一个N型电流源管NM1和一个N型开关管SWN1,一个P型电流源管PM1和一个P型开关管SWP1。PM1源极接VDD,栅极与PM2一样,接放大比较器的输出,漏极接开关SWP1,SWP1栅极接低电位,保持沟道常开,漏极接开关SWN1的漏极,即节点P2,该节点P2的输出电压为VREF_OUT。SWN1栅极接高电位,保持沟道常开,源极接NM1的漏极。NM1栅极与NM2一样,都接到NM0栅极,NM1源极接地。该支路的NM1和SWN1的尺寸与下拉电路支路的NM2和SWN2分别一致或者保持一个固定的比例关系。该支路的PM1和SWP1的尺寸与上拉电流支路的PM2和SWP2分别一致或者保持一个固定的比例关系。需要注意的是,两个固定比例关系需保持一致。比较放大器接法与第一电荷泵类似,输入为REF_OUT和VOUT,输出控制PM2和PM1。
图3中,当Vctrl比REF_OUT高时,放大器输出变低,使PM1/PM2的栅极电压变低,此时在环路锁定状态下,SWP2大部分时间关闭,Vctrl电压不变。PM1栅极电压变低,会使漏极电压变高,SWP1常通,所以拉高REF_OUT,直到REF_OUT电压与Vctrl电压一样,此时PM1和PM2的栅极电压使得在新的Vctrl下,上拉电流和下拉电流一样,失配最低。反之,当Vctrl比REF_OUT低时,放大器输出变高,PM1/PM2栅极电压变高,PM1漏极电压变低,通过SWP1使REF_OUT变低,最终使REF_OUT与Vctrl电压一致。
为了进一步说明上述该发明的工作原理,图4和图5分别给出了互补型电荷泵在输出为0~VDD范围内的失配电流和电荷泵切换前后Vctrl纹波变化。
从图4可以看到,第一电荷泵失配电流(Icpmis_CP1)在200mV~VDD之间时都是小于1uA的水平,但是当输出电压更低时,失配电流显著变大,达到200uA水平。第二电荷泵失配电流(Icpmis_CP2)在0~(VDD-200mV)之间很小,值得说明的是,200mv等于晶体管阈值电压Vth的0.3倍。
在输出电压更高时,失配电流显著变大。两个电荷泵可以实现很好的互补。
图5通过对切换前后的波形分析,可以更直观地看出电荷泵切换对Vctrl纹波的控制。在切换前,Vctrl纹波较大,切换后,Vctrl纹波较小。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包括在本发明的保护范围内。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。
对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种电荷泵锁相环,其特征在于,包括:
鉴频鉴相器输出端同时连接到第一电荷泵和第二电荷泵,所述第一电荷泵经过第一开关连接到低通滤波器,所述第二电荷泵经过第二开关连接到低通滤波器的输入端,所述低通滤波器的输出端经压控振荡器、环路分频器生成反馈时钟信号,所述反馈时钟信号输入到鉴频鉴相器的第二输入端,同时鉴频鉴相器的第一输入端输入外部参考时钟;
同时,外部参考时钟和反馈时钟信号输入锁定检测器,所述锁定检测器的输出信号连接到电压比较器的使能端,所述电压比较器的第一输入端输入固定电压Vref,所述电压比较器的第二输入端输入控制电压Vctrl,所述控制电压Vctrl为所述第一电荷泵和第二电荷泵的输出电压;
当芯片上电时,锁定检测器用于对电荷泵锁相环的输出进行锁定状态检测,所述电压比较器在锁定检测器的输出信号的控制下使能,用于比较控制电压Vctrl和固定电压Vref之间的大小,输出所述第一开关的第一使能信号和所述第二开关的第二使能信号,所述第二使能信号和所述第一使能信号的极性相反;
所述第一电荷泵用于当第一开关在第一使能信号的控制下使能后,向所述低通滤波器提供所述控制电压Vctrl;所述第二电荷泵用于当第二开关在第二使能信号的控制下使能后,向所述低通滤波器提供所述控制电压Vctrl。
2.根据权利要求1所述的电荷泵锁相环,其特征在于,所述第一电荷泵和所述第二电荷泵为互补型电荷泵。
3.根据权利要求2所述的电荷泵锁相环,其特征在于,所述第一电荷泵包括P型偏置产生电路、上拉支路、下拉支路、等比例复制电路、N型比较放大器;
所述第二电荷泵为互补型电荷泵包括N型偏置产生电路,上拉支路、下拉支路、等比例复制电路、P型比较放大器。
4.根据权利要求1至3任一项所述的电荷泵锁相环,其特征在于,所述第一开关和所述第二开关均为CMOS传输门。
5.根据权利要求4的所述的电荷泵锁相环,其特征在于,所述第一开关为P型传输管,所述第二开关为N型传输管;或者,所述第一开关为N型传输管,所述第二开关为P型传输管;
所述N型传输管的栅极连接到所述第一使能信号,所述P型传输管的栅极连接到所述第二使能信号。
6.根据权利要求1所述的电荷泵锁相环,其特征在于,所述第一电荷泵和所述第二电荷泵均包括偏置产生支路、上拉电流支路、下拉电流支路、复制电路和放大比较器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211590998.6A CN115800998A (zh) | 2022-12-12 | 2022-12-12 | 一种电荷泵锁相环 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211590998.6A CN115800998A (zh) | 2022-12-12 | 2022-12-12 | 一种电荷泵锁相环 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115800998A true CN115800998A (zh) | 2023-03-14 |
Family
ID=85418758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211590998.6A Pending CN115800998A (zh) | 2022-12-12 | 2022-12-12 | 一种电荷泵锁相环 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115800998A (zh) |
-
2022
- 2022-12-12 CN CN202211590998.6A patent/CN115800998A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
US6278332B1 (en) | Charge pump for low-voltage, low-jitter phase locked loops | |
US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
US6377129B1 (en) | Programmable relaxation oscillator | |
US7719331B2 (en) | PLL circuit | |
US20010045868A1 (en) | Frequency comparator and clock regenerating device using the same | |
US6954090B2 (en) | Charge pump having reduced switching noise | |
US8164366B2 (en) | Locked loops, bias generators, charge pumps and methods for generating control voltages | |
US7292078B2 (en) | Phase locked loop integrated circuits having fast locking characteristics and methods of operating same | |
CN211830580U (zh) | 浮动电源供电的轨对轨超低失配电荷泵电路 | |
US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
US6188285B1 (en) | Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges | |
US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
US7511580B2 (en) | Charge pump circuit with dynamic current biasing for phase locked loop | |
US6067336A (en) | Charge pump circuit | |
KR20100094859A (ko) | 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프 | |
CN110971120A (zh) | 一种浮动电源供电的轨对轨超低失配电荷泵电路 | |
US6864723B2 (en) | High-swing transconductance amplifier | |
CN108123715B (zh) | 倍频电路 | |
CN115800998A (zh) | 一种电荷泵锁相环 | |
US20040119544A1 (en) | Differential charge pump and phase locked loop having the same | |
GB2436951A (en) | A voltage controlled oscillator, VCO, and phase locked loop, PLL. | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
US20030132804A1 (en) | High-speed phase frequency detection module | |
US10483845B2 (en) | Charge pump having level-shifting mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |