CN115244693A - 摄像元件和摄像元件的制造方法 - Google Patents

摄像元件和摄像元件的制造方法 Download PDF

Info

Publication number
CN115244693A
CN115244693A CN202180018340.5A CN202180018340A CN115244693A CN 115244693 A CN115244693 A CN 115244693A CN 202180018340 A CN202180018340 A CN 202180018340A CN 115244693 A CN115244693 A CN 115244693A
Authority
CN
China
Prior art keywords
pad
image pickup
pickup element
inspection
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180018340.5A
Other languages
English (en)
Inventor
福岛健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN115244693A publication Critical patent/CN115244693A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的是为了防止损坏由多个半导体芯片接合在一起而构成的摄像元件。该摄像元件包括多个半导体芯片，每个半导体芯片具有半导体基板和配线区域并且彼此接合。多个半导体芯片中的一个设置有光电转换单元，该光电转换单元对入射光进行光电转换。多个半导体芯片中的两个半导体芯片的配线区域的表面彼此接合，第一焊盘布置在配线区域的表面上，第一焊盘在接合时彼此接合。两个半导体芯片中的至少一个还设置有第二焊盘，所述第二焊盘布置在配线区域中并且形成有面向接合面的凸部。第二焊盘被构造为具有与第一焊盘不同的尺寸。

Description

摄像元件和摄像元件的制造方法
技术领域
本公开涉及摄像元件和摄像元件的制造方法。更具体地，本公开涉及通过将多个半导体芯片接合在一起而构成的摄像元件以及该摄像元件的制造方法。
背景技术
常规地，使用各自将多个半导体芯片接合而成的小型半导体元件。作为这种半导体元件的制造方法，使用通过将晶片彼此接合来制造该半导体元件的方法。这是一种被称为WoW(Wafer on Wafer)的制造方法，在该制造方法中，形成有单片化前的集成电路的半导体晶片彼此接合，在接合的半导体芯片电连接之后，半导体芯片被切割并单片化。由于晶片在晶片状态下一次进行接合，因此这是一种生产性极佳的制造方法。然而，通过该WoW方法，产生了成品率降低的问题。在单片化前，在形成于晶片上的半导体芯片中，会以一定的比率产生有缺陷的芯片，例如不能正常工作的芯片。作为包括该缺陷芯片的晶片被接合在一起的结果，当半导体芯片中的至少一个是缺陷芯片时，单片化的半导体元件整体成为缺陷产品。因此，经过接合工序的半导体元件的成品率比单个晶片的成品率低。
相比于这样的WoW方法，也使用将单片化的半导体芯片接合到晶片上的制造方法。该半导体元件的制造方法称为CoW(Chip on Wafer：晶片上芯片)。通过检查接合前的半导体芯片及晶片各自的半导体芯片区域，并且选择合格品芯片，可以防止成品率的降低。作为这样的半导体元件，例如，使用将布置有基于入射光生成图像信号的像素的半导体芯片和布置有处理图像信号的处理电路的半导体芯片接合而构成的摄像元件。通过将多个半导体芯片接合并一体化，能够减小摄像元件的尺寸。已经提出了这样的摄像元件：通过对接合前的半导体芯片进行电气检查来选择半导体芯片，并且使用确认为合格品的半导体芯片进行接合(例如，参见专利文献1)。
[引用文献列表]
[专利文献]
[专利文献1]
WO 2019/087764
发明内容
[技术问题]
在上述现有技术中，在将检查后的半导体芯片接合时，存在摄像元件损坏的问题。通过检测形成在半导体芯片的表面上的检查用焊盘的电信号，来进行半导体芯片的检查。该电信号能够通过检查探头检测。在检查探头上布置有金属针，并且通过使该针的尖端与检查用焊盘接触，检查探头与检查用焊盘电连接。此时，检查探头的针在相对较高的针压力下与检查用焊盘接触。这是为了通过穿透检查用焊盘的表面上的氧化膜等来减小检查探头与检查用焊盘之间的电阻。该检查探头的针的接触导致检查用焊盘的表面上的起伏。当将半导体芯片彼此接合时，相对的半导体芯片可能被起伏的尖端损坏，并且摄像元件可能损坏。
本公开是鉴于上述问题而做出的，并且本公开的目的是防止损坏通过将多个半导体芯片接合在一起而构成的摄像元件。
[解决问题的技术方案]
本公开是为了解决上述问题而做出的，并且本公开的第一方面是摄像元件，所述摄像元件包括：多个半导体芯片，所述多个半导体芯片各自具有半导体基板和配线区域并且彼此接合，其中，所述多个半导体芯片中的一个半导体芯片设置有光电转换单元，所述光电转换单元用于对入射光进行光电转换，所述多个半导体芯片中的两个半导体芯片设置有第一焊盘，在所述第一焊盘中，所述两个半导体芯片的所述配线区域的表面彼此接合，并且所述第一焊盘布置在所述配线区域的表面上且在所述接合时彼此接合，并且所述两个半导体芯片中的至少一个设置有第二焊盘，所述第二焊盘布置在所述配线区域中并且其上形成有面向所述接合面的凸部，并且所述第二焊盘被构造为具有与所述第一焊盘不同的尺寸。
在第一方面中，所述第二焊盘可以被构造为具有大于所述第一焊盘的尺寸。
在第一方面中，所述摄像元件还可以包括绝缘膜，所述绝缘膜布置在所述第二焊盘和所述接合面之间。
在第一方面中，所述绝缘膜可以具有由硅化合物制成的绝缘材料。
在第一方面中，所述摄像元件还可以包括保护金属膜，所述保护金属膜布置在所述第二焊盘的表面上。
在第一方面中，所述多个半导体芯片中的至少一个还可以包括第三焊盘，所述第三焊盘用于连接到外部电路。
在第一方面中，所述第三焊盘可以与所述第二焊盘布置在同一层中。
在第一方面中，所述第二焊盘可以由铝制成。
在第一方面中，所述第二焊盘可以具有通过利用探针的检查而形成的所述凸部。
在第一方面中，所述第二焊盘可以在布置于所述接合面上的凹部中形成有凸部。
在第一方面中，所述多个半导体芯片中的所述两个半导体芯片可以分别包括以彼此面对的方式布置的所述第二焊盘。
在第一方面中，所述第一焊盘可以由铜制成。
在第一方面中，所述光电转换单元可以被构造为对照射在与布置有所述半导体芯片的所述配线区域的表面不同的表面上的所述入射光进行光电转换。
在第一方面中，所述多个半导体芯片中的至少一个可以设置有处理电路，所述处理电路被构造为处理基于所述光电转换产生的图像信号。
在第一方面中，所述多个半导体芯片中的所述两个半导体芯片可以分别设置有所述处理电路并且彼此接合。
本公开的第二方面是一种摄像元件的制造方法，所述制造方法包括：在半导体基板上布置光电转换单元的光电转换单元布置步骤，所述光电转换单元对入射光进行光电转换；在配线区域中布置第二焊盘的第二焊盘布置步骤，所述第二焊盘具有朝向布置在两个半导体基板上的配线区域接合时的接合面的凸部；在布置有所述第二焊盘的所述配线区域的表面上布置第一焊盘的第一焊盘布置步骤，所述第一焊盘在所述接合时彼此接合并且具有与所述第二焊盘不同的尺寸；接合步骤，其中，将布置有所述第一焊盘的两个半导体芯片的所述配线区域彼此接合，并且将所述第一焊盘彼此接合。
在第二方面中，所述方法还可以包括检查步骤，利用所述布置的第二焊盘进行检查并且通过所述检查形成所述凸部，并且所述第一焊盘布置步骤可以包括在布置有已经进行了所述检查的第二焊盘的所述配线区域上布置所述第一焊盘。
根据本公开的各方面，在检查用焊盘的表面上布置有绝缘膜。认为检查后检查用焊盘将受到保护。
附图说明
图1是示出根据本公开的实施例的摄像元件的构造示例的图。
图2是示出根据本公开的实施例的摄像元件的构造示例的图。
图3是示出根据本公开的第一实施例的摄像元件的构造示例的图。
图4是示出根据本公开的第一实施例的焊盘的构造的示例的图。
图5是示出根据本公开的实施例的检查的示例的图。
图6是示出根据本公开的第一实施例的摄像芯片的制造方法的示例的图。
图7是示出根据本公开的第一实施例的摄像芯片的制造方法的示例的图。
图8是示出根据本公开的第一实施例的摄像芯片的制造方法的示例的图。
图9是示出根据本公开的第一实施例的摄像芯片的制造方法的示例的图。
图10是示出根据本公开的第一实施例的摄像元件的制造方法的示例的图。
图11是示出根据本公开的第一实施例的摄像元件的制造方法的示例的图。
图12是示出根据本公开的第一实施例的摄像元件的制造方法的示例的图。
图13是示出根据本公开的第一实施例的摄像元件的制造方法的示例的图。
图14是示出根据本公开的第一实施例的摄像元件的另一构造示例的图。
图15是示出根据本公开的第二实施例的检查用焊盘的构造示例的图。
图16是示出根据本公开的第三实施例的摄像元件的构造示例的图。
图17是示出根据本公开的第四实施例的摄像元件的构造示例的图。
图18是示出根据本公开的第四实施例的摄像元件的另一构造示例的图。
图19是示出作为能够应用本技术的摄像装置的示例的照相机的示意性构造示例的框图。
具体实施方式
接下来，将参考附图说明用于实现本公开的实施例(以下称为实施例)。在以下的附图中，相同或相似的部分由相同或相似的附图标记和符号表示。另外，将按以下顺序说明实施例。
1.第一实施例
2.第二实施例
3.第三实施例
4.第四实施例
5.照相机的应用示例
<1.第一实施例>
[摄像元件的外观]
图1是示出根据本公开的实施例的摄像元件的构造示例的图。该图是示出摄像元件1的外观的图。图中的摄像元件1被构造为半导体芯片，并且作为裸芯片安装在基板20上。基板20对应于构成半导体封装的基板等，并且布置有用于传送摄像元件1的信号的焊盘21。摄像元件1粘接在基板20上，并且通过引线接合与焊盘21连接。具体地，布置在摄像元件1上的焊盘和基板20的焊盘21通过接合线30电连接。摄像元件1的引线接合焊盘布置在构成摄像元件1的半导体芯片的内层中，并且接合线经由形成在摄像元件1的上表面上的开口11连接。在摄像元件1的上表面上布置有稍后将说明的像素阵列单元50。
[摄像元件的构造]
图2是示出根据本公开的实施例的摄像元件的构造示例的框图。摄像元件1包括像素阵列单元50、垂直驱动单元60、列信号处理单元70和控制单元80。
像素阵列单元50被构造成这样：像素110以二维格子形式布置。这里，像素110产生与照射光对应的图像信号。每个像素110包括光电转换单元，该光电转换单元产生与照射光对应的电荷。另外，每个像素110还包括像素电路。像素电路基于由光电转换单元产生的电荷产生图像信号。图像信号的产生由稍后所述的垂直驱动单元60生成的控制信号控制。在像素阵列单元50中，信号线51和52以XY矩阵形式布置。信号线51是用于传送像素110中的像素电路的控制信号的信号线，其针对像素阵列单元50的各行布置，并且针对设置在各行中的像素110共同布线。信号线52是用于传送由像素110的像素电路产生的图像信号的信号线，其针对像素阵列单元50的各列布置，并且针对设置在各列中的像素110共同布线。光电转换单元和像素电路形成在半导体基板上。
垂直驱动单元60生成像素110的像素电路的控制信号。垂直驱动单元60将生成的控制信号通过图中的信号线51传送到像素110。列信号处理单元70处理由像素110生成的图像信号。该列信号处理单元70对经由图中的信号线52从像素110传送来的图像信号进行处理。列信号处理单元70中的处理对应于例如将在像素110中生成的模拟图像信号转换为数字图像信号的模数转换。由列信号处理单元70处理的图像信号作为摄像元件1的图像信号输出。控制单元80整体地控制摄像元件1。控制单元80通过生成用于控制垂直驱动单元60和列信号处理单元70的控制信号并且输出该控制信号，来控制摄像元件1。由控制单元80生成的控制信号通过信号线81和82传送到垂直驱动单元60和列信号处理单元70。
[摄像元件的截面构造]
图3是示出根据本公开的第一实施例的摄像元件的构造示例的图。该图是示出摄像元件1的构造示例的示意性截面图。摄像元件1通过将多个半导体芯片接合而构成。具体地，图中的摄像元件1包括摄像芯片100和逻辑芯片200，并且该摄像元件1通过将这些芯片接合在一起而构成。此外，摄像元件1还包括氧化膜19、氧化膜接合层15和16、以及支撑基板400。
摄像芯片100是布置具有上述像素110的像素阵列单元50的半导体芯片，并且是生成图像信号的半导体芯片。摄像芯片100包括半导体基板120和配线区域130。
半导体基板120是形成有像素110的光电转换单元和像素电路的元件的半导体基板。半导体基板120能够由例如硅(Si)形成。从半导体基板120的背面侧向光电转换单元照射入射光。在半导体基板120的背面侧，针对各像素110布置滤色器111和片上透镜112。将具有这种构造的摄像元件1称为背照式摄像元件。
配线区域130是形成有配线的区域，该配线用于将信号传送到布置在半导体基板120上的元件。配线区域130布置在半导体基板120的表面侧。配线区域130包括绝缘层131和配线层132。配线层132是用于将信号传送到布置在半导体基板120上的元件的配线。图2中描述的信号线51等由配线层132形成。例如，配线层132能够由诸如铜(Cu)等金属制成。绝缘层131使配线层132绝缘。例如，绝缘层131能够由诸如氧化硅(SiO2)等绝缘材料制成。配线层132和绝缘层131能够被构造为多层。布置在不同层中的配线层132能够通过稍后描述的通孔塞133彼此连接。
此外，在配线区域130中布置有焊盘。该焊盘是由诸如铝(Al)等金属构成的电极状端子。焊盘141、检查用焊盘142和接合焊盘148被布置为这样的焊盘。
焊盘141是连接到配线层132的焊盘，并且向该焊盘传送信号。焊盘141是与稍后描述的表面焊盘160连接的焊盘。
检查用焊盘142是用于检查摄像芯片100的焊盘。检查用焊盘142以与焊盘141相同的方式连接到配线层132，并且向检查用焊盘142传输信号。由检查用焊盘142传输的信号对应于用于检查摄像芯片100的控制信号和在检查期间由摄像芯片100产生的信号。检查用焊盘142形成有朝向将摄像芯片100和逻辑芯片200接合时的接合面的凸部(稍后描述的凸部144)。
摄像芯片100的检查能够通过例如半导体测试设备来执行。半导体测试设备能够将用于检查的控制信号输入到摄像芯片100，并且检测来自摄像芯片100的诸如图像信号等输出信号，以判定摄像芯片100是否为合格品。通过将被判定为合格品的摄像芯片100应用于摄像元件1，能够提高摄像元件1的成品率。控制信号的输入和输出信号的检测能够由检查探头执行。在该检查探头上布置有金属针。通过用检查探头接触检查用焊盘142，检查探头的针和检查用焊盘142彼此电连接，并且能够传输用于检查的信号。在接触时，针的尖端与检查用焊盘142接触。在检查用焊盘142的表面上形成有诸如氧化物等膜。通过相对较高的压力使检查探头的针与检查用焊盘142接触，使得检查探头的针穿透该膜，并且与检查用焊盘142的金属部分接触。因此，在检查后的检查用焊盘142的表面上留下针迹。即，在检查后的检查用焊盘142的表面上形成如图所示的凹凸。
接合焊盘148是与图1中描述的接合线30连接的焊盘。在接合焊盘148的背面上，布置有从摄像芯片100的背面侧贯穿半导体基板120和配线区域130的开口11a。通过开口11a进行引线接合。
绝缘膜170是使检查用焊盘142绝缘的膜。此外，绝缘膜170布置在检查用焊盘142和接合面之间，以保护检查用焊盘142。绝缘膜170能够由绝缘材料制成。具体地，绝缘膜170能够由诸如SiO2等氧化物制成。此外，绝缘膜170可以被构造成包括诸如氮化硅(SiN)等氮化物。如上所述，在检查后的检查用焊盘142的表面上形成有凹凸。如果该凸部弄坏了相对的逻辑芯片200的焊盘等，则可能会损坏半导体芯片，或者可能由于信号泄漏而发生故障。因此，检查用焊盘142布置在距摄像芯片100的前表面较深的位置，并被绝缘膜170覆盖。因此，可以防止诸如逻辑芯片200损坏等问题的发生。
表面焊盘160是布置在配线区域130的表面上并传输信号的焊盘。图中的表面焊盘160示出了表面焊盘160经由焊盘141布置在配线区域130的表面上并且向表面焊盘160传输信号的示例。此外，当摄像芯片100和逻辑芯片200接合在一起时，表面焊盘160与逻辑芯片200的表面焊盘(稍后描述的表面焊盘260)接合。信号能够经由接合的表面焊盘160和表面焊盘260在摄像芯片100与逻辑芯片200之间进行传输。表面焊盘160能够由Cu制成。如稍后描述的，表面焊盘160能够被构造为具有与检查用焊盘142不同的尺寸。
焊盘141、检查用焊盘142、接合焊盘148和表面焊盘160也能够看作是布置在配线区域130中的配线的一部分。此外，绝缘膜170能够看作是布置在配线区域130中的绝缘层的一部分。表面焊盘是权利要求中描述的第一焊盘的示例。检查用焊盘142是权利要求中描述的第二焊盘的示例。接合焊盘148是权利要求中描述的第三焊盘的示例。
逻辑芯片200是布置有处理电路的半导体芯片，该处理电路用于处理由摄像芯片100生成的图像信号。此外，用于产生摄像芯片100的控制信号的控制电路能够布置在逻辑芯片200上。图2中描述的垂直驱动单元60、列信号处理单元70和控制单元80能够布置在逻辑芯片200上。逻辑芯片200包括半导体基板220和配线区域230。
半导体基板220与半导体基板120一样是半导体基板。在半导体基板220上，能够形成诸如垂直驱动单元60和列信号处理单元70等元件。
与配线区域130类似，配线区域230是形成有用于将信号传输到布置在半导体基板220上的元件的配线的区域，并且包括绝缘层231和配线层232。
此外，在配线区域230中布置有焊盘241、检查用焊盘242和接合焊盘248。与焊盘141类似，向焊盘241传输信号。检查用焊盘242与检查用焊盘142一样，向检查用焊盘242传输用于检查逻辑芯片200的信号。与接合焊盘148类似，接合焊盘248是与接合线30连接的焊盘。与接合焊盘148不同，在接合焊盘248的表面上形成有开口11b。开口11b是贯穿摄像芯片100和稍后描述的绝缘膜270的开口。通过开口11b，执行布置在逻辑芯片200上的接合焊盘248的引线接合。焊盘241、检查用焊盘242和接合焊盘248能够由Al制成。
与绝缘膜170类似，绝缘膜270是使检查用焊盘242绝缘并进行保护的膜。该绝缘膜270能够由诸如SiO2等氧化物或诸如SiN等氮化物形成。
与表面焊盘160类似，表面焊盘260是布置在配线区域230的表面上并传输信号的焊盘，并且是接合到表面焊盘160的焊盘。表面焊盘260能够由Cu制成。
焊盘241、检查用焊盘242、接合焊盘248以及表面焊盘260也能够被认为是布置在配线区域230中的配线的一部分。此外，绝缘膜270能够被认为是布置在配线区域230中的绝缘层的一部分。表面焊盘260是权利要求中描述的第一焊盘的示例。检查用焊盘242是权利要求中描述的第二焊盘的示例。接合焊盘248是权利要求中描述的第三焊盘的示例。
氧化膜接合层15布置在摄像芯片100与逻辑芯片200之间，以接合摄像芯片100和逻辑芯片200。氧化膜接合层15由诸如SiO2等氧化物形成，并且摄像芯片100和逻辑芯片200通过氧化膜接合而接合。在该氧化膜接合中，诸如SiO2等氧化物的表面通过等离子体处理等活化，并且活化的氧化膜通过热压接触接合。在图中的摄像元件1中，在布置于逻辑芯片200的配线区域230的表面的氧化膜接合层15和摄像芯片100的配线区域130之间执行氧化膜接合。当摄像芯片100的绝缘膜170及逻辑芯片200的绝缘膜270的表面由氧化物构成时，可以省略氧化膜接合层15，并且可以在绝缘膜170和270之间执行氧化膜接合。
氧化膜19是包围逻辑芯片200的氧化物膜。氧化膜19保护逻辑芯片200。氧化膜19能够由SiO2制成。
支撑基板400是支撑摄像芯片100和逻辑芯片200的基板。支撑基板400能够使用Si基板。支撑基板400通过氧化膜接合层16接合到逻辑芯片200。
如上所述，摄像芯片100的绝缘膜170和逻辑芯片200的绝缘膜270经由氧化膜接合层15接合。此时，相对的表面焊盘160和表面焊盘260通过对位并加热压接而接合。结果，摄像芯片100和逻辑芯片200能够接合在一起。在摄像芯片100和逻辑芯片200中，配线区域130和配线区域230经由氧化膜接合层15以及绝缘膜170和270彼此接合。
通过将检查用焊盘142和242布置在距摄像芯片100和逻辑芯片200的接合面较深的位置并布置绝缘膜170和270，能够防止与相对的半导体芯片等接触。因此，检查用焊盘142和242能够布置在接合的摄像芯片100和逻辑芯片200上的相对位置处。该图右侧的检查用焊盘142和242示出了这种相对状态。应当注意，如同该图左侧的检查用焊盘142那样，可以构成其中不布置相对的检查用焊盘242的构造。
[焊盘的构造]
图4是示出根据本公开的第一实施例的焊盘的构造示例的图。该图是示出检查用焊盘142等的构造示例的示意性截面图。如图所示，焊盘141、检查用焊盘142和接合焊盘148能够布置在配线区域130中的同一层中。此外，焊盘141、检查用焊盘142和接合焊盘148分别连接到配线层132。焊盘141等和配线层132通过通孔塞133连接。例如，通孔塞133由柱状的金属制成，并且连接不同层的配线层132、配线层132和焊盘141。
此外，能够在焊盘141、检查用焊盘142和接合焊盘148的表面上布置保护金属膜。该保护金属膜是保护焊盘141等的金属膜，并且能够由钛(Ti)和氮化钛(TiN)的层叠膜构成。此外，也能够使用钽(Ta)和氮化钽(TaN)的层叠膜。在焊盘141的表面上布置有保护金属膜151，在检查用焊盘142的表面上布置有保护金属膜152，在接合焊盘148的表面上布置有保护金属膜158。
在焊盘141的表面上布置有表面焊盘160。表面焊盘160由焊盘161和通孔塞162构成。焊盘161是嵌入绝缘膜170中的焊盘，并且是与配线区域130的表面相邻的焊盘。通孔塞162是连接焊盘141和161的通孔塞。该图示出了在焊盘141和161之间布置一个通孔塞162的示例。也可以在焊盘141和161之间布置多个通孔塞162。
焊盘161和通孔塞162能够由Cu制成，并且能够同时形成。例如，焊盘161和通孔塞162能够通过Cu镀形成。具体地，能够通过以下过程形成。首先，在绝缘膜170中形成焊盘161和通孔塞162的形状的开口。接下来，在该开口中形成用于防止Cu扩散的的保护层(未示出)。接下来，与绝缘膜相邻地布置种子层(未示出)以进行电镀，并且在包括开口的绝缘膜170的表面上布置Cu膜。之后，能够通过研磨绝缘膜170表面上的Cu膜以去除该开口以外的Cu来形成表面焊盘160。Cu的研磨能够通过CMP(chemical mechanical polishing：化学机械研磨)来进行。当形成该开口时，保护金属膜151被去除。
如上所述，检查用焊盘142是与检查探头的针接触的焊盘。通过检查探头的针的接触，在检查用焊盘142上形成凸部144。通过将检查用焊盘142布置在比表面焊盘160的表面深的位置，可以防止凸部144与要接合的逻辑芯片200接触。此外，通过布置绝缘膜170，能够保护其上形成有凸部144的检查用焊盘142。绝缘膜170还能够保护逻辑芯片200免受检查用焊盘142的凸部144的影响。
图中的检查用焊盘142示出了在检查探头的针接触的区域中形成有凹部143的示例。通过设置凹部143，能够将检查后的凸部144的尖端位置布置在比表面焊盘160的表面更深的位置，并且能够确保余量。
如上所述，接合焊盘148是接合线30所连接的焊盘。在接合焊盘148的背侧形成有开口11。当形成开口11时，接合焊盘148的一部分被除去以形成凹部。
另外，在图中布置有模拟焊盘149。模拟焊盘149是不传输信号并且不连接到配线层132的焊盘。模拟焊盘149对应于所谓的虚拟焊盘，并且模拟焊盘149是布置在没有布置焊盘141等的区域中且用于使绝缘膜170等的膜厚均匀的焊盘。在模拟焊盘149的表面上布置有保护金属膜159。
模拟焊盘149、焊盘141、表面焊盘160、检查用焊盘142和接合焊盘148能够被构造为不同的尺寸。检查用焊盘142能够被构造为在平面图中具有相对较大的尺寸，使得检查用焊盘142与检查探头的针接触。另一方面，表面焊盘160被构造为具有相对较小的尺寸。这是为了减少后面描述的制造步骤中CMP期间的凹陷。其上布置有表面焊盘160的焊盘141也被构造为具有相对较小的尺寸。因此，检查用焊盘142能够被构造为具有比表面焊盘160的尺寸更大的尺寸。此外，接合焊盘148被构造为具有相对较大的尺寸以进行引线接合。例如，模拟焊盘149能够被构造为宽度约为3μm的焊盘。此外，焊盘141和表面焊盘160能够被构造为具有例如大约5μm的宽度。此外，检查用焊盘142能够被构造为具有例如50μm或更小的宽度。此外，接合焊盘148能够被构造为具有例如50μm至100μm的宽度。以这种方式，能够根据各焊盘的使用目的来构造尺寸。
[检查用焊盘的检查]
图5是示出根据本公开的实施例的检查的示例的图。该图是示出检查用焊盘142的检查状态的图。在图中，省略了保护金属膜152的图示。
图中的A是示出检查前的检查用焊盘142的图。在检查用焊盘142的表面上形成有凹部143。在除凹部143以外的区域中的检查用焊盘142的表面和侧面上布置有薄绝缘膜170a。
图中的B是示出检查时的检查用焊盘142的图。在检查时，使检查探头的针3与检查用焊盘142的凹部143接触。此时，针3的尖端刺入检查用焊盘142的表面。结果，构成检查用焊盘142的Al***以形成凸部144。
图中的C是示出检查后的检查用焊盘142的图。检查探头的针3被取下，并且在检查用焊盘142的表面上形成针迹的凹部145。这样，通过进行检查，在检查用焊盘142上形成凸部144。
[摄像芯片的制造方法]
图6至图9是示出根据本公开的第一实施例的摄像芯片的制造方法的示例的图。图6至图9是示出摄像芯片100的制造工序的示例的图。将以摄像芯片100为例说明根据本公开的实施例的半导体芯片的制造步骤。
首先，通过在晶片状的半导体基板120上形成诸如光电转换单元等元件，来形成配线区域130中的绝缘层131和配线层132(未示出)(图6中的A)。该步骤是权利要求中描述的光电转换单元设置步骤的示例。
接下来，在绝缘层131的表面上形成焊盘141等的材料膜601。这能够例如使用溅射等来形成Al膜。接下来，形成保护金属膜151等的材料膜602。这能够通过例如使用溅射等层叠Ti和TiN膜来实现(图6中的B)。
接下来，形成焊盘141和检查用焊盘142。能够这样实现：在材料膜602的表面的布置有焊盘141等的区域上布置抗蚀剂，并使用该抗蚀剂作为掩模对布置有焊盘141的区域以外的材料膜601和602进行蚀刻(图6中的C)。该步骤是权利要求中描述的第二焊盘设置步骤的示例。
接下来，在包括焊盘141等的配线区域130的表面上布置薄的绝缘膜170a。例如能够这样实现：使用CVD(Chemical Vapor Deposition：化学气相沉积)来形成作为绝缘膜170a的材料的SiO2的膜(图6中的D)。
接下来，除去检查用焊盘142的表面中央处的绝缘膜170a和保护金属膜152。这能够通过干蚀刻来进行。在该蚀刻期间，能够形成凹部143(图7中的E)。
接下来，检查晶片状的摄像芯片100。使检查探头的针3与检查用焊盘142接触，以输入和输出检查用的信号。此时，形成凸部144(图7中的F)。该步骤是权利要求中描述的检查步骤的示例。
获取检查后的晶片状的摄像芯片100中的合格品芯片的位置。结果，选择合格品的摄像芯片100(图7中的G)。
接下来，在绝缘层131的表面上布置绝缘膜170(绝缘膜170b)。绝缘膜170b是具有覆盖焊盘141和检查用焊盘142的厚度的绝缘膜(图8中的H)。
接下来，在与焊盘141相邻的绝缘膜170中形成开口603和604。开口603和604分别是对应于通孔塞162和焊盘161的开口。这能够例如使用干蚀刻来去除开口603和604的区域中的绝缘膜170来完成(图8中的I)。
接下来，在绝缘膜170的表面上布置表面焊盘160的材料膜605。此时，材料膜605也布置在开口603和604处。这能够通过电镀形成Cu膜来完成(图9中的J)。接下来，除去除开口603和604以外的布置在绝缘膜170的表面上的材料膜605。这能够通过CMP完成。这样，能够形成通孔塞162和焊盘161，并且能够形成表面焊盘160(图9中的K)。该步骤是权利要求中描述的第一焊盘设置步骤的示例。
通过以上步骤，能够制造出晶片状的摄像芯片100。晶片状的逻辑芯片200能够通过相同的步骤形成。之后，通过切割晶片状的逻辑芯片200，能够将逻辑芯片200分割成单独的片。应当注意，摄像芯片100的单片化能够在与逻辑芯片200接合在一起之后进行。
[摄像元件的制造方法]
图10至图13是示出根据本公开的第一实施例的摄像元件的制造方法的示例的图。图10至图13是示出摄像元件1的制造工序的示例的图。
首先，将作为检查结果被判定为合格品的逻辑芯片200布置在重新布置基板606上。此时，以与晶片状的摄像芯片100对齐的方式布置多个逻辑芯片200。逻辑芯片200能够由布置在重新布置基板606上的粘合剂607固定(图10中的A)。
接下来，设置布置有氧化膜接合层15的支撑基板608，并且将支撑基板608接合到逻辑芯片200的绝缘膜270的表面上。这能够通过氧化膜接合来完成(图10中的B)。
接下来，使布置有逻辑芯片200的支撑基板608的顶部和底部颠倒，并去除重新布置基板606和粘合剂607(图10中的C)。
接下来，对半导体基板220的背面侧进行研磨，以使其更薄。这例如能够通过CMP完成(图10中的D)。
接下来，在逻辑芯片200的周围布置氧化膜609。这能够例如通过使用CVD布置SiO2膜来完成。接下来，对氧化膜609的表面进行研磨和平坦化(图11中的E)。
接下来，将布置有氧化膜接合层16的支撑基板400接合到氧化膜609的表面上。这能够通过氧化膜接合来完成(图11中的F)。
接下来，通过使支撑基板400的顶部和底部颠倒来去除支撑基板608。这能够例如通过蚀刻支撑基板608来完成(图11中的G)。
接下来，在逻辑芯片200上布置表面焊盘260。这能够通过由图8中的I至图9中的K表示的步骤完成(图11中的H)。
接下来，将摄像芯片100接合到逻辑芯片200上。这能够通过将参考图9中的K描述的晶片状的摄像芯片100接合到布置在支撑基板400上的逻辑芯片200来完成。该接合通过氧化膜接合进行(图12中的I)。该步骤是权利要求中描述的接合步骤的示例。
接下来，对摄像芯片100的半导体基板120的背面侧进行研磨以使其变薄(参见图12中的J)。
接下来，在摄像芯片100的半导体基板120上，针对各像素110布置滤色器111和片上透镜112(图13中的K)。另外，形成开口11(未示出)。
接下来，将接合的摄像芯片100和逻辑芯片200分割为单独的片(图13中的L)。这样，能够制造出摄像元件1。
[摄像元件的其他构造]
图14是示出根据本公开的第一实施例的摄像元件的另一构造示例的图。与图3类似，该图是示出摄像元件1的构造示例的示意性截面图。与图3的摄像元件1的不同之处在于，摄像芯片100和逻辑芯片200具有不同的尺寸。
该图中的逻辑芯片200示出了尺寸小于摄像芯片100的尺寸的示例。在逻辑芯片200上布置有检查用焊盘242，并且在检查用焊盘142与逻辑芯片200背侧的表面之间布置有绝缘膜270。
在该图的摄像芯片100中，能够将检查用焊盘142布置在不面向逻辑芯片200的位置。
如上所述，在本公开的第一实施例的摄像元件1中，检查探头的针3分别与布置在摄像芯片100和逻辑芯片200的配线区域中的检查用焊盘142和242接触，并且进行检查。将该检查后的摄像芯片100和逻辑芯片200接合在一起以形成摄像元件1。在该接合之前，在配线区域的表面上布置表面焊盘160等，以抬高配线区域的表面。可以防止在接合时形成在检查用焊盘142和242的表面上的凸部引起的摄像元件1的损坏。因此，可以在摄像芯片100与逻辑芯片200之间的接合面上布置检查用焊盘142和242。
<2.第二实施例>
在上述第一实施例的摄像元件1中，检查探头的针3与检查用焊盘142的表面接触。另一方面，本公开的第二实施例的摄像元件1与第一实施例的摄像元件1的不同之处在于，在检查用焊盘142的表面上布置有保护金属膜，并且使检查探头的针3与保护金属膜接触。
[焊盘的构造]
图15是示出根据本公开的第二实施例的检查用焊盘的构造示例的图。该图与图4类似，是示出检查用焊盘142的构造示例的示意性截面图。与图5中描述的检查用焊盘142的不同之处在于，在凹部143的表面上也布置有保护金属膜152。
该图中的保护金属膜152能够通过在参考图7中的E描述的蚀刻步骤中留下保护金属膜152来形成。由于保护金属膜152布置在检查用焊盘142的表面上，因此检查探头的针3与保护金属膜152的表面接触。由于保护金属膜152的硬度高于构成检查用焊盘142的Al的硬度，因此能够降低凸部144的高度。结果，能够使凸部144的尖端与摄像芯片100的前表面分离。可以提高凸部144的尖端与摄像芯片100的前表面之间的距离的余量。此外，能够减小绝缘膜170的厚度，并且能够使摄像元件1更薄。
除上述构造以外的摄像元件1的构造与本公开的第一实施例中描述的摄像元件1的构造相同，因此将省略其说明。
如上所述，在本公开的第二实施例的摄像元件1中，保护金属膜152布置在与检查探头的针3相接触的区域中的检查用焊盘142的表面上。结果，能够降低检查用焊盘142的凸部144的高度，并且能够提高制造摄像元件1时的成品率。
<3.第三实施例>
上述第一实施例的摄像元件1通过将两个半导体芯片(摄像芯片100和逻辑芯片200)接合而构成。另一方面，本公开的第三实施例的摄像元件1与上述第一实施例的不同之处在于，将三个或更多个半导体芯片彼此接合。
[摄像元件的构造]
图16是示出根据本公开的第三实施例的摄像元件的构造示例的图。与图3类似，该图是示出摄像元件1的构造示例的示意性截面图。与图3的摄像元件1的不同之处在于，除了摄像芯片100和逻辑芯片200之外，还布置有半导体芯片300。
半导体芯片300是接合到摄像芯片100的半导体芯片。半导体芯片300包括半导体基板320和配线区域330。在配线区域330中布置有检查用焊盘342、表面焊盘360和绝缘膜370。通过检查用焊盘342进行检查，并且在接合时将表面焊盘360接合到摄像芯片100的表面焊盘160。在半导体芯片300中，例如，能够布置参考图2所述的垂直驱动单元60。在这种情况下，能够在逻辑芯片200上布置列信号处理单元70和控制单元80。此外，能够在半导体芯片300上布置其他处理电路等。例如，能够布置用于存储图像信号的存储电路或用于执行AI(Artificial Intelligent：人工智能)处理的电路。
表面焊盘360是权利要求中描述的第一焊盘的示例。检查用焊盘342是权利要求中描述的第二焊盘的示例。
除上述构造以外的摄像元件1的构造与本公开的第一实施例中描述的摄像元件1的构造相同，因此将省略其说明。
如上所述，根据本公开的第三实施例的摄像元件1通过将三个或更多个半导体芯片接合而构成。结果，能够减小摄像元件1的尺寸。
<4.第四实施例>
上述第三实施例的摄像元件1是通过将逻辑芯片200和半导体芯片300接合到摄像芯片100而构成的。另一方面，本公开的第四实施例的摄像元件1与上述第三实施例的不同之处在于，将摄像芯片100、逻辑芯片200和半导体芯片300层叠。
[摄像元件的构造]
图17是示出根据本公开的第四实施例的摄像元件的构造示例的图。与图16类似，该图是示出摄像元件1的构造示例的截面图。与图16的摄像元件1的不同之处在于，将摄像芯片100、逻辑芯片200和半导体芯片300层叠。
在该图的摄像元件1中，逻辑芯片200和半导体芯片300各自的表面焊盘260和表面焊盘360被接合并贴合。摄像芯片100被接合到逻辑芯片200的背面侧。摄像芯片100与逻辑芯片200之间的信号传输能够通过连接有两个通孔塞的双触点12进行。双触点12的一个通孔塞连接到摄像芯片100的焊盘141，并且另一个通孔塞连接到逻辑芯片200的焊盘241。此外，两个通孔塞通过在摄像芯片100的背面上的导体连接。这样，信号能够在摄像芯片100的焊盘141与逻辑芯片200的焊盘241之间进行传输。
[摄像元件的另一构造]
图18是示出根据本公开的第四实施例的摄像元件的另一构造示例的图。与图17类似，该图是示出摄像元件1的构造示例的截面图。与图17的摄像元件1的不同之处在于，摄像芯片100和逻辑芯片200各自的表面焊盘彼此接合，并且半导体芯片300接合到逻辑芯片200的背侧。该图中的摄像元件1示出了代替参考图3描述的摄像元件1的支撑基板400而布置的半导体芯片300。摄像芯片的焊盘141和半导体芯片300的焊盘341通过双触点12连接。
除上述构造以外的摄像元件1的构造与本公开的第三实施例中描述的摄像元件1的构造相同，因此将省略其说明。
如上所述，根据本公开的第四实施例的摄像元件1是通过将三个或更多个半导体芯片层叠而构成的。即使当在摄像元件1中布置具有大致相同尺寸的半导体芯片时，它们也能够彼此接合。
<5.照相机的应用示例>
根据本公开的技术(本技术)能够应用于各种产品。例如，本技术可以被实现为安装在诸如照相机等摄像装置上的摄像元件。
图19是示出作为本技术适用的摄像装置的示例的照相机的示意性构造示例的框图。该图中的照相机1000包括透镜1001、摄像元件1002、摄像控制单元1003、透镜驱动单元1004、图像处理单元1005、操作输入单元1006、帧存储器1007、显示单元1008和记录单元1009。
透镜1001是照相机1000的摄像镜头。透镜1001使来自被摄体的光会聚，使光入射到稍后所述的摄像元件1002上，并形成被摄体的图像。
摄像元件1002是对由透镜1001会聚的来自被摄体的光进行成像的半导体元件。摄像元件1002生成与发射光对应的模拟图像信号，将模拟图像信号转换为数字图像信号，并输出该数字图像信号。
摄像控制单元1003控制摄像元件1002中的成像。摄像控制单元1003通过生成控制信号并且将该控制信号输出到摄像元件1002来控制摄像元件1002。另外，摄像控制单元1003能够基于从摄像元件1002输出的图像信号在照相机1000中执行自动聚焦。这里，自动聚焦是检测透镜1001的焦点位置并自动调整焦点位置的***。作为自动聚焦，能够使用根据设置在摄像元件1002中的相位差像素检测像面相位差以检测焦点位置的方法(像面相位差自动聚焦)。另外，也能够应用将图像的对比度最大化的位置作为焦点位置进行检测的方法(对比度自动聚焦)。摄像控制单元1003基于检测到的焦点位置经由透镜驱动单元1004调整透镜1001的位置，并且进行自动聚焦。同时，能够将摄像控制单元1003构造为例如设有固件的DSP(digital signal processor：数字信号处理器)。
透镜驱动单元1004基于摄像控制单元1003的控制驱动透镜1001。透镜驱动单元1004能够通过使用内置电机改变透镜1001的位置来驱动透镜1001。
图像处理单元1005处理由摄像元件1002生成的图像信号。该处理对应于例如用于在与每个像素的红色、绿色和蓝色对应的图像信号中生成颜色不足的图像信号的去马赛克化、用于去除图像信号中的噪声的降噪、以及图像信号编码等。图像处理单元1005能够由例如设有固件的微型计算机构成。
操作输入单元1006接收来自照相机1000的用户的操作输入。例如，作为操作输入单元1006，能够使用按钮或触摸面板。由操作输入单元1006接收的操作输入被传输到摄像控制单元1003和图像处理单元1005。此后，启动与操作输入对应的处理，例如被摄体的摄像等处理。
帧存储器1007是存储作为与一个画面对应的图像信号的帧的存储器。帧存储器1007由图像处理单元1005控制，并且在图像处理期间保持帧。
显示单元1008显示由图像处理单元1005处理的图像。例如，作为显示单元1008，能够使用液晶面板。
记录单元1009记录由图像处理单元1005处理的图像。例如，作为记录单元1009，能够使用存储卡或硬盘。
上面已经说明了能够应用本公开的照相机。本技术能够应用于上述组件中的摄像元件1002。具体地，图1所示的摄像元件1能够应用于摄像元件1002。
第二实施例的检查用焊盘142的构造能够与其他构造组合。具体地，图15的保护金属膜152能够应用于图16至图18的检查用焊盘142等。
最后，上述实施例的说明仅仅是本公开的示例，并且本公开不限于上述实施例。因此，不言而喻，在不脱离本公开的技术思想的范围内，能够根据设计等进行除上述实施例以外的各种改变。
另外，本说明书中描述的效果仅仅是示例，而不是限制性的。也可以获得其他效果。
另外，上述实施例中的附图是示意性的，并且各部分的尺寸比例等不一定与实际一致。另外，各附图当然包括尺寸关系和比例不同的部分。
本技术也能够具有以下构造。
(1)一种摄像元件，包括：多个半导体芯片，所述多个半导体芯片各自具有半导体基板和配线区域并且彼此接合，其中，所述多个半导体芯片中的一个设置有光电转换单元，所述光电转换单元用于对入射光进行光电转换，所述多个半导体芯片中的两个设置有第一焊盘，在所述第一焊盘中，所述两个半导体芯片的所述配线区域的表面彼此接合，并且所述第一焊盘布置在所述配线区域的表面上且在所述接合时彼此接合，并且所述两个半导体芯片中的至少一个设置有第二焊盘，所述第二焊盘布置在所述配线区域中并且其上形成有面向所述接合面的凸部，并且所述第二焊盘被构造为具有与所述第一焊盘不同的尺寸。
(2)根据(1)所述的摄像元件，其中，所述第二焊盘被构造为具有大于所述第一焊盘的尺寸。
(3)根据(1)或(2)所述的摄像元件，还包括绝缘膜，所述绝缘膜布置在所述第二焊盘和所述接合面之间。
(4)根据(3)所述的摄像元件，其中，所述绝缘膜具有由硅化合物制成的绝缘材料。
(5)根据(1)至(4)中任一项所述的摄像元件，还包括保护金属膜，所述保护金属膜布置在所述第二焊盘的表面上。
(6)根据(1)至(5)中任一项所述的摄像元件，其中，所述多个半导体芯片中的至少一个还包括第三焊盘，所述第三焊盘用于连接到外部电路。
(7)根据(6)所述的摄像元件，其中，所述第三焊盘与所述第二焊盘布置在同一层中。
(8)根据(1)至(7)中任一项所述的摄像元件，其中，所述第二焊盘由铝制成。
(9)根据(1)至(8)中任一项所述的摄像元件，其中，所述第二焊盘具有通过利用探针的检查而形成的所述凸部。
(10)根据(1)至(9)中任一项所述的摄像元件，其中，所述第二焊盘在布置于所述接合面上的凹部中形成有凸部。
(11)根据(1)至(10)中任一项所述的摄像元件，其中，所述多个半导体芯片中的所述两个半导体芯片分别包括以彼此面对的方式布置的所述第二焊盘。
(12)根据(1)至(11)中任一项所述的摄像元件，其中，所述第一焊盘由铜制成。
(13)根据(1)至(12)中任一项所述的摄像元件，其中，所述光电转换单元被构造为对照射在与布置有所述半导体芯片的所述配线区域的表面不同的表面上的所述入射光进行光电转换。
(14)根据(1)至(13)中任一项所述的摄像元件，其中，所述多个半导体芯片中的至少一个设置有处理电路，所述处理电路被构造为处理基于所述光电转换产生的图像信号。
(15)根据(14)所述的摄像元件，其中，所述多个半导体芯片中的所述两个半导体芯片分别设置有所述处理电路并且彼此接合。
(16)一种摄像元件的制造方法，包括：在半导体基板上布置光电转换单元的光电转换单元布置步骤，所述光电转换单元对入射光进行光电转换；在配线区域中布置第二焊盘的第二焊盘布置步骤，所述第二焊盘具有朝向布置在两个半导体基板上的配线区域接合时的接合面的凸部；在布置有所述第二焊盘的所述配线区域的表面上布置第一焊盘的第一焊盘布置步骤，所述第一焊盘在所述接合时彼此接合并且具有与所述第二焊盘不同的尺寸；接合步骤，其中，将布置有所述第一焊盘的两个半导体芯片的所述配线区域彼此接合，并且将所述第一焊盘彼此接合。
(17)根据(16)所述的摄像元件的制造方法，还包括检查步骤，利用所述布置的第二焊盘进行检查并且通过所述检查形成所述凸部，其中，所述第一焊盘布置步骤包括在布置有已经进行了所述检查的第二焊盘的所述配线区域上布置所述第一焊盘。
[附图标记列表]
1,1002 摄像元件
15,16 氧化膜接合层
19 氧化膜
50 像素阵列部
60 垂直驱动单元
70 列信号处理单元
80 控制单元
100 摄像芯片
110 像素
120,220,320 半导体基板
130,230,330 配线区域
141,161,241,341 焊盘
142,242,342 检查用焊盘
143 凹部
148,248 接合焊盘
149 模拟焊盘
151,152,158,159 保护金属膜
160,260,360 表面焊盘
162 通孔塞
170,170a,170b,270 绝缘膜
200 逻辑芯片
300 半导体芯片

Claims (17)

1.一种摄像元件，其包括：
多个半导体芯片，所述多个半导体芯片各自具有半导体基板和配线区域并且彼此接合，其中，
所述多个半导体芯片中的一个半导体芯片设置有光电转换单元，所述光电转换单元用于对入射光进行光电转换，
所述多个半导体芯片中的两个半导体芯片设置有第一焊盘，在所述第一焊盘中，所述两个半导体芯片的所述配线区域的表面彼此接合，并且所述第一焊盘布置在所述配线区域的表面上且在所述接合时彼此接合，并且所述两个半导体芯片中的至少一个设置有第二焊盘，所述第二焊盘布置在所述配线区域中并且其上形成有面向所述接合面的凸部，并且
所述第二焊盘被构造为具有与所述第一焊盘不同的尺寸。
2.根据权利要求1所述的摄像元件，其中，
所述第二焊盘被构造为具有大于所述第一焊盘的尺寸。
3.根据权利要求1所述的摄像元件，还包括：
绝缘膜，所述绝缘膜布置在所述第二焊盘和所述接合面之间。
4.根据权利要求3所述的摄像元件，其中，
所述绝缘膜具有由硅化合物制成的绝缘材料。
5.根据权利要求1所述的摄像元件，还包括：
保护金属膜，所述保护金属膜布置在所述第二焊盘的表面上。
6.根据权利要求1所述的摄像元件，其中，
所述多个半导体芯片中的至少一个还包括第三焊盘，所述第三焊盘用于连接到外部电路。
7.根据权利要求6所述的摄像元件，其中，
所述第三焊盘与所述第二焊盘布置在同一层中。
8.根据权利要求1所述的摄像元件，其中，
所述第二焊盘由铝制成。
9.根据权利要求1所述的摄像元件，其中，
所述第二焊盘具有通过利用探针的检查而形成的所述凸部。
10.根据权利要求1所述的摄像元件，其中，
所述第二焊盘在布置于所述接合面上的凹部中形成有凸部。
11.根据权利要求1所述的摄像元件，其中，
所述多个半导体芯片中的所述两个半导体芯片分别包括以彼此面对的方式布置的所述第二焊盘。
12.根据权利要求1所述的摄像元件，其中，
所述第一焊盘由铜制成。
13.根据权利要求1所述的摄像元件，其中，
所述光电转换单元被构造为对照射在与布置有所述半导体芯片的所述配线区域的表面不同的表面上的所述入射光进行光电转换。
14.根据权利要求1所述的摄像元件，其中，
所述多个半导体芯片中的至少一个设置有处理电路，所述处理电路被构造为处理基于所述光电转换产生的图像信号。
15.根据权利要求14所述的摄像元件，其中，
所述多个半导体芯片中的所述两个半导体芯片分别设置有所述处理电路并且彼此接合。
16.一种摄像元件的制造方法，其包括：
在半导体基板上布置光电转换单元的光电转换单元布置步骤，所述光电转换单元对入射光进行光电转换；
在配线区域中布置第二焊盘的第二焊盘布置步骤，所述第二焊盘具有朝向布置在两个半导体基板上的配线区域接合时的接合面的凸部；
在布置有所述第二焊盘的所述配线区域的表面上布置第一焊盘的第一焊盘布置步骤，所述第一焊盘在所述接合时彼此接合并且具有与所述第二焊盘不同的尺寸；
接合步骤，其中，将布置有所述第一焊盘的两个半导体芯片的所述配线区域彼此接合，并且将所述第一焊盘彼此接合。
17.根据权利要求16所述的摄像元件的制造方法，还包括：
检查步骤，利用所述布置的第二焊盘进行检查并且通过所述检查形成所述凸部，其中，
所述第一焊盘布置步骤包括在布置有已经进行了所述检查的第二焊盘的所述配线区域上布置所述第一焊盘。
CN202180018340.5A 2020-03-31 2021-02-08 摄像元件和摄像元件的制造方法 Pending CN115244693A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-062765 2020-03-31
JP2020062765 2020-03-31
PCT/JP2021/004513 WO2021199679A1 (ja) 2020-03-31 2021-02-08 撮像素子および撮像素子の製造方法

Publications (1)

Publication Number Publication Date
CN115244693A true CN115244693A (zh) 2022-10-25

Family

ID=77928247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180018340.5A Pending CN115244693A (zh) 2020-03-31 2021-02-08 摄像元件和摄像元件的制造方法

Country Status (3)

Country Link
US (1) US20230139201A1 (zh)
CN (1) CN115244693A (zh)
WO (1) WO2021199679A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024120010A1 (zh) * 2022-12-08 2024-06-13 华为技术有限公司 芯片及其制作方法、多芯片堆叠封装及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
TW202315106A (zh) * 2017-10-30 2023-04-01 日商索尼半導體解決方案公司 固體攝像裝置及電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024120010A1 (zh) * 2022-12-08 2024-06-13 华为技术有限公司 芯片及其制作方法、多芯片堆叠封装及电子设备

Also Published As

Publication number Publication date
US20230139201A1 (en) 2023-05-04
WO2021199679A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
US20220157873A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US11018175B2 (en) Solid-state imaging device, method for manufacturing same, and electronic device
KR101930953B1 (ko) 고체 촬상 장치, 반도체 장치, 고체 촬상 장치의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기
US10134794B2 (en) Image sensor chip sidewall interconnection
TWI596702B (zh) 半導體裝置及其製造方法
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
US20230139201A1 (en) Imaging element and method for manufacturing imaging element
US11791210B2 (en) Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings
JP2020047937A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
WO2021199695A1 (ja) 撮像素子および撮像素子の製造方法
WO2015022795A1 (ja) 固体撮像装置およびその製造方法、ならびに撮像装置
JP2010287638A (ja) 固体撮像装置とその製造方法および撮像装置
WO2021090545A1 (ja) 撮像素子および撮像装置
CN117673102A (zh) 图像感测装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination