CN115172174A - 实现裸铜区焊线的封装结构及其制作方法 - Google Patents

实现裸铜区焊线的封装结构及其制作方法 Download PDF

Info

Publication number
CN115172174A
CN115172174A CN202210864628.0A CN202210864628A CN115172174A CN 115172174 A CN115172174 A CN 115172174A CN 202210864628 A CN202210864628 A CN 202210864628A CN 115172174 A CN115172174 A CN 115172174A
Authority
CN
China
Prior art keywords
welding
paste layer
metal
bonding
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210864628.0A
Other languages
English (en)
Inventor
刘金山
刘红军
王为民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
JCET Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JCET Group Co Ltd filed Critical JCET Group Co Ltd
Priority to CN202210864628.0A priority Critical patent/CN115172174A/zh
Publication of CN115172174A publication Critical patent/CN115172174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明揭示了一种实现裸铜区焊线的封装结构及其制作方法，制作方法包括步骤：提供一引线框架和至少一块芯片；在管脚上表面形成一焊接层；在引线框架表面裸铜区部分区域形成金属焊膏层；将芯片贴装于裸铜区上表面；加热使金属焊膏层呈半熔状态，当金属焊膏层处于半熔状态时，在金属焊膏层上表面至少制作第一焊球和第二焊球，使第一焊球和第二焊球的底面及部分侧面与金属焊膏层形成共金结构；将第一焊球和焊垫通过第一焊线电性连接，将第二焊球和焊接层通过第二焊线电性连接，芯片依次通过所述第一焊线、金属焊膏层和第二焊线与所述管脚实现电性连接，减短焊线长度，增强封装结构稳定性。

Description

实现裸铜区焊线的封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种实现裸铜区焊线的封装结构及其制作方法。
背景技术
引线框架作为集成电路的芯片载体，是一种借助于键合焊丝实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
现有实现引线框架焊接技术有两种焊接工艺，一是铝线或铝带工艺，可以实现芯片与引线框架上的裸铜面之间的电性连接，但是由于铝线/铝带尺寸较大，这种焊接工艺仅限于具有大尺寸焊盘的芯片和尺寸大的裸铜区，对于小尺寸芯片或焊盘较小的芯片，则无法利用铝线或铝带工艺实现有效焊接；二是金铜线工艺，能够针对小尺寸焊盘的芯片进行焊接工艺，但是其仅能够实现芯片与镀银管脚直接互联，无法在裸铜区焊线，而从芯片引线键合至管脚处的焊线长度较长，打线难度较大，且后续封装工艺中容易引起焊线倾倒、下陷的风险。
发明内容
本发明的目的在于提供一种实现裸铜区焊线的封装结构及其制作方法。
为实现上述发明目的之一，本发明一实施方式提供一种实现裸铜区焊线封装结构的制作方法，所述制作方法包括步骤：
提供一引线框架，所述引线框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述基岛表面为裸铜区；
在所述管脚上表面形成一焊接层；
在所述裸铜区上表面部分区域形成金属焊膏层；
提供至少一块芯片，将所述芯片贴装于所述裸铜区上方；
加热使所述金属焊膏层呈半熔状态，当所述金属焊膏层处于半熔状态时，在所述金属焊膏层上表面至少制作第一焊球和第二焊球，使所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构；
将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述焊接层通过第二焊线电性连接，所述芯片依次通过所述第一焊线、金属焊膏层和第二焊线与所述管脚实现电性连接。
作为本发明一实施方式的进一步改进，所述在所述裸铜区上表面部分区域形成金属焊膏层，具体包括：
于所述裸铜区上表面部分区域处，利用印刷/点/激光喷射厚度为5～25μm的锡膏，制作形成锡膏层作为所述金属焊膏层。
作为本发明一实施方式的进一步改进，所述加热使所述金属焊膏层呈半熔状态，当所述金属焊膏层处于半熔状态时，在所述金属焊膏层上表面至少制作第一焊球和第二焊球，使所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构，具体包括：
设置焊接温度，使所述金属焊膏层呈半熔状态；
将劈刀口的预留焊线分别在金属焊膏层上表面部分区域处熔融行成第一焊球和第二焊球，在所述焊接温度下，所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构，所述第一焊球和所述第二焊球的上表面高于所述金属焊膏层的上表面；
利用所述劈刀，将连接于所述第一焊球和所述第二焊球的焊线切断。
作为本发明一实施方式的进一步改进，所述在所述管脚表面形成一焊接层，具体包括：
利用电镀工艺，于所述管脚上表面形成一镀银层。
作为本发明一实施方式的进一步改进，所述在所述管脚表面形成一焊接层，具体包括：
利用印刷/点/激光工艺，于所述管脚上表面喷射锡膏，制作形成另一金属焊膏层。
作为本发明一实施方式的进一步改进，所述将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述管脚通过第二焊线电性连接，具体包括：
控制所述劈刀输送所述第一焊线在所述焊垫上熔融形成第三焊球，并将所述第一焊线引线键合至所述第一焊球；
控制所述劈刀输送所述第二焊线在所述镀银层上熔融形成第四焊球，并将所述第二焊线引线键合至所述第二焊球。
作为本发明一实施方式的进一步改进，所述将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述管脚通过第二焊线电性连接，具体包括：
控制所述劈刀输送所述第一焊线在所述焊垫上熔融形成第三焊球，并将所述第一焊线引线键合至所述第一焊球；
控制所述劈刀输送所述第二焊线在所述另一金属焊膏层上熔融形成第四焊球，在所述焊接温度下，所述第四焊球的底面及部分侧面与所述另一金属焊膏层形成共金结构，所述第四焊球的上表面高于所述另一金属焊膏层的上表面；
控制所述劈刀将所述第二焊线引线键合至所述第二焊球。
本发明提供一种实现裸铜区焊线的封装结构，其采用如上任一种实施方式所述的实现裸铜区焊线封装结构的制作方法制作得到。
本发明提供一种实现裸铜区焊线的封装结构，包括引线框架和至少一块芯片，所述引线框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述基岛表面设置有裸铜区，所述芯片设置于所述裸铜区上方，所述芯片上表面设置有至少一焊垫，所述管脚上表面设置有一焊接层，其中，
所述裸铜区上表面部分区域还设置有金属焊膏层，所述金属焊膏层上表面设置至少有第一焊球和第二焊球，所述第一焊球和所述第二焊球的底面及部分侧面设置于所述金属焊膏层内，并与所述金属焊膏层形成共金结构；
所述第一焊球与所述焊垫之间通过第一焊线连接，所述第二焊球与所述焊接层之间通过第二焊线连接，所述芯片依次通过所述第一焊线、金属焊膏层和第二焊线与所述管脚实现电性连接。
作为本发明一实施方式的进一步改进，所述第一焊球和所述第二焊球的上表面高于所述金属焊膏层的上表面。
作为本发明一实施方式的进一步改进，所述金属焊膏层的厚度为5～25μm。
作为本发明一实施方式的进一步改进，所述第一焊线在与所述焊垫连接的一端形成有第三焊球，另一端连接至所述第一焊球。
作为本发明一实施方式的进一步改进，所述焊接层为镀银层，所述第二焊球与所述镀银层之间通过第二焊线连接。
作为本发明一实施方式的进一步改进，所述焊接层为另一金属焊膏层，所述第二焊线在与所述另一金属锡膏层连接的一端形成有第四焊球，所述第四焊球的底面及部分侧面设置于所述另一金属焊膏层内，并与所述另一金属焊膏层形成共金结构，所述第四焊球的上表面高于所述另一金属焊膏层的上表面，所述第二焊线的另一端连接至第二焊球。
本发明的有益效果在于：在引线框架的裸铜区部分区域上表面形成一层金属焊膏层，在金属焊膏层上至少制作两个焊球，将两个焊球分别引线键合至芯片焊盘上和管脚上，实现芯片和管脚能通过裸铜区实现电性连接，大大减小现有技术中直接将芯片焊盘引线键合至管脚的焊线长度；并且，金属焊膏层加热状态下呈现半熔状态，其上制作的焊球底面及部分表面能够与金属焊膏层形成共金结构，增强焊接结合力。
附图说明
图1为本发明实施例1和实施例2中的实现裸铜区焊线封装结构的制作方法流程示意图。
图2(a)～(f)为本发明实施例1和实施例2中的实现裸铜区焊线封装结构的制作步骤结构示意图。
图3为本发明实施例3中的实现裸铜区焊线的封装结构侧视图。
图4为本发明实施例3中的实现裸铜区焊线的封装结构俯视图。
图5为本发明实施例4中的实现裸铜区焊线的封装结构侧视图。
图6为本发明实施例4中的实现裸铜区焊线的封装结构俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施方式及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
实施例1
如图1所示，本实施方式提供一种实现裸铜区焊线封装结构的制作方法，包括步骤：
S1：提供一引线框架，引线框架包括至少一个基岛和分布于基岛周侧的管脚，基岛表面为裸铜区；
S2：在管脚上表面形成一层焊接层；
S3：在裸铜区上表面部分区域形成金属焊膏层；
S4：提供至少一块芯片，将芯片贴装于裸铜区上方；
S5：加热使金属焊膏层呈半熔状态，当金属焊膏层处于半熔状态时，在金属焊膏层上表面至少制作第一焊球和第二焊球，使第一焊球和第二焊球的底面及部分侧面与金属焊膏层形成共金结构；
S6：将第一焊球和芯片上表面的焊垫通过第一焊线电性连接，将第二焊球和管脚通过第二焊线电性连接。
对应于步骤S1和步骤S2，如图2(a)所示，提供一引线框架1，具体的，引线框架1包括一个基岛11和分布于基岛11周侧的管脚12，基岛11上表面为裸铜区13。在管脚上表面形成一层焊接层2，具体包括：
焊接层2为利用电镀工艺，于管脚12上表面形成的一镀银层，其主要的工艺步骤包括：上料-电解除油-活化-预镀银-局部镀银-退银-防银胶扩散-防铜变色-烘干-收料，这一步骤为现有技术，本发明在此不作过多赘述。镀银层2的形成厚度可根据实际需求设计，不宜过薄或过厚，镀银层2过薄存在脱落、焊接失效等风险，过厚会影响后续的打线工艺，焊线高度提高增加产品封装的风险性。
在步骤S3中，在裸铜区13上表面部分区域形成金属焊膏层3，具体包括：
如图2(b)所示，利用印刷/点/激光喷射等工艺，于裸铜区13上表面部分区域处形成一层锡膏，制作形成的锡膏层作为金属焊膏层3。这里，金属焊膏层3的形成厚度不宜过厚或过薄，过厚容易影响后续的打线工艺，使焊线高度提高从而增加产品封装的风险性，而过薄则会影响后续与焊线的结合力，所以，金属焊膏层3具体形成厚度控制在5～25μm即可。在本发明其他的一些实施方式中，制作形成的金属焊膏层3也可以为其他在焊接温度下可呈半熔状态的可焊性材料。
在步骤S4中，提供至少一块芯片4，将芯片4贴装于裸铜区13上方，具体包括：
如图2(c)所示，在将芯片4贴装于裸铜区13上方之前，先在芯片4需要贴合裸铜区13的表面上涂覆一层粘贴胶层5，使得芯片4与引线框架1连接并固定。在本发明一些实施方式中，粘贴胶层5材料可以为不导电胶/导电胶、Film膜或锡膏中的一种或几种的合成材料。
进一步的，芯片4上表面至少具有一焊垫，用于打线作业，实现芯片4与外部电路的电性连接。
本发明对于提供的引线框架1和芯片4的具体尺寸不作限制，可根据产品的实际需求选择。
在步骤S5中，加热使金属焊膏层3呈半熔状态，当金属焊膏层3处于半熔状态时，在金属焊膏层3上表面至少制作第一焊球61和第二焊球62，使第一焊球61和第二焊球62的底面及部分侧面与金属焊膏层3形成共金结构，具体包括：
提供一引线键合装备，包括劈刀和焊线，劈刀用于打线作业，在本发明一些实施方式中，焊线的材质包括但不限于金、铜、铝、银及钯中的一种材料或几种材料的混合材质，本实施方式中提供的焊线为金铜线，劈刀材质为陶瓷，具体的，劈刀包括对称的两个夹持部件，通过两个方向的夹持实现对焊线位置的固定及移动。
将图2(c)中封装结构置于该装备内，设置焊接温度，这里，焊接温度可根据金属焊膏层3的特性设置，本实施方式中根据锡膏的特性，可将焊接温度设置在180度，使得锡膏，即金属焊膏层3处于半熔状态。
进一步的，控制劈刀输送焊线至金属焊膏层3得上表面处，设置一定的焊接功率，通过电火花，将劈刀口的预留焊线分别在金属焊膏层3上表面区域处熔融形成第一焊球61和第二焊球62。在设置的焊接温度下，由于金属焊膏层3呈半熔状态，第一焊球61和第二焊球62的底面及部分侧面与金属焊膏层3结合形成共金结构，增强焊线与金属焊膏层3的焊接结合力。
更进一步的，制作完成第一焊球61和第二焊球62后，利用劈刀将连接于第一焊球61和第二焊球62的焊线拉断，形成如图2(d)所示的结构。
具体的，制作形成的第一焊球61和第二焊球62上表面要高于金属焊膏层3的上表面，防止劈刀碰到金属焊膏层3，避免劈刀污染。需要说明的是，焊接功率与引线键合设备内设置的温度、压力、超声波能量、及焊接时间有关，其可根据实际设计工艺进行相应调整，只需保证在相应焊接温度下，熔融形成的第一焊球61和第二焊球62的底面及部分侧面与金属焊膏层3能够结合形成共金结构，且保证第一焊球61和第二焊球62的形成高度高于金属焊膏层3即可。
在步骤S6中，将第一焊球和芯片上表面的焊垫通过第一焊线电性连接，将第二焊球和管脚通过第二焊线电性连接，具体包括：
如图2(e)所示，控制劈刀输送第一焊线71到芯片4的焊垫上表面，通过电火花，在一定电流下将劈刀口预留的第一焊线71在芯片4的焊垫上熔融形成第三焊球63，并控制劈刀将第一焊线71引线键合至第一焊球61上，切断焊线，完成芯片4上的焊垫与金属焊膏层3之间的焊线连接，实现芯片4和裸铜区13之间的电性连接。
如图2(f)所示，控制劈刀输送第二焊线72到镀银层2的上表面，通过电火花，在一定电流下将劈刀口预留的第二焊线72在镀银层2上熔融形成第四焊球64，并控制劈刀将第二焊线72引线键合至第二焊球62上，切断焊线，完成镀银层2与金属焊膏层3之间的焊线连接，实现管脚12和裸铜区13之间的电性连接。
当然，本发明对于在焊垫和金属焊膏层3之间及在管脚12和金属焊膏层3之间的焊线顺序不作限制，可以先对焊垫和金属焊膏层3之间进行焊线工艺，也可以先对管脚12和金属焊膏层3之间进行焊线工艺。
在本实施例中，本发明也并不局限于在金属焊膏层3上表面预先植球，再分别从芯片4和管脚12处引线键合至金属焊膏层3的植球上完成焊接工艺。在本发明的其他一些实施方式中，也可以先控制劈刀输送焊线到芯片4的焊垫上，具体的，利用上述在金属焊膏层3上相同的工艺，在芯片4上表面的焊垫上熔融形成第三焊球63，并控制劈刀切断与第三焊球63连接处的焊线，在焊垫上预先植球；再通过控制劈刀输送第一焊线71至金属焊膏层3的上表面区域，通过电火花，在一定电流下将劈刀口预留的第一焊线71在金属焊膏层3上熔融形成第一焊球61，并控制劈刀将第一焊线71引线键合至第三焊球63上，切断焊线，完成芯片4上的焊垫与金属焊膏层3之间的焊线连接，实现芯片4和裸铜区13之间的电性连接，制作形成如图2(e)中的结构。而对于金属焊膏层3和镀银层2之间的焊线工艺，需要说明的是，由于焊线和镀银层2之间有着较好的结合力，若是控制劈刀从金属焊膏层3上表面朝镀银层2上表面引线键合，则无需在镀银层2上预先植球，具体的，控制劈刀输送第二焊线72至金属焊膏层3上表面区域，通过电火花，在一定电流下将劈刀口预留的第二焊线72在金属焊膏层3上熔融形成第二焊球62，在设置一定的键合压力下，控制劈刀将第二焊线72引线键合至镀银层2上，切断焊线可在镀银层2上表面形成键合鱼尾结构，完成镀银层2与金属焊膏层3之间的焊线连接，实现管脚12和裸铜区13之间的电性连接。
在本实施例中，第一焊线71和第二焊线72的长度和弯曲度可根据实际产品需求设计，通过设置不同的焊线工艺参数实现。
实施例2
本实施例与实施例1中制作方法不同的是，管脚12上表面不作镀银处理，在步骤S2中，在管脚12上表面形成一焊接层2，具体包括：
与在裸铜区13上制作金属焊膏层3相同的工艺，利用印刷/点/激光工艺，在管脚12上表面上喷射形成锡膏，制作形成另一金属焊膏层，制作形成如图2(a)中的结构。同样的，另一金属焊膏层的形成厚度不宜过厚或过薄，过厚容易影响后续的打线工艺，使焊线高度提高从而增加产品封装的风险性，而过薄则会影响后续与焊线的结合力，所以，另一金属焊膏层具体形成厚度控制在5～25μm即可。在本发明其他的一些实施方式中，制作形成的另一金属焊膏层也可以为其他在焊接温度下可呈半熔状态的可焊性材料。
需要说明的是，本实施例中，在设置的焊接温度下，管脚12上的另一金属焊膏层同样呈半熔状态，对于金属焊膏层3和管脚12上的另一金属焊膏层之间的键合工艺，可先在金属焊膏层3上表面预先植球，制作第二焊球62，再控制劈刀输送第二焊线72在管脚12上的另一金属焊膏层上熔融形成第四焊球64，控制劈刀将第二焊线72引线键合至第二焊球62，完成金属焊膏层3与管脚12上另一金属焊膏层之间的焊线连接，实现管脚12和裸铜区13之间的电性连接。
具体的，在本实施例中，第二焊球62的底面及部分侧面与金属焊膏层3结合形成共金结构，第二焊球62的上表面高于金属焊膏层3的上表面高度，第四焊球64的底面及部分侧面与管脚12上的另一金属焊膏层结合形成共金结构，第四焊球64的上表面高于管脚12上另一金属焊膏层的上表面高度。当然，本实施例中制作方法也不局限于先在金属焊膏层3上预先植球，控制劈刀输送第二焊线72从管脚12上另一金属焊膏层制作第四焊球64，再引线键合至第二焊球62，也可先在管脚12上另一金属焊膏层上表面植球，先制作第四焊球64后切断焊线，再控制劈刀从金属焊膏层3上形成第二焊球62后引线键合至第四焊球64。
其他实现芯片4与裸铜区13之间电性连接的方法与实施例1中的制作方法相同，本发明在此不再作详细说明。
需要说明的是，在此实施方式中，步骤S2和步骤S3的制作顺序，本发明在此不作限制，在管脚上形成另一金属焊膏层和在裸铜区上形成金属焊膏层也可同步进行。
本实施例中提出的制作方法相比实施例1中的制作方法，只需在管脚12上形成一层锡膏即可，相比电镀形成镀银层的工艺较为简单，且在一定的焊接温度下，第四焊球64的底面及部分侧面可与锡膏形成共金结构，大大增强了与管脚12上的焊接结合力。
本发明提供一种实现裸铜区焊线的封装结构，其采用上述任意一种实施方式中所述的实现裸铜区焊线封装结构的制作方法制作得到。
实施例3
如图3和4所示，本发明实施例3中提供一种实现裸铜区焊线的封装结构，包括引线框架1和至少一块芯片4。
引线框架1包括至少一个基岛11和分布于基岛11周侧的管脚12，基岛11表面设置有裸铜区13，芯片4设置于裸铜区13上方，具体的，在芯片4和裸铜区13之间还设置有一粘贴胶层5，使得芯片4与引线框架1连接并固定。在本发明一些实施方式中，粘贴胶层5材料可以为不导电胶/导电胶、Film膜或锡膏中的一种或几种的合成材料。
进一步的，在芯片4上表面还设置有至少一焊垫41，作为焊点与外界电路之间实现电性连接。
裸铜区13上表面部分区域还设置有金属焊膏层3，金属焊膏层3上表面设置至少有第一焊球61和第二焊球62，第一焊球61和第二焊球62的底面及部分侧面设置于金属焊膏层3内，并与金属焊膏层3形成共金结构。
具体的，第一焊球61和第二焊球62的上表面高于金属焊膏层3的上表面，避免焊线工艺中劈刀触碰到金属焊膏层，对劈刀造成污染。
更具体的，金属焊膏层3的厚度为5～25μm，金属焊膏层3的厚度过厚容易影响后续的打线工艺，使焊线高度提高从而增加产品封装的风险性，而过薄则会影响后续与焊线的结合力，可根据产品的实际需求进行调整。金属焊膏层3的尺寸大小、及设置于裸铜区13的具***置也可根据产品的实际设计需求调整。
在本实施方式中，金属焊膏层3的制作材料为锡膏，当然，在本发明其他的一些实施方式中，金属焊膏层3的制作材料也可以为其他在焊接温度下可呈半熔状态的可焊性材料。
进一步的，在管脚12上表面设置有一焊接层2，焊接层2可以为镀银层，也可以为利用锡膏制作形成的另一金属焊膏层。
第一焊球61与焊垫41之间通过第一焊线71连接，第二焊球62与焊接层2之间通过第二焊线72连接，芯片4依次通过第一焊线71、金属焊膏层3和第二焊线72与管脚12实现电性连接。
具体的，第一焊线71在与焊垫41连接的一端形成有第三焊球63，第三焊球63设置于焊垫41上方，第一焊线71的另一端连接至第一焊球61，实现芯片4与裸铜区13之间的电性连接。当然，在本发明另一种实施方式中，可在芯片焊垫41上设置第三焊球63，第一焊线71在与金属焊膏层3连接的一端形成有第一焊球61，另一端再连接至第三焊球63即可，同样能够实现芯片4与裸铜区13之间的电性连接，同样的，在此实施方式中，第一焊线71与金属焊膏层3连接的一端形成的第一焊球61的底面及部分侧面设置于金属焊膏层3内，并与金属焊膏层3形成共金结构。
当焊接层2为镀银层时，第二焊线72与金属焊膏层3连接的一端形成第二焊球62，第二焊线72与焊接层2连接处呈鱼尾结构(图中未示出)，实现管脚12和裸铜区13的电性连接。当然，在本发明其他实施方式中，在第二焊线72与焊接层2连接的一端也可以形成有第四焊球64，如图3所示，第二焊线72的另一端再连接至第二焊球62，同样能够实现管脚12和裸铜区13的电性连接。
当焊接层2为利用锡膏制作形成的另一金属焊膏层时，第二焊线72在与另一金属焊膏层(焊接层2)连接的一端形成有第四焊球64，需要说明的是，当焊接层2为利用锡膏制作形成的另一金属焊膏层时，第四焊球64的底面及部分侧面设置于该另一金属焊膏层内，并与另一金属焊膏层形成共金结构，第四焊球64的上表面高于另一金属焊膏层的上表面，第二焊线72的另一端再连接至第二焊球62，同样也能够实现管脚12和裸铜区13之间的电性连接，相比焊接层2为镀银层的方案，利用锡膏形成另一金属焊膏层与第四焊球64之间的焊接结合力大大提高。当然，在本发明其他实施方式中，在另一金属焊膏层(焊接层2)上表面设置第四焊球64，第二焊线72在与金属焊膏层3连接的一端形成第二焊球62，另一端再连接到第四焊球64，同样能够实现管脚12和裸铜区13之间的电性连接。
具体的封装结构可根据不同的焊线工艺制作得到，本发明在此不作限制。
实施例4
如图5和6所示，为本发明实施例4中提供的一种实现裸铜区焊线的封装结构，与实施例3中封装结构不同的是，在本实施例中，于裸铜区13上表面靠近焊垫41的区域处和靠近管脚12的区域处分别设置第一金属焊膏层31和第二金属焊膏层32。
具体的，在第一金属焊膏层31上表面设置第一焊球61，第一焊线71在与焊垫41连接的一端形成有第三焊球63，另一端再连接至第一焊球61，实现芯片4与裸铜区13之间的电性连接，当然在其他实施方式中，也可在焊垫41上设置第三焊球63，第一焊线71在与第一金属焊膏层31连接的一端形成第一焊球61，另一端再连接至第三焊球63即可，同样能够实现芯片4与裸铜区13之间的电性连接。
进一步的，在第二金属焊膏层32上表面设置第二焊球62，第二焊线72在与焊接层2连接的一端形成有第四焊球64，另一端再连接至第二焊球62，实现管脚12与裸铜区13之间的电性连接，当然在其他实施方式中，也可在焊接层2上设置第四焊球64，第二焊线72在与第二金属焊膏层32连接的一端形成第二焊球62，另一端再连接至第四焊球64即可，同样能够实现管脚12与裸铜区13之间的电性连接。
具体的封装结构可根据不同的焊线工艺制作得到，本发明在此不作限制。
本实施例中其他具体结构与实施例3中封装结构相同，本发明在此不再具体描述。相比实施例3中的封装结构，在靠近芯片4和管脚12的裸铜区13表面分别设置有金属焊膏层，能够减小芯片4和管脚12与裸铜区13之间的焊线长度，提高焊线结构的稳定性，且减小金属焊膏层3的面积，节约成本。
综上所述，本发明在引线框架的裸铜区部分区域上表面形成一层金属焊膏层，在金属焊膏层上至少制作两个焊球，将两个焊球分别引线键合至芯片焊盘上和管脚上，实现芯片和管脚能通过裸铜区实现电性连接，大大减小现有技术中直接将芯片焊盘引线键合至管脚的焊线长度；并且，金属焊膏层加热状态下呈现半熔状态，其上制作的焊球底面及部分表面能够与金属焊膏层形成共金结构，增强焊接结合力。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (14)

1.一种实现裸铜区焊线封装结构的制作方法，其特征在于，所述制作方法包括步骤：
提供一引线框架，所述引线框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述基岛表面为裸铜区；
在所述管脚上表面形成一焊接层；
在所述裸铜区上表面部分区域形成金属焊膏层；
提供至少一块芯片，将所述芯片贴装于所述裸铜区上方；
加热使所述金属焊膏层呈半熔状态，当所述金属焊膏层处于半熔状态时，在所述金属焊膏层上表面至少制作第一焊球和第二焊球，使所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构；
将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述焊接层通过第二焊线电性连接，所述芯片依次通过所述第一焊线、金属焊膏层和第二焊线与所述管脚实现电性连接。
2.根据权利要求1所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述在所述裸铜区上表面部分区域形成金属焊膏层，具体包括：
于所述裸铜区上表面部分区域处，利用印刷/点/激光喷射厚度为5～25μm的锡膏，制作形成锡膏层作为所述金属焊膏层。
3.根据权利要求2所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述加热使所述金属焊膏层呈半熔状态，当所述金属焊膏层处于半熔状态时，在所述金属焊膏层上表面至少制作第一焊球和第二焊球，使所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构，具体包括：
设置焊接温度，使所述金属焊膏层呈半熔状态；
将劈刀口的预留焊线分别在金属焊膏层上表面部分区域处熔融行成第一焊球和第二焊球，在所述焊接温度下，所述第一焊球和所述第二焊球的底面及部分侧面与所述金属焊膏层形成共金结构，所述第一焊球和所述第二焊球的上表面高于所述金属焊膏层的上表面；
利用所述劈刀，将连接于所述第一焊球和所述第二焊球的焊线切断。
4.根据权利要求3所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述在所述管脚表面形成一焊接层，具体包括：
利用电镀工艺，于所述管脚上表面形成一镀银层。
5.根据权利要求3所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述在所述管脚表面形成一焊接层，具体包括：
利用印刷/点/激光工艺，于所述管脚上表面喷射锡膏，制作形成另一金属焊膏层。
6.根据权利要求4所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述管脚通过第二焊线电性连接，具体包括：
控制所述劈刀输送所述第一焊线在所述焊垫上熔融形成第三焊球，并将所述第一焊线引线键合至所述第一焊球；
控制所述劈刀输送所述第二焊线在所述镀银层上熔融形成第四焊球，并将所述第二焊线引线键合至所述第二焊球。
7.根据权利要求5所述的实现裸铜区焊线封装结构的制作方法，其特征在于，所述将所述第一焊球和所述芯片上表面的焊垫通过第一焊线电性连接，将所述第二焊球和所述管脚通过第二焊线电性连接，具体包括：
控制所述劈刀输送所述第一焊线在所述焊垫上熔融形成第三焊球，并将所述第一焊线引线键合至所述第一焊球；
控制所述劈刀输送所述第二焊线在所述另一金属焊膏层上熔融形成第四焊球，在所述焊接温度下，所述第四焊球的底面及部分侧面与所述另一金属焊膏层形成共金结构，所述第四焊球的上表面高于所述另一金属焊膏层的上表面；
控制所述劈刀将所述第二焊线引线键合至所述第二焊球。
8.一种实现裸铜区焊线的封装结构，其特征在于，其采用权利要求1～7中任一项所述的实现裸铜区焊线封装结构的制作方法制作得到。
9.一种实现裸铜区焊线的封装结构，包括引线框架和至少一块芯片，所述引线框架包括至少一个基岛和分布于所述基岛周侧的管脚，所述基岛表面设置有裸铜区，所述芯片设置于所述裸铜区上方，所述芯片上表面设置有至少一焊垫，所述管脚上表面设置有一焊接层，其特征在于，
所述裸铜区上表面部分区域还设置有金属焊膏层，所述金属焊膏层上表面设置至少有第一焊球和第二焊球，所述第一焊球和所述第二焊球的底面及部分侧面设置于所述金属焊膏层内，并与所述金属焊膏层形成共金结构；
所述第一焊球与所述焊垫之间通过第一焊线连接，所述第二焊球与所述焊接层之间通过第二焊线连接，所述芯片依次通过所述第一焊线、金属焊膏层和第二焊线与所述管脚实现电性连接。
10.根据权利要求9所述的实现裸铜区焊线的封装结构，其特征在于，所述第一焊球和所述第二焊球的上表面高于所述金属焊膏层的上表面。
11.根据权利要求10所述的实现裸铜区焊线的封装结构，其特征在于，所述金属焊膏层的厚度为5～25μm。
12.根据权利要求11所述的实现裸铜区焊线的封装结构，其特征在于，所述第一焊线在与所述焊垫连接的一端形成有第三焊球，另一端连接至所述第一焊球。
13.根据权利要求12所述的实现裸铜区焊线的封装结构，其特征在于，所述焊接层为镀银层，所述第二焊球与所述镀银层之间通过第二焊线连接。
14.根据权利要求12所述的实现裸铜区焊线的封装结构，其特征在于，所述焊接层为另一金属焊膏层，所述第二焊线在与所述另一金属锡膏层连接的一端形成有第四焊球，所述第四焊球的底面及部分侧面设置于所述另一金属焊膏层内，并与所述另一金属焊膏层形成共金结构，所述第四焊球的上表面高于所述另一金属焊膏层的上表面，所述第二焊线的另一端连接至第二焊球。
CN202210864628.0A 2022-07-21 2022-07-21 实现裸铜区焊线的封装结构及其制作方法 Pending CN115172174A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210864628.0A CN115172174A (zh) 2022-07-21 2022-07-21 实现裸铜区焊线的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210864628.0A CN115172174A (zh) 2022-07-21 2022-07-21 实现裸铜区焊线的封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115172174A true CN115172174A (zh) 2022-10-11

Family

ID=83497381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864628.0A Pending CN115172174A (zh) 2022-07-21 2022-07-21 实现裸铜区焊线的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115172174A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577549A (zh) * 2024-01-18 2024-02-20 苏州锐杰微科技集团有限公司 一种芯片封装用植球机及其工作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117577549A (zh) * 2024-01-18 2024-02-20 苏州锐杰微科技集团有限公司 一种芯片封装用植球机及其工作方法
CN117577549B (zh) * 2024-01-18 2024-04-23 苏州锐杰微科技集团有限公司 一种芯片封装用植球机及其工作方法

Similar Documents

Publication Publication Date Title
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
US6163463A (en) Integrated circuit chip to substrate interconnection
US8563364B2 (en) Method for producing a power semiconductor arrangement
CN101378051B (zh) 半导体器件及其制造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
TW201409517A (zh) 保護元件用之保險絲元件及使用該保險絲元件之電路保護元件
JP2014513870A (ja) ウォータフォール・ワイヤボンディング
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
US6670706B2 (en) Semiconductor device including a semiconductor pellet having bump electrodes connected to pad electrodes of an interconnect board and method for manufacturing same
JP2001015541A (ja) 半導体装置および半導体装置の製造方法
CN115172174A (zh) 实现裸铜区焊线的封装结构及其制作方法
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JPH0778932A (ja) 半導体装置の製造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
US10535589B2 (en) Clip structure and semiconductor package using the same
JP2007073763A (ja) 半導体装置およびその製造方法
JPH098046A (ja) 半導体チップの突起電極形成方法
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JPH0546271Y2 (zh)
JPH02250328A (ja) ワイヤボンダ、ワイヤボンダを用いたバンプ形成方法
JPS63215058A (ja) 絶縁物封止型半導体装置
US20080079128A1 (en) Lead frame type stack package and method o fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination