CN114787975A - 电子零件的制造方法 - Google Patents

电子零件的制造方法 Download PDF

Info

Publication number
CN114787975A
CN114787975A CN202080083645.XA CN202080083645A CN114787975A CN 114787975 A CN114787975 A CN 114787975A CN 202080083645 A CN202080083645 A CN 202080083645A CN 114787975 A CN114787975 A CN 114787975A
Authority
CN
China
Prior art keywords
bump
temperature
mounting substrate
size
printing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080083645.XA
Other languages
English (en)
Inventor
平田胜则
下石坂望
中野高宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kennaike Technology Co ltd
Kennike Technology Co ltd
Original Assignee
Kennaike Technology Co ltd
Kennike Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kennaike Technology Co ltd, Kennike Technology Co ltd filed Critical Kennaike Technology Co ltd
Publication of CN114787975A publication Critical patent/CN114787975A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种电子零件的制造方法，具备：准备设置了多个凸块的安装基板的工序；准备具有多个外部导体部件的被安装部件的工序；在安装基板中的形成了凸块的面以及在被安装部件中的外部导体部件为面的之一或二者涂布紧固部件的工序；以多个凸块与多个外部导体部件接触的方式通过紧固部件紧固安装基板和被安装部件的工序。涂布紧固部件的工序包含：准备将包含具有对应温度粘度发生变化的特性的第一主要成分以及第二主要成分的材料作为紧固部件的工序；在比第一温度低的温度下将紧固部件涂布在安装基板以及被安装部件的之一或二者上的工序，紧固工序包含在紧固部件的温度比第一温度低的状态下将安装基板相对于被安装部件按压的工序；将紧固部件加热至比第二温度高的温度而使紧固部件固化的工序。

Description

电子零件的制造方法
技术领域
本发明涉及电子零件的制造方法。
背景技术
一直以来，已知如专利文献1所公开那样，通过非导电性粘接剂粘接设置了凸块的安装基板和设置了外部导体部件的半导体芯片的方法。
现有技术文献
专利文献
专利文献1:日本专利第5513417号公报
发明内容
然而，在上述以往的技术中，在通过非导电性粘接剂紧固安装基板与半导体芯片时，产生在凸块与外部导体部件之间残留非导电性粘接剂，对凸块与外部导体部件之间的导电性造成影响的问题。
本发明的目的在于，在通过非导电性粘接剂紧固安装基板与半导体芯片的电子零件中，使凸块与外部导体部件之间的导电性提高。
根据本发明的一方式，具备：准备设置了多个凸块的安装基板的工序、准备具有多个外部导体部件的被安装部件的工序、在安装基板中的形成了凸块的面以及在被安装部件中外部导体部件为面的之一或二者涂布紧固部件的工序以及以多个凸块与多个外部导体部件接触的方式将安装基板相对于被安装部件按压，通过紧固部件紧固安装基板与被安装部件的工序，涂布紧固部件的工序包含：准备将包含具有对应温度粘度发生变化的特性的第一主要成分以及第二主要成分的材料作为紧固部件的工序，第一主要成分在第一温度下具有最低的第一粘度，第二主要成分在比第一温度高的第二温度下具有最低的第二粘度，紧固部件在比第一温度低的第三温度下具有比第一粘度以及第二粘度高的粘度并且具有在比第二温度高的第四温度下固化的特性，以及将紧固部件在比第一温度低的温度下涂布在安装基板以及被安装部件的之一或二者上的工序，紧固的工序包含：在紧固部件的温度比第一温度低的状态下将安装基板相对于被安装部件按压的工序，以及将紧固部件加热至比第二温度高的温度并使紧固部件固化的工序。
发明效果
根据涉及的方式，在通过非导电性粘接剂紧固安装基板与被安装部件时，能够降低在凸块与外部导体部件之间非导电性粘接剂的残留。由此，能够提供在凸块与外部导体部件之间具有充分导电性的电子零件。
附图说明
图1的(a)～(d)是表示实施方式一涉及的安装基板的制造工序的纵截面图。
图2的(a)～(c)是表示实施方式一涉及的电子零件的制造工序的纵截面图。
图3的(a)～(c)是实施方式一涉及的电子零件的立体图以及其一部分的纵截面图。
图4的(a)～(d)是表示凸块的形成位置的变型的俯视图。
图5的(a)～(d)是与图4(a)～(d)对应的纵截面图。
图6的(a)～(d)是表示凸块的构造例的纵截面图。
图7的(a)～(e)是表示实施方式二涉及的凸块的制造工序的纵截面图。
图8是表示实施方式三涉及的凸块的平面图案的俯视图。
图9是表示非导电性粘接剂25的温度-粘度特性的一例的图。
图10是表示非导电性粘接剂25所包含的多种主要成分的温度-粘度特性的一例的图。
图11是表示非导电性粘接剂25的温度-粘度特性的其他例子的图。
图12是表示非导电性粘接剂25的温度-粘度特性的其他例子的图。
图13是表示比较例中的非导电性粘接剂的温度-粘度特性的图。
图14是表示实施方式四涉及的安装基板的制造工序的纵截面图。
图15是表示印刷墨水15x所包含的导电粒子51的尺寸的累积分布的一例的图。
图16是表示印刷制版30的开口33的尺寸与凸块不合格率(非导通率)以及凸块高度的关系的一例的图。
具体实施方式
图1的(a)～(d)是表示实施方式一涉及的安装基板B的制造工序的纵截面图。图2的(a)～(c)是表示实施方式一涉及的电子零件A的制造工序的纵截面图。图3是实施方式一涉及的电子零件A的立体图以及其一部分的纵截面图。
以下，参照图1～图3，关于本实施方式涉及的安装基板B以及电子零件A的制造工序以及它们的构造进行说明。
[安装基板的构造以及制造工序]
首先，在图1的(a)所示的工序中，准备作为基材的陶瓷基板10。在陶瓷基板10的上表面形成作为导体部件的布线11。陶瓷基板10为经由绝缘膜层积大量通孔(插座)12或布线11的公知的多层基板，在陶瓷基板10的背面设置有背面电极13。在陶瓷基板10上，大量部分区域Rn设置成棋盘格状，各部分区域Rn装载半导体芯片等的被安装部件。在图1的(a)～(d)中例示有各部分区域Rn的一部分的纵截面构造。
此外，作为基材，不限定于陶瓷基板，也可以使用除了陶瓷以外的无机材料或有机树脂的刚性布线基板、柔性基板等。此外，不限定于多层布线基板，也可以为仅设置了单层布线的布线基板。
在本实施方式中，布线11以70μm左右的间距配置。布线11的宽度为30～40μm左右，厚度为5～10μm左右。作为布线11的材料，存在例如铜、铜合金，铝、铝合金，钨、钨合金，钼、钼合金等，也可以使用任一种。
接着，在图1的(b)所示的工序中，将仅希望转印墨水的部分开口的印刷制版30配置在陶瓷基板10上，在其上载置浆料状的印刷墨水15x。然后，使刮刀31在印刷制版30上滑动，从印刷制版30的开口在陶瓷基板10上转印印刷墨水15x。作为印刷墨水15x，一般来说，使用银浆料(导电银浆料)等的导体浆料，但也可以使用树脂墨水等的非导体浆料。
其结果是，如图1的(c)所示，转印的印刷墨水15x流动，形成山状的凸块主体部15a。在该例中，凸块主体部15a仅与布线11接触，但如后述那样，优选凸块主体部15a也与陶瓷基板10接触。由银浆料构成的印刷墨水15x将高导电银粉与树脂粘合剂作为主要成分。树脂粘合剂的固化温度为例如100～200℃左右。
接着，在该状态下使银浆料固化。此时，凸块主体部15a如局部放大图所示，为银粒子堆积成山状的构造。然后，通过固化，凸块主体部15a与布线11以及陶瓷基板10被牢固地接合。
此外，在如图1的(c)所示的工序中，也可以仅预先固化凸块主体部15a。在这种情况下，由于经过之后说明的芯片安装工序，所以通过使安装所使用的粘接剂固化的工序，可以同时进行凸块15整体的固化。在本实施方式中，如后述那样作为粘接剂使用环氧树脂。因此，在采用该工序的情况下，将能够以比环氧树脂的热固化温度低的温度固化的树脂粘合剂用于印刷墨水即可。
此外，代替树脂粘合剂，也可以使用在较高温度(例如500℃以上)下烧制的玻璃粉(Glass Frit)等的无机粘合剂(或者无机粘合剂与树脂粘合剂的混合物)。在这种情况下，能够使凸块主体部15a与陶瓷基板10通过金属化接合。在这种情况下，通过适当选择无机粘合剂(或者无机粘合剂与树脂粘合剂的混合物)的组成，凸块主体部15a能够塑性变形。
如图1的(c)的放大图所示，由于通过银浆料的印刷形成的凸块主体部15a具有基于银粒子的凹凸较大的表面，所以能够较高地维持在安装时与粘接剂的密接性。
接着，在如图1的(d)所示的工序中，形成由镀层构成的凸块表膜15b。在凸块表膜15b的形成中，能够使用电镀或无电镀。作为镀层的材质，存在例如镍/金层、镍/钯/金层、金单层等，可以采用任一种，在本实施方式中采用金单层。此时，虽然在图1的(d)中没有示出，但在布线11的表面也形成镀层14(参照图5的(b))。
通过上述凸块主体部15a和凸块表膜15b，构成用于将被安装部件的外部导体部件与导体部件(布线11)电连接的凸块15。
以上，经过图1的(a)～(d)所示的各工序，形成具备在上表面形成导体部件(布线11)的基材(陶瓷基板10)和在基材上形成的凸块15的安装基板B。
[电子零件的构造以及制造工序]
接着，在如图2的(a)所示的工序中，将作为紧固部件的非导电性粘接剂(NCP)25从容器32涂布到安装基板B的上表面上。作为非导电性粘接剂，可以为在固化时示出强紧固力的粘接剂，例如有环氧树脂、聚酰亚胺树脂、改性聚酰亚胺树脂等。
接着，在如图2的(b)所示的工序中，准备装载了大量半导体芯片21(被安装部件)的芯片托盘27。
接着，在如图2的(c)所示的工序中，将安装基板B载置在支持台(未图示)上，将从芯片托盘27取出的半导体芯片21装载在安装基板B的部分区域Rn上，使半导体芯片21的背面电极22(外部导体部件)与安装基板B的凸块15彼此对位。然后，通过按压部件(未图示)按压半导体芯片21并使非导电性粘接剂25固化。
图9是表示非导电性粘接剂25的温度-粘度特性的一例的图。首先，如图9所示，非导电性粘接剂25伴随着温度的上升，粘度大致缓慢降低，之后，在规定的温度范围内示出大致固定的粘度，具有当超过某个温度时固化的特性。
非导电性粘接剂25在如图2的(a)所示的工序中，例如在室温(大约25℃)左右的温度下涂布。非导电性粘接剂25在该温度下，填充设置于安装基板B的表面的布线11或凸块15之间，另一方面，具有保持覆盖凸块15的表面的状态的程度的粘度。此外，非导电性粘接剂25具有在安装基板B的周边部，如图2的(a)所示那样保持不存在非导电性粘接剂25的区域的程度的粘度。
此外，在如图2的(c)所示的紧固工序中，非导电性粘接剂25例如在室温左右的温度下经由电子零件A、安装基板B和非导电性粘接剂25贴合。然后，在电子零件A与安装基板B贴合的状态下，将半导体芯片21(电子零件A)的背面电极22相对于凸块15相对按压，并且对非导电性粘接剂25进行加热。
非导电性粘接剂25在涂布于安装基板B后被加热而其温度上升时，如图9所示，其粘度缓慢降低。此外，非导电性粘接剂25具有在其温度进一步上升时，在固定的温度范围内示出大致固定的粘度的低粘度范围。该粘度为存在于背面电极22与凸块15之间的非导电性粘接剂25朝向背面电极22以及凸块15的周围排出的程度的较低粘度。即，非导电性粘接剂25伴随着被加热而其温度上升成为低粘度，在该低粘度范围内，从背面电极22与凸块15之间排出。由此，如图3的(c)所示，以背面电极22与凸块15之间具有充分导电性的方式，背面电极22与凸块15接合。
本实施方式中的非导电性粘接剂25如图9所示那样具有保持低粘度范围广的温度特性。即，在基于本实施方式的制造方法中，在到涂布了非导电性粘接剂25被加热而固化之间，非导电性粘接剂25能够长时间保持低粘度的状态。由此，由于非导电性粘接剂25从背面电极22与凸块15之间被充分排出，所以能够在背面电极22与凸块15之间确保充分的导电性。
图10是表示非导电性粘接剂25所包含的多种主要成分的温度-粘度特性的一例的图。本实施方式的非导电性粘接剂25包含具有彼此不同的温度-粘度特性的主要成分一以及主要成分二而构成。主要成分一以及主要成分二例如为双酚F型等的环氧系树脂、双酚A型等的环氧系树脂、甲酚酚醛型环氧树脂、酚醛型环氧树脂、双环戊二烯(DCPD)型环氧树脂等。在本实施方式中，从与上述类似的环氧系树脂选择例如分子骨格或分子量不同所以熔融或者软化温度、或凝胶化或者固化温度不同，即粘度降低的温度范围不同的两种主要成分。其中，主要成分一具有粘度为5Pa/s以下的温度范围的低粘度范围一。此外，主要成分二具有粘度为5Pa/s以下的温度范围的低粘度范围二。低粘度范围二的下限比低粘度范围一的下限高，此外，其上限比低粘度范围一的上限高。低粘度范围一为大约50℃～大约90℃的范围，此外，低粘度范围二为大约70℃～大约110℃的范围。即，在本实施方式中，低粘度范围一和低粘度范围二的温度范围互相重叠。此外，主要成分二为粘度最低的温度比主要成分一的粘度为最低的温度高。在本实施方式中，主要成分一的粘度最低的温度为大约80℃，此外，主要成分二的粘度最低的温度为大约100℃。
在本实施方式中，非导电性粘接剂25包含两种主要成分，但也可以包含三种以上的主要成分。此外，非导电性粘接剂25除了多种主要成分以外，还可以包含抑制该多种主要成分的至少一种的粘度的降低或者上升或固化的抑制剂或促进粘度的降低或者上升或固化的促进剂。非导电性粘接剂25也可以包含抑制剂和促进剂这两者。
图11以及图12是表示非导电性粘接剂25的温度-粘度特性的其他例的图。如图11所示，非导电性粘接剂25也可以具有在低粘度范围的一部分，与温度上升相应地粘度上升后，粘度再次下降的特性。例如，在非导电性粘接剂25中，主要成分一的低粘度范围和主要成分二的低粘度范围重叠的区域可以没有或者有很少。此外，如图12所示，非导电性粘接剂25也具有在低粘度范围的一部分中，与温度上升相应地粘度上升后，粘度大致固定的特性。如此，非导电性粘接剂25在其粘度成为规定的粘度以下的低粘度范围的整个区域，不需要粘度大致固定。
图13是表示比较例中的非导电性粘接剂的温度-粘度特性的图。在比较例中，非导电性粘接剂包含一种主要成分。比较例中的非导电性粘接剂虽然具有伴随着温度上升其粘度降低，之后粘度上升而固化的特性，但其低粘度范围比本实施方式中的非导电性粘接剂25的低粘度范围窄。即，在比较例中，在加热非导电性粘接剂而将安装基板与半导体芯片紧固的工序中，非导电性粘接剂保持充分低粘度的时间变短。其结果是，在比较例中，可能发生存在于背面电极与凸块之间的非导电性粘接剂没有充分排出的情况。在使用比较例的非导电性粘接剂制成的电子零件和使用本实施方式的非导电性粘接剂25制成的电子零件中，当测量背面电极与凸块之间的导通率时，相对于比较例中的导通率为大约50％，本实施方式中的导通率为大致100％，确认本实施方式中的制造方法具有显著的效果。
使非导电性粘接剂25固化时，通过非导电性粘接剂25的热收缩力，凸块15塑性变形，山状的顶部平坦化(例如参照图5的(a))。凸块15的厚度为安装前的厚度的90％以下。然后，如图3的(a)、(b)所示，通过凸块15，安装基板B的布线11(导体部件)和半导体芯片21(被安装部件)的背面电极22(外部导体部件)彼此电连接。
此外，凸块不一定需要塑性变形，也可以仅弹性变形，为了实现较大变形量，优选塑性变形。
通过以上，在安装基板B上形成安装半导体芯片21(被安装部件)而构成的电子零件A。
此外，在如图2的(c)所示的截面中，凸块主体部15a仅与布线11接触，但如后述那样，优选凸块主体部15a也与陶瓷基板10接触。
此外，如图3的(c)所示，在非导电性粘接剂25(紧固部件)中添加特定填料41，也可以通过由主要成分40和多个粒子构成的特定填料41构成非导电性粘接剂25。但是，主要成分40并不一定是单独的树脂，一般来说包含各种添加剂。特定填料41使非导电性粘接剂25的热膨胀系数分别接近安装基板B(主要是陶瓷基板10)、半导体芯片21的热膨胀系数，分别降低非导电性粘接剂25与安装基板B之间以及非导电性粘接剂25与半导体芯片21之间的热应力。由此，能够提高安装基板B与半导体芯片25(被安装部件)之间的电连接的可靠性。
作为上述那样的特定填料41的材质的典型例，存在例如二氧化硅、二氧化锆、碳化硅、氧化铝等的绝缘性材料。此外，也可以是硅、锗、氮化镓等的半导体材料。此外，即使在紧固部件为非导电性粘接剂的情况下，在能够保持非导电性粘接剂25的绝缘性的范围内，也可以使用少量的钨、钼、铜、铝或者它们的合金等的金属材料。
通过添加特定填料41，能够如以下那样调节非导电性粘接剂25的热膨胀系数。
在此，在本实施方式中，安装基板B的热膨胀系数可以认为与陶瓷基板10的热膨胀系数几乎相同。例如，在陶瓷基板10为氧化铝基板的情况下，其热膨胀系数为大约7×10-6/K，在半导体芯片21为硅基板的情况下，其热膨胀系数为大约3×10-6/K。此外，环氧树脂的热膨胀系数为大约62×10-6/K左右，聚酰亚胺树脂的热膨胀系数为54×10-6/K左右，改性聚酰亚胺树脂的热膨胀系数为20～60×10-6/K左右。
另一方面，二氧化硅的热膨胀系数为大约3×10-6/K，二氧化锆的热膨胀系数为大约8×10-6/K，碳化硅的热膨胀系数为大约4×10-6/K，氧化铝的热膨胀系数为大约7.0×10-6/K。即，均具有比树脂材料的热膨胀系数低近一个数量级的热膨胀系数。
此外，由于铜的热膨胀系数为大约17×10-6/K，铝的热膨胀系数为大约21×10-6/K较高，所以降低非导电性粘接剂的热膨胀系数的功能较弱。另一方面，钨的热膨胀系数为大约4.5×10-6/K，钼的热膨胀系数为大约5.1×10-6/K，与绝缘性材料相同程度地低，所以能够充分实现热膨胀系数的调节功能。
因此，通过在主要成分40中混入特定填料41，能够使非导电性粘接剂25(紧固部件)的热膨胀系数接近半导体芯片21(被安装部件)、安装基板B的热膨胀系数。然后，根据特定填料41的材质，通过改变相对于主要成分40的特定填料41的混入比例，能够将非导电性粘接剂25的热膨胀系数调整至期望的范围。
此外，如图2的(a)～(c)所示，当将非导电性粘接剂25涂布在安装基板B上从而将半导体芯片21安装在安装基板B上时，如图3的(c)所示，一部分特定填料41b夹入凸块15与半导体芯片21的背面电极22的边界。
优选调整为固化的凸块15的硬度比非导电性粘接剂25的主要成分40硬，比特定填料41软。此外，在如图1的(c)所示的工序中，在使凸块主体部15a仅设为预固化的情况下，优选将预固化的凸块15的硬度设为比非导电性粘接剂25的主要成分40硬，且比特定填料41软。为了将其实现，适当地选择固化处理的温度和时间即可。此外，预固化的凸块15的硬度设为在最终固化处理后比特定填料41硬。
在此所谓的凸块的“硬度”是指在构成凸块的印刷墨水凝固的状态下相对于塑性变形的阻力。作为评价硬度的方法，存在维氏硬度计、硬度计等。
由此，如图3的(c)所示，上述一部分特定填料41b与背面电极22接触并按入凸块15中。此时，在凸块15与背面电极22的边界的区域，非导电性粘接剂25的主要成分40在凸块15的基部附近以外的部分几乎向外侧排除。由此，凸块15与背面电极22在除了夹入上述一部分特定填料41b的部分的区域彼此电稳定地接触。其结果是，安装基板B-半导体芯片21(被安装部件)之间的电连接的可靠性得到提高。
此外，当将上述特定填料41设为钨、钼等的导体粒子时，由于在非导电性粘接剂25的外侧部分保持绝缘性，并且经由上述一部分特定填料41b导通凸块25与背面电极22，所以上述电连接的可靠性进一步提高。
[凸块形成位置的变形例]
在上述实施方式中，在安装基板B中，使凸块15仅在布线11之上形成，但在本实施方式中，能够使凸块形成在很多位置。
图4的(a)～(d)是表示凸块15的形成位置的变形例的俯视图。图5的(a)～(d)是与图4的(a)～(d)对应的纵截面图。图4的(a)～(d)以及图5的(a)～(d)的左图表示安装基板的状态，右图表示安装了半导体芯片21后的电子零件A的状态。
图4的(a)以及图5的(a)表示在安装基板B中，使凸块15跨着布线11和其两侧的陶瓷基板10的区域而形成的情况。虽然在如图5的(a)所示的截面中未示出，但在其他截面中，与凸块表膜15b连续的镀层形成于布线11的表面。然后，在安装了半导体芯片21后，通过半导体芯片21的背面电极22(未显示)，凸块15被按压而塑性变形，如图5的(a)所示，顶部(也在中央部)平坦化。
图4的(b)以及图5的(b)表示在安装基板B中，使凸块15跨着布线11与其一侧的陶瓷基板10的区域而形成的情况。如图5的(b)所示，在布线11的表面也形成镀层14，凸块表膜15b与布线11的镀层14成为连续的膜。然后，在安装了半导体芯片21后，如图5的(b)所示，通过半导体芯片21的背面电极22(未显示)，凸块15被按压而塑性变形，顶部平坦化。
图4的(c)以及图5的(c)表示在安装基板B中，使凸块15跨着布线11的前端部和与此相邻的陶瓷基板10的区域而形成的情况。在与图示的截面正交的截面中，成为如图4的(b)以及图5的(b)所示的形状。
在这种情况下，在安装了半导体芯片21后，通过半导体芯片21的背面电极22(未表示)，凸块15被按压而塑性变形，顶部平坦化。此外，在布线11的表面也形成镀层14，凸块表膜15b和布线11的镀层14成为连续的膜。
图4的(d)以及图5的(d)表示在安装基板B中，仅在与布线11相邻的陶瓷基板10的区域形成凸块15的情况。图示的截面为与如图4的(a)～(c)以及图5的(a)～(c)所示的截面正交的截面。
在这种情况下，在安装了半导体芯片21后，通过半导体芯片21的背面电极22(未表示)，凸块15被按压而塑性变形，顶部平坦化。此外，在布线11的表面也形成镀层14。然后，由于塑性变形的凸块表膜15b与布线11的镀层14互相接触，所以在安装后，成为凸块15与布线11导通的状态。
尤其是，在上述图4的(a)～(c)以及图5的(a)～(c)所示的变形例中，凸块15跨越布线11和陶瓷基板10的各表面。由此，由于凸块15不仅与布线11，也与陶瓷基板10密接，所以布线11与陶瓷基板10(基材)的密接性得到强化。
[凸块的构造例]
在上述实施方式中，关于凸块15通过凸块主体部15a和凸块表膜15b构成的例子进行说明，但本实施方式的凸块15的构造不限定于涉及的例子。
图6的(a)～(d)是表示凸块的构造例的纵截面图。
在如图6的(a)所示的构造中，由通过印刷形成的银单层构成凸块15。在这种情况下，由于不需要对凸块15的表面实施电镀的工序，并且不使用金，所以能够削减制造成本。此外，安装时凸块15的塑性变形也变得容易。
在如图6的(b)所示的构造中，在凸块主体部15a与凸块表膜15b之间夹着中间镀层15c。在这种情况下，例如，作为中间镀层15c能够形成镍镀层，作为凸块表膜15b能够形成金镀层。即，能够将镀层设为镍/金层。在这种情况下，通过中间镀层15c，能够使凸块主体部15a与凸块表膜15b的密接性提高，且能够使金电镀厚度变薄而削减制造成本。
中间镀层15c可以为多个镀层，例如镍/鈀层。
在如图6的(c)所示的构造中，在凸块主体部15a与凸块表膜15b之间，仅在其顶部夹着中间镀层15c。在这种情况下，例如，作为中间镀层15c能够形成镍镀层，作为凸块表膜15b能够形成金镀层。由于镍镀层较硬，所以可能妨碍凸块15整体的变形，但在如图6的(c)所示的构造中，在不存在镍镀层的区域容易塑性变形。由此，通过中间镀层15c，能够确保凸块主体部15a与凸块表膜15b的密接性，且能够实现安装的容易化。
在如图6的(d)所示的构造中，凸块表膜15b以及中间镀层15c仅形成于凸块主体部15a的顶部。在该构造中，与如图15的(c)所示的构造相比，凸块15整体的塑性变形更加容易。
关于上述图6的(c)、(d)所示的构造的制造工序的一例，在实施方式二中进行说明。
基于本实施方式的安装基板B以及电子零件时，得到以下的作用效果。
由于凸块15的至少主体部15a通过印刷形成，所以能够通过电镀形成困难的厚膜的凸块15。由此，即使在基材或导体部件的高度位置的偏差较大的情况下，也能够经由凸块15较高地维持布线11(导体部件)与半导体芯片21(被安装部件)的背面电极22(外部导体部件)之间的电连接的可靠性。即，能够较高地维持安装基板B与被安装部件之间的电连接的可靠性。
如后述，即使使用陶瓷基板10，如果包含翘曲和形成时的导体部件的尺寸误差，则存在各部分区域Rn的导体部件(布线11等)的高度偏差为10μm左右以上的情况。然而，在上述以往的专利文献1中的通过电镀形成的突起电极中，由于抗蚀剂膜厚或电镀时间的限制，其厚度实际上为5～8μm，所以不能较高地维持导体部件与被安装部件的外部导体部件的电连接的可靠性。而且，由于专利文献1的突起电极将布线表面作为基准面形成，所以在由基材的翘曲等为起因的基材面的高度位置的偏差上重叠布线的厚度偏差，突起电极的高度位置的偏差大。
与此相对，通过印刷形成的凸块主体部15a的顶部的厚度能够厚至20～50μm左右，所以即使导体部件的高度位置的偏差较大，也能够较高地维持导体部件与被安装部件的外部导体部件的电连接的可靠性。此外，由于通过本实施方式的印刷形成的凸块主体部15a将基材面作为基准面形成，所以能够无视布线等的导体部件的偏差。
在上述实施方式中，作为基材使用了陶瓷基板，但作为本实施方式的基材，也可以使用玻璃基板等除了陶瓷基板以外的无机基板或者由聚酰亚胺、PET、PEI等构成的有机基板。
尤其是，作为基材与有机基板相比使用陶瓷基板等的无机基板，存在很多优点。例如，用1000个端子级别的封装进行对比。
一般来说，在有机基板中，封装面积(与部分区域Rn对应)为边长30mm以上的正方形，基板厚度为2mm以上，在陶瓷基板等的无机基板中，能够将部分区域Rn的面积减少64％左右，将基板厚度减少78％左右。此外，陶瓷基板等的无机基板整体的大小为边长100～300mm的正方形。
此外，与有机基板相比，陶瓷基板等的耐热性、耐湿性高，得到可靠性高的电子零件。
此外，在有机基板中，在高温时，在边长30mm的正方形中产生250μm左右的翘曲，但在陶瓷基板等中，能够将高温时的翘曲抑制在50μm以下。
然而，即使使用陶瓷基板等，如果包含翘曲和在形成时的导体部件的尺寸误差，则在导体部件(布线11等)的高度偏差达到10μm左右以上。
此外，在具有某种程度的柔软性的有机基板的情况下，在安装时将被安装部件向安装基板侧强力按压时，由于有机基板变形，所以导体部件(布线11等)的高度偏差变小。由此，即使突起电极的厚度薄，也容易使突起电极与导体部件和外部导体部件双方接触。
与此相对，在较硬的陶瓷基板或玻璃基板等中，在安装时即使将被安装部件向安装基板侧按压，也难以缩小导体部件(布线11等)的高度偏差。由此，通过将本实施方式适用于陶瓷基板等的无机基板，能够活用上述那样的无机基板的优点且较高地维持连接的可靠性。
尤其是，从基材(在本实施方式中，陶瓷基板10)的上表面到凸块15上端的高度为在导体部件(在本实施方式中，布线11)的高度的两倍以上，从而能够容易地吸收导体部件的高度偏差。
在上述实施方式中，将凸块的形状设为山状，但也可以不一定为山状。即使前端为比较平坦的高台状，通过安装时的凸块变形，能够较高地维持安装后的电连接的可靠性。
此外，凸块的变形优选为塑性变形，但也不一定限定于塑性变形，可以为弹性变形。在弹性变形的情况下，能够通过非导电性粘接剂等的紧固部件的紧固力确保电连接的可靠性。
(实施方式二)
在本实施方式中，关于如上述图6的(c)或者(d)所示的凸块构造的制造工序的一例进行说明。
图7的(a)～(e)是表示实施方式二涉及的凸块的制造工序的纵截面图。
首先，在如图7的(a)所示的工序中，在陶瓷基板10上，通过使用了银浆料的丝网印刷，跨着线11以及其两侧的陶瓷基板10的区域形成凸块主体部15a。凸块主体部15a的形成方法如在实施方式一中所说明的。
接着，在如图7的(b)所示的工序中，在陶瓷基板10上形成比凸块主体部15a厚的初始抗蚀剂膜Re1。然后，在如图7的(c)所示的工序中，向初始抗蚀剂膜Re1照射O2等离子体，形成比凸块主体部15a薄的减厚抗蚀剂膜Re2。此时，仅山状的凸块主体部15a之中的顶部与减厚抗蚀剂膜Re2相比向上方突出。
然后，在如图7的(d)所示的工序中，实施无电镀，在凸块主体部15a之中的露出的顶部表面形成由镍层构成的中间镀层15c。然而，也可以代替无电镀，实施电镀。
之后，在如图7的(e)所示的工序中，通过抗蚀剂剥离剂或O2等离子体照射等除去减厚抗蚀剂膜Re2后，实施无电镀，在凸块主体部15a与中间镀层15c的表面上形成由金构成的凸块表膜15b。然而，也可以代替无电镀，实施电镀。
即，形成使中间镀层15c仅在凸块主体部15a与凸块表膜15b之间的顶部介入而构成的凸块15。
通过以上，形成如图6的(c)所示的凸块15。
另一方面，在如图7的(d)所示的工序之后，不进行减厚抗蚀剂膜Re2的去除，接着实施使用了金的无电镀，如图7的(d)的虚线所示，也可以仅在中间镀层15c之上形成凸块表膜15b。在这种情况下，得到如图6的(d)所示的凸块15的构造，凸块表膜15b没有存在于除了凸块主体部15a的顶部以外的区域上。
此外，在如图7的(a)所示的工序中，作为凸块主体部15a，也可以仅使用非导电性材料，例如有机树脂。在这种情况下，在实施无电镀之前，需要生成无电镀的核的处理。
由于上述无电镀或其核生成处理为公知惯用的处理，所以省略详细的说明。
一般来说，在实施电镀的情况下，需要形成覆盖非电镀区域的抗蚀剂图案。在这种情况下，由于要求覆盖非电镀区域的抗蚀剂图案与布线11或凸块主体部15a的图案的对齐，所以需要针对抗蚀剂图案的光刻工序。
与此相对，在实施方式二的方法中，利用通过印刷形成的凸块主体部15a为山形形状的点，通过仅实施将初始抗蚀剂图案Re1的厚度变薄的处理(在本实施方式中，O2等离子体照射)，能够使仅实施无电镀的区域露出。即，通过自对齐作用，不需要光刻工序，从而能够实现制造工序的简化和制造成本的削减。
(实施方式三)
接着，关于用于被安装部件在安装时顺利地进行粘接剂的流动的实施方式三进行说明。
图8是表示实施方式三涉及的凸块15的平面图案的俯视图。
如该图所示，在本实施方式中，将凸块15的平面形状设定为从陶瓷基板10(基材)的中央侧朝向周边侧的第一方向x的尺寸比与第一方向x正交的第二方向y的尺寸长。即，第一方向x为凸块15的长边方向。作为凸块15的平面形状，除了如图8所示的椭圆以外，存在长圆、长方形、菱形、卡车形状、不规则形状等，可以采用任一个。
此外，在陶瓷基板10之上，除了凸块15以外，设置有虚拟(dummy)凸块16。
基于本实施方式，得到以下效果。
在将被安装部件安装在安装基板上时，作为紧固剂将粘接剂(在实施方式一中的非导电性粘接剂25)涂布于如图8所示的区域Ra，在其上装载被安装部件。此时，在自然状态下，粘接剂从区域Ra漫延至区域Rb。
在实施方式中，由于设定为上述第一方向x的凸块15的尺寸比与第一方向x正交的第二方向y的凸块15的尺寸长，所以粘接剂的流动性得到提高。
此外，如区域Rb所示，与粘接剂难以流动至陶瓷基板10的角部相反，粘接剂在边部溢出。由此，在本实施方式中，设置虚拟凸块16，妨碍粘接剂向边部的流动，从而粘接剂尽可能向各方向均匀地流动。由此，通过本实施方式，能够抑制粘接剂向边部溢出。
此外，在本实施方式中，将上述第一方向x作为与矩形的陶瓷基板10的各个边正交的方向或者平行的方向，但第一方向x(长边方向)也可以为从中心点朝外的方向(半径方向)。即，不拘泥于陶瓷基板10的形状如何，也可以为凸块15的长边方向放射状地排列的图案。
然而，通过本实施方式那样排列，由于能够适合通常的布线图案，所以能够顺利地进行安装。
(实施方式四)
接着，在如图1的(b)所示的工序中，关于将印刷墨水15x向陶瓷基板10转印的实施方式四进行说明。
图14是表示实施方式四涉及的安装基板的制造工序的纵截面图。图14与图1的(b)相同，例示图1的(a)中的各部分区域Rn的一部分的纵截面构造。
如图14所示，在本实施方式中，在陶瓷基板10上载置印刷制版30后，将印刷墨水15x供给至印刷制版30上，将刮刀31从图的左边向右边滑动而将印刷墨水15x向印刷制版30的开口部33填充。此外，刮刀31刮掉在印刷制版30上存在的印刷墨水。由此，印刷墨水15x仅在开口部33填充，填充后的印刷墨水53向陶瓷基板10转印。然后，使填充后的印刷墨水53固化，形成凸块15(或者凸块主体部15a)。
图15是表示印刷墨水15x所包含的导电粒子51的尺寸累积分布的一例的图。在本实施方式中，印刷墨水15x将大量导电粒子51和树脂粘合剂52作为主要成分。导电粒子51具有如图15所示那样的尺寸累积分布。即，在本实施方式中，大部分导电粒子51的尺寸分布在大致0.1μm以上20μm以下。此外，导电粒子51的累积50％尺寸为6.8μm，此外，累积90％尺寸为14.8μm。
图16是表示印刷制版30的开口33的尺寸与凸块不合格率(非导通率)以及凸块高度之间的关系的一例的图。在图16中，横轴表示印刷制版30的开口部33的尺寸(μm)、左纵轴表示凸块15的不合格率(％)、右轴表示凸块高度(μm)。此外，表示凸块高度的图也表示各点中的误差范围(偏差)。凸块不合格率为背面电极与凸块之间的非导通率。此外，凸块高度是指使填充后的印刷墨水53固化的凸块15(或者凸块主体部15a)的高度。此外，图16是测量使用厚度t为30μm的印刷制版30，将保持如图15所示的累积分布的印刷墨水15x在陶瓷基板10上转印而形成的凸块的结果。
在图16中，开口尺寸A为20μm的凸块不合格率为大约62％时，伴随着开口尺寸A变大，凸块不合格率减少，开口尺寸A为30μm的不合格率为大约6％，开口尺寸A为40μm以上的凸块不合格率为大致0％。这是认为在开口尺寸A相对于印刷制版30的厚度t不不足够大的情况下(例如，开口尺寸A为30μm以下)，导电粒子51在印刷制版30的开口部33残留，印刷墨水15x没有被充分地转印在陶瓷基板10上而产生的。由此，认为印刷制版30的开口尺寸A优选为导电粒子51的累积50％尺寸的大约4倍以上或者累积90％尺寸的大约2倍以上。例如，在如图16所示的结果中，印刷制版30的开口尺寸A相对于作为累积50％尺寸的6.8μm(参照图15)为大约5.8倍，此外，相对于作为累积90％尺寸的14.8μm(参照图15)为大约2.7倍。
此外，在图16中，在印刷制版30的开口尺寸A为大致40μm以上60μm以下的范围内，凸块高度的误差范围为大致5μm以下。另一方面，当开口尺寸A为大致70μm以上时，凸块高度的偏差急剧増加为10μm以上。这认为是当印刷制版30的开口尺寸A相对于印刷制版30的厚度t过大时，在开口部33中填充的印刷墨水15x被刮刀31刮掉，其结果是，填充后的印刷墨水53以及在凸块高度上发生较大偏差。由此，认为印刷制版30的开口尺寸A优选为印刷制版的厚度t的大约1.2倍以上大约2.5倍以下。
此外，认为印刷制版30的开口尺寸A优选为为导电粒子51的累积50％尺寸的10倍以下或者累积90％尺寸的5倍以下。例如，在如图16所示的结果中，印刷制版30的开口尺寸A相对于作为累积50％尺寸的6.8μm(参照图15)为大约8.8倍，此外，相对于作为累积90％尺寸的14.8μm(参照图15)为大约4.1倍。
根据本实施方式，相对于导电粒子51的累积尺寸以及印刷制版30的厚度t合适地控制印刷制版30的开口尺寸A，从而能够提供凸块不合格率极低且凸块高度稳定的安装基板以及电子零件。
上述公开的本发明的实施方式的构造以及制造方法仅仅是一个示例，本发明的范围不现定于这些记载的范围。本发明的范围通过权利要求书的范围的记载示出，而且包含与权利要求书范围的记载相同的含义以及在范围内的所有变更。
附图标记说明
A 电子零件
B 安装基板
Ra、Rb、Rn 区域
Re1 初始抗蚀剂膜
Re2 减厚抗蚀剂膜
x 第一方向
y 第二方向
10 陶瓷基板(基材)
11 布线(导体部件)
12 通孔
13 背面电极
15 凸块
15a 凸块主体部
15b 凸块表膜
15c 中间镀层
15x 印刷墨水
16 虚拟凸块
21 半导体芯片
22 背面电极
25 非导电性粘接剂(紧固部件)
30 印刷制版
31 刮刀
32 容器
33 开口部
40 主要成分
41 特定填料
41a 特定填料
41b 特定填料
51 导电粒子
52 树脂粘合剂
53 填充后的印刷墨水。

Claims (3)

1.一种电子零件的制造方法，具备：
准备设置了多个凸块的安装基板的工序；
准备具有多个外部导体部件的被安装部件的工序；
在所述安装基板中的形成了所述凸块的面以及在所述被安装部件中的所述外部导体部件为面的之一或二者涂布紧固部件的工序；以及
以所述多个凸块与所述多个外部导体部件接触的方式将所述安装基板相对于所述被安装部件按压，通过所述紧固部件紧固所述安装基板与所述被安装部件的工序，
涂布所述紧固部件的工序包含：
准备将包含具有对应温度粘度发生变化的特性的第一主要成分以及第二主要成分的材料作为所述紧固部件的工序，所述第一主要成分在第一温度下具有最低的第一粘度，所述第二主要成分在比所述第一温度高的第二温度下具有最低的第二粘度，所述紧固部件在比所述第一温度低的第三温度下具有比所述第一粘度以及所述第二粘度高的粘度，并且具有在比所述第二温度高的第四温度下固化的特性；以及
将所述紧固部件在比所述第一温度低的温度下涂布在所述安装基板以及所述被安装部件的之一或二者上的工序，
所述紧固的工序包含：
在所述紧固部件的温度比所述第一温度低的状态下将所述安装基板相对于所述被安装部件按压的工序；以及
将所述紧固部件加热至比所述第二温度高的温度并使所述紧固部件固化的工序。
2.根据权利要求1所述的电子零件的制造方法，其特征在于，准备设置了所述多个凸块的安装基板的工序包含：
准备包含导电粒子的导体墨水的工序；
准备具有多个开口的印刷制版的工序，所述多个开口带有规定的开口尺寸；以及
从所述印刷基板的所述多个开口向所述安装基板转印所述导体墨水，并且在所述安装基板上形成所述多个凸块的工序，
所述导电粒子的尺寸为0.1μm以上20μm以下，
所述印刷制版的所述开口尺寸为所述导电粒子的累积50％尺寸的4倍以上或者累积90％尺寸的2倍以上，
所述印刷制版的开口尺寸为所述导电粒子的累积50％尺寸的10倍以下或者累积90％尺寸的5倍以下，
所述印刷制版的开口尺寸为所述印刷制版的厚度的1.2倍以上2.5倍以下。
3.一种电子零件的制造方法，具备：
准备设置了多个凸块的安装基板的工序；
准备具有多个外部导体部件的被安装部件的工序；
在所述安装基板中的形成了所述凸块的面以及在所述被安装部件中的所述外部导体部件为面的之一或二者涂布紧固部件的工序；以及
以所述多个凸块与所述多个外部导体部件接触的方式将所述安装基板相对于所述被安装部件按压，通过所述紧固部件紧固所述安装基板和所述被安装部件的工序，
准备设置了所述多个凸块的安装基板的工序包含：
准备包含导电粒子的导体墨水的工序；
准备具有多个开口的印刷制版的工序，所述多个开口带有规定的开口尺寸；以及
从所述印刷基板的所述多个开口向所述安装基板转印所述导体墨水，并且在所述安装基板上形成所述多个凸块的工序，
所述导电粒子的尺寸为0.1μm以上20μm以下，
所述印刷制版的所述开口尺寸为所述导电粒子的累积50％尺寸的4倍以上或者累积90％尺寸的2倍以上，
所述印刷制版的开口尺寸为所述导电粒子的累积50％尺寸的10倍以下或者累积90％尺寸的5倍以下，
所述印刷制版的开口尺寸为所述印刷制版的厚度的1.2倍以上2.5倍以下。
CN202080083645.XA 2019-12-13 2020-12-11 电子零件的制造方法 Pending CN114787975A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962947832P 2019-12-13 2019-12-13
US62/947,832 2019-12-13
PCT/JP2020/046409 WO2021117898A1 (ja) 2019-12-13 2020-12-11 電子部品の製造方法

Publications (1)

Publication Number Publication Date
CN114787975A true CN114787975A (zh) 2022-07-22

Family

ID=76330037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080083645.XA Pending CN114787975A (zh) 2019-12-13 2020-12-11 电子零件的制造方法

Country Status (7)

Country Link
US (1) US20220310558A1 (zh)
EP (1) EP4075485A4 (zh)
JP (1) JPWO2021117898A1 (zh)
KR (1) KR20220115578A (zh)
CN (1) CN114787975A (zh)
TW (1) TWI836168B (zh)
WO (1) WO2021117898A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL44339A (en) 1973-03-07 1976-10-31 Siemens Ag Device in the direction of inspiration of combustion-shaped core coils
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JP4824202B2 (ja) * 2001-06-05 2011-11-30 イビデン株式会社 半田ペースト、その半田ペーストを用いて形成した半田バンプを有する多層プリント配線板および半導体チップ
CN100511618C (zh) * 2005-03-09 2009-07-08 松下电器产业株式会社 金属粒子分散组合物以及使用了它的方法
JP2007115904A (ja) * 2005-10-20 2007-05-10 Renesas Technology Corp 半導体装置の製造方法
JP5513417B2 (ja) 2010-01-20 2014-06-04 コネクテックジャパン株式会社 実装基板、その製造方法、電子部品およびその製造方法
KR102012790B1 (ko) * 2016-03-31 2019-08-21 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
US10734350B2 (en) * 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20220310558A1 (en) 2022-09-29
WO2021117898A1 (ja) 2021-06-17
EP4075485A4 (en) 2024-04-10
TWI836168B (zh) 2024-03-21
EP4075485A1 (en) 2022-10-19
TW202209516A (zh) 2022-03-01
JPWO2021117898A1 (zh) 2021-06-17
KR20220115578A (ko) 2022-08-17

Similar Documents

Publication Publication Date Title
JP4534062B2 (ja) 半導体装置
JP4145730B2 (ja) 半導体内蔵モジュール
JP4617978B2 (ja) 配線基板の製造方法
TWI538579B (zh) Multi - layer circuit board and multilayer circuit board manufacturing method
JP4135565B2 (ja) 電子回路装置およびその製造方法
US6426566B1 (en) Anisotropic conductor film, semiconductor chip, and method of packaging
JP2000113919A (ja) 電気的接続装置と電気的接続方法
US7244675B2 (en) Electrical connection materials and electrical connection method
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
JP3278055B2 (ja) 電子回路装置
JP3966686B2 (ja) 接続材料
CN100352023C (zh) 半导体装置的制造方法以及半导体装置的制造装置
JP2019212759A (ja) 半導体装置及び半導体装置の製造方法
JP2011109149A (ja) 異方性導電フィルム、異方性導電フィルムの製造方法、電子部品の接続方法、異方性導電接続体
TW200529339A (en) Semiconductor device, semiconductor chip, method for manufacturing semiconductor device, and electronic apparatus
JP4256719B2 (ja) 電子部品実装体およびその製造方法
JP6123836B2 (ja) 半導体装置の製造方法
JP4288912B2 (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
KR100738246B1 (ko) 전기적 접속 재료 및 전기적 접속 방법
CN114787975A (zh) 电子零件的制造方法
JP5513417B2 (ja) 実装基板、その製造方法、電子部品およびその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP4231229B2 (ja) 半導体パッケージ
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
JP2007201035A (ja) 積層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination