CN114242715A - 一种双向静电放电保护模块 - Google Patents

一种双向静电放电保护模块 Download PDF

Info

Publication number
CN114242715A
CN114242715A CN202111453942.1A CN202111453942A CN114242715A CN 114242715 A CN114242715 A CN 114242715A CN 202111453942 A CN202111453942 A CN 202111453942A CN 114242715 A CN114242715 A CN 114242715A
Authority
CN
China
Prior art keywords
transistor
diode
nmos transistor
protection module
pnp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111453942.1A
Other languages
English (en)
Other versions
CN114242715B (zh
Inventor
郑飞君
王迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Aoxin Technology Co ltd
Original Assignee
Hangzhou Aoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Aoxin Technology Co ltd filed Critical Hangzhou Aoxin Technology Co ltd
Priority to CN202111453942.1A priority Critical patent/CN114242715B/zh
Publication of CN114242715A publication Critical patent/CN114242715A/zh
Application granted granted Critical
Publication of CN114242715B publication Critical patent/CN114242715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明公开了一种双向静电放电（ESD）保护模块，集成于一种收发器芯片上，收发器芯片具有至少一个输出端和接地端，双向ESD保护模块包括至少一个晶体管和至少一个二极管；在输出端施加正向ESD应力时，ESD电流自输出端流经晶体管和二极管中的至少一个到达接地端，形成第一电流释放路径；在输出端施加负向ESD应力时，ESD电流自接地端流经晶体管和二极管中的至少一个到达输出端，形成第二电流释放路径；其中，晶体管为PNP三极管或NMOS晶体管，二极管为晶体管的寄生体二极管或外接二极管。根据本发明提供的双向ESD保护模块，能够基于普通的双极BCD工艺，实现对收发器芯片的双向ESD保护，减少PCB走线布局的工作量，节省PCB面积，降低成本，且能适用不同的电压应用。

Description

一种双向静电放电保护模块
技术领域
本发明涉及半导体技术，特别是一种双向静电放电保护模块。
背景技术
智能汽车***具有智能传感和控制算法，在车辆中用于实现车辆与传感器之间的通信，以通过碰撞警告和部分控制车辆来提高驾驶安全性。由于汽车应用对安全性和可靠性的要求更高，智能汽车***必需要具有较高的响应速度和可靠性。控制器局域网CAN(Controller Area Network) 和本地互连网络LIN (Local Interconnect Network) 是用于连接电子控制单元 (ECU) 的车辆诊断标准(OBD)-II中使用的通用协议，CAN 和 LIN 总线都必须具有 ESD 保护解决方案以确保汽车电子的可靠性和安全性。
图 1 显示了用于保护CAN 和 LIN 总线的传统 ESD结构，其使用瞬态电压抑制器TVS （Transient Voltage Suppressor），但ESD保护的性能取决于 PCB 走线布局和片外TVS 器件的钳位电压，为了获得最佳的ESD 性能，必须选择正确的TVS 器件，并进行合理的PCB布局，这需要更多的研发时间以及更大的PCB 面积，会增加额外的成本。
此外，出于对闩锁问题和故障电压容限的考虑，在设计 CAN 和 LIN 收发器芯片时需要昂贵的高压SOI(Silicon On Insulator) 工艺。
因此，有必要提出一种片上 TVS 保护方案，以解决现有技术中存在的问题，能够基于普通的高压双极BCD工艺，将片外TVS集成到CAN和LIN收发器芯片中，减少PCB走线布局的工作量，节省PCB面积，降低成本。
发明内容
为了克服现有技术的不足，根据本发明的一个方面，提供了一种双向静电放电（ESD）保护模块，集成于一种收发器芯片上，收发器芯片具有至少一个输出端和接地端，双向ESD保护模块包括至少一个晶体管和至少一个二极管；在输出端施加正向ESD应力时，ESD电流自输出端流经晶体管和二极管中的至少一个到达接地端，形成第一电流释放路径；在输出端施加负向ESD应力时，ESD电流自接地端流经晶体管和二极管中的至少一个到达输出端，形成第二电流释放路径；其中，晶体管为PNP三极管或NMOS晶体管，二极管为晶体管的寄生体二极管或外接二极管。
可选地，收发器芯片为CAN收发器芯片或LIN收发器芯片。
可选地，晶体管为第一PNP三极管，其发射极连接至输出端，集电极连接至接地端，基极由PMOS晶体管构成的第一触发电路控制；PMOS晶体管的漏极连接至第一PNP三极管的发射极，栅极连接至接地端，源极连接至第一PNP三极管的基极；在输出端施加正向ESD应力时，PMOS晶体管导通，控制第一PNP三极管导通，ESD电流自输出端流经第一PNP三极管到达接地端，形成第一电流释放路径；在输出端施加负向ESD应力时，ESD电流自接地端流经第一PNP三极管集电极和基极之间的二极管到达输出端，形成第二电流释放路径。
可选地，双向ESD保护模块还包括，第一二极管串和第二二极管串，其中，第一二极管串的阳极连接至第一PNP三极管的发射极，阴极连接至输出端；第二二极管串的阳极连接至输出端，阴极连接至第一PNP三极管的发射极。
可选地，至少一个晶体管包括第二PNP三极管和第三PNP三极管，其中，第二PNP三极管的发射极连接至输出端，集电极连接至第三PNP三极管的集电极，基极与第二PNP三极管的发射极或集电极中的任一极相连；第三PNP三极管的发射极连接至接地端，基极与第三PNP三极管的发射极或集电极中的任一极相连；至少一个二极管包括分别连接在第二PNP三极管和第三PNP三极管的源极与基极之间的两个二极管或集电极与基极之间的两个二极管。
可选地，第二PNP三极管的基极与集电极连接，第三PNP三极管的基极与集电极连接；两个二极管分别连接在第二PNP三极管和第三PNP三极管的源极与基极之间。
可选地，第二PNP三极管的基极与发射极连接，第三PNP三极管的基极与发射极连接；两个二极管分别连接在第二PNP三极管和第三PNP三极管的集电极与基极之间；双向ESD保护模块还包括连接在接地端和P型衬底之间的保护环，其中，保护环包括两个反向并联连接的二极管。
可选地，双向ESD保护模块还包括连接在第一电流释放路径中的第一二极管串和连接在第二电流释放路径中的第二二极管串，其中，第一二极管串的阳极连接至第二PNP二极管的发射极，阴极连接至输出端；第二二极管串的阳极连接至输出端，阴极连接至第二PNP三极管的基极与集电极之间的二极管的阳极。
可选地，双向ESD保护模块还包括，连接在输出端和第二PNP三极管发射极之间的PNP三极管串，以及，连接在第三PNP三极管发射极和接地端之间的PNP三极管串，PNP三极管串中的每个PNP三极管的基极与发射极相互连接。
可选地，收发器芯片具有第一浮轨和第二浮轨；至少一个晶体管连接在第一浮轨和第二浮轨之间；至少一个二极管包括外接的第一二极管串和第二二极管串，其中，第一二极管串正向连接在输出端和第一浮轨之间，第二二极管串正向连接在接地端和第一浮轨之间。
可选地，至少一个晶体管为第四PNP三极管，第四PNP三极管的发射极与基极连接，且连接至第一浮轨，集电极连接至第二浮轨。
可选地，至少一个晶体管为第一NMOS晶体管，第一NMOS晶体管的漏极连接至第一浮轨，源极连接至第二浮轨，栅极受第二触发电路控制。
可选地，，第二触发电路包括：第二PMOS晶体管、串联连接在第一浮轨和第二浮轨之间的第一电阻和第一电容；其中，第一电阻的第一端与第一浮轨连接，第二端与第一电容的第一端连接，第一电容的第二端与第二浮轨连接，第二PMOS晶体管的栅极连接至第一电阻和第一电容的公共端，源极连接至第一浮轨，漏极连接至第二浮轨和第一NMOS晶体管的栅极。
可选地，第二触发电路包括：正向连接在第一NMOS晶体管的栅极与第一浮轨之间的至少一个齐纳二极管；以及连接在第一NMOS晶体管的栅极与第二浮轨之间的电阻。
可选地，至少一个晶体管为第五PNP三极管，第五PNP三极管的发射极连接至第一浮轨，集电极连接至第二浮轨，基极受第三触发电路控制；第三触发电路包括：第二NMOS晶体管，正向连接在第二NMOS晶体管的栅极与第一浮轨之间的至少一个齐纳二极管，以及连接在齐纳二极管阳极与第二浮轨之间的电阻；第二NMOS晶体管的漏极连接至第五PNP三极管，源极连接至第二浮轨，栅极连接至齐纳二极管的阳极。
可选地，至少一个晶体管包括第三NMOS晶体管和第四NMOS晶体管，其中，第三NMOS晶体管的漏极至输出端，栅极与第四NMOS晶体管的体区连接，源极连接至第四NMOS晶体管的源极；第四NMOS晶体管的栅极与第三NMOS晶体管的体区连接，漏极连接至接地端；至少一个二极管包括分别连接在第三NMOS晶体管和第四NMOS晶体管的栅极和漏极之间的两个二极管或两组齐纳二极管串。
可选地，至少一个晶体管包括第三NMOS晶体管和第四NMOS晶体管，其中，第三NMOS晶体管的漏极至输出端，栅极与源极、体区连接，源极连接至第四NMOS晶体管的源极；第四NMOS晶体管的栅极与源极、体区连接，漏极连接至接地端。
可选地，第三NMOS晶体管和第四NMOS晶体管共用一个P沟道。
可选地，双向ESD保护模块还包括，分别与两个二极管并联连接的两个电容。
根据本发明提供的双向ESD保护模块，能够基于普通的双极BCD工艺，实现对收发器芯片的双向ESD保护，减少PCB走线布局的工作量，节省PCB面积，降低成本，且能适用不同的电压应用。
附图说明
通过以下参照附图对本申请实施例的描述，本申请的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有的一种用于保护CAN 和 LIN 总线的传统 ESD结构。
图2(a)是根据本发明实施例提供的一种双向静电放电保护模块的电路示意图。
图2(b)是根据本发明实施例提供的另一种双向静电放电保护模块的电路示意图。
图3(a)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图3(b)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图4(a)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图4(b)是图4(a)所示实施例提供的双向静电放电保护模块的截面图。
图4(c)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图4(d)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图5(a)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图5(b)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图5(c)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图5(d)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图6(a)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图6(b)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图6(c)是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图7是根据本发明实施例提供的又一种双向静电放电保护模块的电路示意图。
图8是图7所示实施例提供的双向静电放电保护模块的截面图。
具体实施方式
以下基于实施例对本申请进行描述，但是本申请并不仅仅限于这些实施例。在下文对本申请的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本申请。为了避免混淆本申请的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明提供了一种集成在收发器芯片上的双向静电放电（ESD）保护模块，该收发器芯片具有至少一个输出端和接地端，该双向ESD保护模块包括至少一个晶体管和至少一个二极管；在输出端施加正向ESD应力时，ESD电流自输出端流经晶体管和二极管中的至少一个到达接地端，形成第一电流释放路径；在输出端施加负向ESD应力时，ESD电流自接地端流经晶体管和二极管中的至少一个到达输出端，形成第二电流释放路径；其中，晶体管为PNP三极管或NMOS晶体管，二极管为晶体管的寄生体二极管或外接二极管。
上述收发器芯片可以是，例如CAN收发器芯片、LIN收发器芯片等，下面将以CAN芯片为例进行说明。
如图2(a)所示，是根据本发明实施例提供的一种双向静电放电（ESD）保护模块，集成于CAN收发器芯片上，包括第一PNP三极管P1，第一PNP三极管P1的发射极连接至CAN收发器芯片的CANH或CANL引脚(即CAN收发器芯片的输出端)，集电极连接至接地端GND，基极受pMOS晶体管MP1构成的第一触发电路控制。pMOS晶体管MP1的栅极通过电阻连接至接地端GND，漏极连接至CAN收发器芯片的CANH或CANL引脚，源极连接至PNP三极管P1的基极。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，pMOS晶体管导通，使得第一PNP三极管P1的基极和发射极电压被拉高，第一PNP三极管P1导通，ESD电流自CANH或CANL引脚流经第一PNP三极管到达接地端GND形成用于释放ESD电流的第一电流释放路径，如路径1所示。相反，在相对于接地 GND 引脚向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流自接地端GND通过第一PNP三极管P1集电极与基极之间的寄生二极管D1到达CANH或CANL引脚，形成第二电流释放路径，如路径2所示。通过添加pMOS 晶体管，以实现对称双向ESD保护。
在一种可选的实施例中，为了适应不同电压应用，并降低高速 CAN 收发器芯片的ESD 电容，可以在图2(a)所示实施例的基础上，增加第一二极管串Dn1（例如，包括多个串联连接的二极管Dna……Dnx）和第二二极管串Dp1（例如，包括多个串联连接的二极管Dpa……Dpx），其中，第一二极管串Dn1和第二二极管串Dp1对称设置，如图2(b)所示。第一二极管串Dn1的阳极连接至高压pMOS晶体管MP1的源极和第一PNP三极管P1的发射极，阴极连接至CAN收发器芯片的CANH或CANL引脚。第二二极管串Dp1的阳极连接至CAN收发器芯片的CANH或CANL引脚，阴极连接至第一PNP三极管P1的发射极。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，pMOS晶体管MP1导通，使得第一PNP三极管P1的基极和发射极电压被拉高，ESD电流自CANH或CANL引脚流经第二二极管串Dp1和第一PNP管P1向接地端GND形成用于释放ESD电流的第一电流释放路径，如路径1所示。相反，在相对于接地GND 引脚向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流自接地端GND通过第一PNP三极管P1集电极与基极之间的寄生二极管D1和第一二极管串Dn1到达CANH或CANL引脚，形成第二电流释放路径，如路径2所示。当然，本领域技术人员可知，还可以在图2(a)所示实施例的基础上，将第一二极管串Dn1’（例如，包括多个串联连接的二极管Dna’……Dnx’）和第二二极管串Dp1’（例如，包括多个串联连接的二极管Dpa’……Dpx’）分别连接在寄生二极管D1的阳极和接地端，以及第一PNP三极管P1的集电极和接地端之间；或者，也可以在图2(a)所示实施例的基础上，同时增加第一二极管串Dn1和Dn1’，以及第二二极管串Dp1和Dp1’，同样能够起到调整电压容限的作用，以适用不同的电压应用。
如图3(a)所示，是根据本发明实施例提供的另一种双向静电放电（ESD）保护模块30，包括第二PNP三极管P2和第三PNP三极管P3。其中，第二PNP三极管P2的发射极连接至CAN收发器芯片的CANH或CANL引脚，基极与集电极互连，且集电极与第三PNP三极管P3的集电极连接，第三PNP三极管P3的基极与其集电极互连，发射极连接至接地端GND。当相对于接地端引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD电流自CANH或CANL引脚流经第二PNP三极管P2发射极与基极之间的体二极管D2和第三高压PNP三极管P3向接地端GND释放，形成第一电流释放路径，如路径1所示。当相对于接地端引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD电流自接地端GND流经第三PNP三极管P3的体二极管D3和第二高压PNP三极管P2到达CAN收发器芯片的CANH或CANL引脚，形成第二电流释放路径，如路径2所示。通过堆叠两个基极和集电极互连的高压PNP三极管，可以形成“一个二极管加一个PNP三极管”的电流释放路径，并在施加ESD正向和负向应力时，形成对称的双向ESD保护。
在一种可选的实施例中，为了适应不同电压应用，可以在图3(a)所示实施例的基础上，增加第一二极管串Dn1（例如，包括多个串联连接的二极管Dna……Dnx）和第二二极管串Dp1（例如，包括多个串联连接的二极管Dpa……Dpx）；或者，增加第一二极管串Dn1’（例如，包括多个串联连接的二极管Dna’……Dnx’）和第二二极管串Dp1’（例如，包括多个串联连接的二极管Dpa’……Dpx’）；或者，同时增加第一二极管串Dn1和Dn’，以及第二二极管串Dp1和第二二极管串Dp1’，如图3(b)所示。第一二极管串Dn1的阳极连接至图3（a）所示ESD保护电路中第二PNP三极管P2的发射极，阴极连接至CAN收发器芯片的CANH或CANL引脚。第二二极管串Dp1的阳极连接至CAN收发器芯片的CANH或CANL引脚，阴极连接至第二PNP三极P2管的发射极。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD电流自CANH或CANL引脚流经第二二极管串Dp1和图3(a)所示的ESD保护电路30向接地端GND释放。相反，在相对于接地 GND 引脚向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流自接地端GND流经图3(a)所示的ESD保护电路30和第一二极管串Dn1到达CANH或CANL引脚。由此，通过简单地叠加二极管串，可以使得ESD保护模块可以适用于宽电压应用。在另一种可选的实施例中，可以使用基极与发射极互连的PNP三极管替代图3(b)中的二极管，通过堆叠多个此类PNP三极管形成三极管串PS1和PS1’分别连接到PNP三极管P2的发射极与CANH/CANL端，以及PNP三极管P3的发射极与接地端之间，来适应不同电压应用，同时形成对称的双向ESD保护。
如图4(a)所示，是根据本发明实施例提供的另一种双向静电放电（ESD）保护模块40，包括第二PNP三极管P2'和第三PNP三极管P3'。其中，第二PNP三极管P2的发射极连接至CAN收发器芯片的CANH或CANL引脚，基极与发射极互连，且集电极与第三PNP三极管P3'的集电极连接，第二PNP三极管P2'的基极与其发射极互连，发射极连接至接地端GND。当相对于接地端引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD电流从CANH或CANL引脚流经第二PNP三极管P2'和第三PNP三极管P3'集电极和基极之间的寄生体二极管D3'向接地端GND释放，形成第一电流释放路径，如路径1所示。当相对于接地端引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD电流从接地端GND流经第三PNP三极管P3'和第二PNP三极管P2'集电极与基极之间的寄生体二极管D2'到达CAN收发器芯片的CANH或CANL引脚，形成第二电流释放路径，如路径2所示。通过堆叠两个基极和发射极互连的高压PNP三极管，可以形成“一个PNP三极管加一个二极管”的电流释放路径，并在施加ESD正向和负向应力时，形成对称的双向ESD保护。此外，在本实施例中，在接地端GND和P型衬底之间，还具有一个保护环结构，用于防止寄生闩锁路径，具体地，该保护环结构包括两个反向并联连接的二极管Dg1和Dg2，其中，二极管Dg1的阳极连接至接地端GND，阴极连接至P型衬底P-sub，二极管Dg2的阳极连接至P型衬底P-sub，阴极连接至接地端GND，该双向ESD保护模块的横截面如图4(b)所示。
在一种可选的实施例中，为了适应不同电压应用，可以在图4(a)所示实施例的基础上，增加第一二极管串Dn1（例如，包括多个串联连接的二极管Dna……Dnx）和第二二极管串Dp1（例如，包括多个串联连接的二极管Dpa……Dpx）；或者，增加第一二极管串Dn1’（例如，包括多个串联连接的二极管Dna’……Dnx’）和第二二极管串Dp1’（例如，包括多个串联连接的二极管Dpa’……Dpx’）；或者，同时增加第一二极管串Dn1和Dn’，以及第二二极管串Dp1和第二二极管串Dp1’，如图4(c)所示。第一二极管串Dn1的阳极连接至图4（a）所示的ESD保护电路中第二PNP三极管P2的发射极，阴极连接至CAN收发器芯片的CANH或CANL引脚。第二二极管串Dp1的阳极连接至CAN收发器芯片的CANH或CANL引脚，阴极连接至第二PNP三极P4管的发射极。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD电流自CANH或CANL引脚流经第二二极管串Dp1和ESD保护电路40向接地端GND释放。相反，在相对于接地 GND 引脚向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流自接地端GND流经ESD保护电路40和第一二极管串Dn1到达CANH或CANL引脚。由此，通过简单地叠加二极管串，可以使ESD保护模块适用于宽电压应用。在另一种可选的实施例中，如图4(d)所示，可以使用基极与发射极互连的PNP三极管替代图4(c)中的二极管，通过堆叠多个此类PNP三极管形成三极管串来适应不同电压应用，同时形成对称的双向ESD保护。
如图5(a)所示，是根据本发明实施例提供的另一种双向静电放电（ESD）保护模块，包括连接在浮轨PS_ESD和NS_ESD之间的第四PNP三极管P4，正向连接在CAN收发器芯片的CANH或CANL引脚和浮轨PS_ESD之间的二极管串Dn2和二极管串Dp2，正向连接在浮轨NS_ESD和CAN收发器芯片的CANH或CANL引脚之间的第二极管串Dn7’和二极管串Dp7’。具体地，第四PNP三极管P4的发射极连接至浮轨PS_ESD，基极与发射极互连，集电极连接至浮轨NS_ESD。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD 电流从CANH或CANL引脚流经二极管串Dn2到浮轨PS_ESD，然后通过第四PNP三极管P4连接到浮轨NS_ESD，再通过二极管串Dn2’流至接地端GND，形成第一电流释放路径，如路径1所示。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流从接地端GND流经二极管串Dp2到浮轨PS_ESD，然后通过第四PNP三极管P4连接到浮轨NS_ESD，再通过二极管串Dp2’到达CANH或CANL引脚，形成第二电流释放路径，如路径2所示。
在一种可选的实施例中，如图5(b)所示，可以用RC触发大FET来替代图5(a)中的第四PNP三极管，从而在 ESD 事件期间具有较低的触发电压 (VT1)，获得更好的保护性能。具体地，由第一NMOS晶体管MN1替代第四PNP三极管，第一NMOS晶体管MN1的漏极连接至第一浮轨，源极连接至第二浮轨，栅极受第二触发电路控制。第二触发电路包括：第二PMOS晶体管MP2、串联连接在第一浮轨PS_ESD和第二浮轨NS_ESD之间的第一电阻R1和第一电容C1；其中，第一电阻R1的第一端与第一浮轨PS_ESD连接，第二端与第一电容C1的第一端连接，第一电容C1的第二端与第二浮轨NS_ESD连接，第二PMOS晶体管MP2的栅极连接至第一电阻R1和第一电容C1的公共端，漏极连接至第一浮轨PS_ESD，源极连接至第二浮轨NS_ESD和第一NMOS晶体管MN1的栅极。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD 电流从CANH或CANL引脚流经二极管串Dn2到浮轨PS_ESD，然后通过第一NMOS晶体管MN1连接到浮轨NS_ESD，再通过二极管串Dn2’流至接地端GND，形成第一电流释放路径，如路径1所示。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD电流从接地端GND流经二极管串Dp2到浮轨PS_ESD，然后通过第一NMOS晶体管MN1连接到浮轨NS_ESD，再通过二极管串Dp2'到达CANH或CANL引脚，形成第二电流释放路径，如路径2所示。
在另一种可选的实施例中，如图5(c)所示，第二触发电路可以包括至少一个齐纳二极管，从而在正常操作期间，能够避免因引脚有噪声或快速瞬态事件时的误触发。具体地，齐纳二极管串Z1的阳极与第一NMOS晶体管MN1的栅极连接，阴极连接至第一浮轨PS_ESD。
在另一种可选的实施例中，如图5(d)所示，其工作原理与图5(a)类似，区别在于其由齐纳二极管触发三极管PNP，从而在 ESD 事件期间具有较低的触发电压 (VT1)，获得更好的保护性能。具体地，在图5(d)所示的实施例中，ESD保护模块包括第五PNP三极管P5，第五PNP三极管P5的发射极连接至第一浮轨PS_ESD，集电极连接至第二浮轨，基极受第三触发电路控制；第三触发电路包括：第二NMOS晶体管MN2，正向连接在第二NMOS晶体管MN2的栅极与第一浮轨PS_ESD之间的至少一个齐纳二极管，以及连接在齐纳二极管阳极与第二浮轨NS_ESD之间的电阻；第二NMOS晶体管MN2的漏极连接至第五PNP三极管P5，源极连接至第二浮轨NS_ESD，栅极连接至齐纳二极管的阳极。
如图6（a）所示，是根据本发明实施例提供的另一种双向静电放电（ESD）保护电路，包括第三NMOS晶体管MN3和第四NMOS晶体管MN4，其中，第三NMOS晶体管MN3的漏极连接至CAN收发器芯片的CANH或CANL引脚，栅极与第四NMOS晶体管MN4的体区连接，源极与第四NMOS晶体管MN4的源极连接，第四NMOS晶体管MN4的栅极与第三NMOS晶体管MN3的体区连接，漏极连接至接地端GND。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD 电流从CANH或CANL引脚流经第三NMOS晶体管MN3和第四NMOS晶体管MN4的栅极与漏极之间的寄生体二极管D5流至接地端GND，形成第一电流释放路径，如路径1所示。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD电流从接地端GND流经第四NMOS晶体管MN4和第三NMOS晶体管MN3栅极与漏极之间的寄生体二极管D4到达CANH或CANL引脚，形成第二电流释放路径，如路径2所示。由此，通过堆叠两个NMOS晶体管并将其栅极和体区连接在一起，形成了对称的双向ESD保护。
在一种可选的实施例中，如图6（b）所示，使用齐纳二极管串DzS1和DzS1'分别替代体二极管D4和D5，以在 ESD 事件期间调整不同的触发电压。此外，在另一种可选的实施例中，还可以通过简单地添加分别与体二极管D4和D5并联连接的电容C1和C2，如图6（c）所示，以进一步降低本发明的触发电压。
如图7所示，是根据本发明实施例提供的另一种双向静电放电（ESD）保护电路，包括第三NMOS晶体管MN3’和第四NMOS晶体管MN4'，其中，第三NMOS晶体管MN3’的漏极连接至CAN收发器芯片的CANH或CANL引脚，栅极与源极、体区连接，并且源极与第四NMOS晶体管MN4'的源极连接，第四NMOS晶体管MN4'的栅极与其源极、体区连接，漏极连接至接地端GND。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加正向ESD应力时，ESD 电流从CANH或CANL引脚流经第三NMOS晶体管MN3’和第四NMOS晶体管MN4'的寄生体二极管流至接地端GND。当相对于接地引脚GND向CAN收发器芯片的CANH或CANL引脚施加负向ESD应力时，ESD 电流从接地端GND流经第四NMOS晶体管MN4'和第三NMOS晶体管MN3’的寄生体二极管到达CANH或CANL引脚。由此，通过堆叠两个栅极、源极、体区互连的NMOS晶体管，形成了对称的双向ESD保护。需要说明的是，上述第三NMOS晶体管和第四NMOS晶体管共用一个P沟道，如图8所示，以节约ESD保护模块的面积，进一步减少芯片面积，降低成本。
在上述示例中，pMOS晶体管可以根据实际应用选择低压晶体管、普通晶体管或高压晶体管；二极管串也可以用三极管串替代；寄生体二极管可以由外接二极管替换，以实现相同的功能。
上述实施例仅以CAN收发器芯片为例进行了说明，本领域技术人员可知，同样的技术方案也可以应用于LIN收发器芯片，实现双向ESD保护。此外，本发明技术方案可由普通的高压BCD工艺实现，而不需要额外的掩膜，且所使用的器件也为普通PNP三极管、二极管、NMOS晶体管和PMOS晶体管。本发明可用于满足芯片级（人体模型HBM（Human Body Model）和充电设备模型 CDM（Charge Device Model）和***级（IEC-61000-4-2）ESD 要求。
上述描述中的实施方案可以进一步组合或者替换，且实施方案仅仅是对本发明的优选实施例进行描述，并非对本发明的构思和范围进行限定，在不脱离本发明设计思想的前提下，本领域普通技术人员对本发明的技术方案做出的各种变化和改进，均属于本发明的保护范围。本发明的保护范围由所附权利要求及其任何等同物给出。

Claims (19)

1.一种双向静电放电（ESD）保护模块，其特征在于，所述双向ESD保护模块集成于一种收发器芯片上，所述收发器芯片具有至少一个输出端和接地端，所述双向ESD保护模块包括至少一个晶体管和至少一个二极管；
在所述输出端施加正向ESD应力时，所述ESD电流自所述输出端流经所述晶体管和所述二极管中的至少一个到达所述接地端，形成第一电流释放路径；
在所述输出端施加负向ESD应力时，所述ESD电流自所述接地端流经所述晶体管和所述二极管中的至少一个到达所述输出端，形成第二电流释放路径；
其中，所述晶体管为PNP三极管或NMOS晶体管，所述二极管为所述晶体管的寄生体二极管或外接二极管。
2.根据权利要求1所述的双向ESD保护模块，其特征在于，所述收发器芯片为CAN收发器芯片或LIN收发器芯片。
3.根据权利要求1所述的双向ESD保护模块，其特征在于，所述晶体管为第一PNP三极管，其发射极连接至所述输出端，集电极连接至所述接地端，基极由PMOS晶体管构成的第一触发电路控制；所述PMOS晶体管的漏极连接至所述第一PNP三极管的发射极，栅极连接至所述接地端，源极连接至所述第一PNP三极管的基极；
在所述输出端施加正向ESD应力时，所述PMOS晶体管导通，控制第一PNP三极管导通，所述ESD电流自所述输出端流经所述第一PNP三极管到达所述接地端，形成所述第一电流释放路径；
在所述输出端施加负向ESD应力时，所述ESD电流自所述接地端流经所述第一PNP三极管集电极和基极之间的二极管到达所述输出端，形成所述第二电流释放路径。
4.根据权利要求3所述的双向ESD保护模块，还包括，第一二极管串和第二二极管串，其中，所述第一二极管串的阳极连接至所述第一PNP三极管的发射极，阴极连接至所述输出端；所述第二二极管串的阳极连接至所述输出端，阴极连接至所述第一PNP三极管的发射极。
5.根据权利要求1所述的双向ESD保护模块，其特征在于，所述至少一个晶体管包括第二PNP三极管和第三PNP三极管，其中，
所述第二PNP三极管的发射极连接至所述输出端，集电极连接至所述第三PNP三极管的集电极，基极与第二PNP三极管的发射极或集电极中的任一极相连；
所述第三PNP三极管的发射极连接至所述接地端，基极与第三PNP三极管的发射极或集电极中的任一极相连；
所述至少一个二极管包括分别连接在所述第二PNP三极管和所述第三PNP三极管的源极与基极之间的两个二极管或集电极与基极之间的两个二极管。
6.根据权利要求5所述的双向ESD保护模块，其特征在于，所述第二PNP三极管的基极与集电极连接，所述第三PNP三极管的基极与集电极连接；两个所述二极管分别连接在所述第二PNP三极管和所述第三PNP三极管的源极与基极之间。
7.根据权利要求5所述的双向ESD保护模块，其特征在于，
所述第二PNP三极管的基极与发射极连接，所述第三PNP三极管的基极与发射极连接；
两个所述二极管分别连接在所述第二PNP三极管和所述第三PNP三极管的集电极与基极之间；
所述双向ESD保护模块还包括连接在所述接地端和所述P型衬底之间的保护环，其中，所述保护环包括两个反向并联连接的二极管。
8.根据权利要求6所述的双向ESD保护模块，还包括，连接在第一电流释放路径中的第一二极管串和连接在第二电流释放路径中的第二二极管串，其中，所述第一二极管串的阳极连接至所述第二PNP二极管的发射极，阴极连接至所述输出端；所述第二二极管串的阳极连接至所述输出端，阴极连接至所述第二PNP三极管的基极与集电极之间的二极管的阳极。
9.根据权利要求5所述的双向ESD保护模块，其特征在于，
所述双向ESD保护模块还包括，连接在所述输出端和所述第二PNP三极管发射极之间的PNP三极管串，以及，连接在所述第三PNP三极管发射极和所述接地端之间的PNP三极管串，所述PNP三极管串中的每个PNP三极管的基极与发射极相互连接。
10.根据权利要求1所述的双向ESD保护模块，其特征在于，所述收发器芯片具有第一浮轨和第二浮轨；
所述至少一个晶体管连接在所述第一浮轨和所述第二浮轨之间；
所述至少一个二极管包括外接的第一二极管串和第二二极管串，其中，所述第一二极管串正向连接在所述输出端和所述第一浮轨之间，所述第二二极管串正向连接在所述接地端和所述第一浮轨之间。
11.根据权利要求10所述的双向ESD保护模块，其特征在于，所述至少一个晶体管为第四PNP三极管，所述第四PNP三极管的发射极与基极连接，且连接至所述第一浮轨，集电极连接至所述第二浮轨。
12.根据权利要求10所述的双向ESD保护模块，其特征在于，
所述至少一个晶体管为第一NMOS晶体管，所述第一NMOS晶体管的漏极连接至所述第一浮轨，源极连接至所述第二浮轨，栅极受第二触发电路控制。
13.根据权利要求12所述的双向ESD保护模块，其特征在于，所述第二触发电路包括：第二PMOS晶体管、串联连接在所述第一浮轨和所述第二浮轨之间的第一电阻和第一电容；其中，所述第一电阻的第一端与所述第一浮轨连接，第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述第二浮轨连接，所述第二PMOS晶体管的栅极连接至所述第一电阻和所述第一电容的公共端，源极连接至所述第一浮轨，漏极连接至所述第二浮轨和所述第一NMOS晶体管的栅极。
14.根据权利要求12所述的双向ESD保护模块，其特征在于，所述第二触发电路包括：正向连接在所述第一NMOS晶体管的栅极与所述第一浮轨之间的至少一个齐纳二极管；以及连接在所述第一NMOS晶体管的栅极与所述第二浮轨之间的电阻。
15.根据权利要求10所述的双向ESD保护模块，其特征在于，所述至少一个晶体管为第五PNP三极管，所述第五PNP三极管的发射极连接至所述第一浮轨，集电极连接至所述第二浮轨，基极受第三触发电路控制；所述第三触发电路包括：第二NMOS晶体管，正向连接在所述第二NMOS晶体管的栅极与所述第一浮轨之间的至少一个齐纳二极管，以及连接在所述齐纳二极管阳极与所述第二浮轨之间的电阻；所述第二NMOS晶体管的漏极连接至所述第五PNP三极管，源极连接至所述第二浮轨，栅极连接至所述齐纳二极管的阳极。
16.根据权利要求1所述的双向ESD保护模块，其特征在于，所述至少一个晶体管包括第三NMOS晶体管和第四NMOS晶体管，其中，
所述第三NMOS晶体管的漏极至所述输出端，栅极与所述第四NMOS晶体管的体区连接，源极连接至所述第四NMOS晶体管的源极；
所述第四NMOS晶体管的栅极与第三NMOS晶体管的体区连接，漏极连接至接地端；
所述至少一个二极管包括分别连接在所述第三NMOS晶体管和第四NMOS晶体管的栅极和漏极之间的两个二极管或两组齐纳二极管串。
17.根据权利要求1所述的双向ESD保护模块，其特征在于，所述至少一个晶体管包括第三NMOS晶体管和第四NMOS晶体管，其中，
所述第三NMOS晶体管的漏极至所述输出端，栅极与源极、体区连接，源极连接至所述第四NMOS晶体管的源极；
所述第四NMOS晶体管的栅极与源极、体区连接，漏极连接至接地端。
18.根据权利要求18所述的双向ESD保护模块，其特征在于，所述第三NMOS晶体管和所述第四NMOS晶体管共用一个P沟道。
19.根据权利要求16所述的双向ESD保护模块，还包括，分别与所述两个二极管并联连接的两个电容。
CN202111453942.1A 2021-12-01 2021-12-01 一种双向静电放电保护模块 Active CN114242715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111453942.1A CN114242715B (zh) 2021-12-01 2021-12-01 一种双向静电放电保护模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111453942.1A CN114242715B (zh) 2021-12-01 2021-12-01 一种双向静电放电保护模块

Publications (2)

Publication Number Publication Date
CN114242715A true CN114242715A (zh) 2022-03-25
CN114242715B CN114242715B (zh) 2022-09-06

Family

ID=80752548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111453942.1A Active CN114242715B (zh) 2021-12-01 2021-12-01 一种双向静电放电保护模块

Country Status (1)

Country Link
CN (1) CN114242715B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
JP2010109165A (ja) * 2008-10-30 2010-05-13 Toshiba Corp Ｅｓｄ保護回路およびｅｓｄ保護回路を有する半導体集積回路
CN101785108A (zh) * 2007-08-30 2010-07-21 硅工厂股份有限公司 输出驱动级的静电放电保护装置
CN103151769A (zh) * 2013-03-22 2013-06-12 无锡力芯微电子股份有限公司 静电释放保护电路及集成电路
CN103633071A (zh) * 2013-11-15 2014-03-12 四川长虹电器股份有限公司 Esd保护电路
CN104332976A (zh) * 2014-11-20 2015-02-04 辽宁大学 集成电路高压兼容静电放电的电源钳制电路
US9305916B1 (en) * 2014-12-30 2016-04-05 Hong Kong Applied Science and Technology Research Institute Company, Limited ESD power clamp for silicon-on-insulator (SOI) and FinFET processes lacking parasitic ESD diode
CN106229314A (zh) * 2016-08-15 2016-12-14 矽力杰半导体技术(杭州)有限公司 静电放电保护器件及其制造方法
CN106992511A (zh) * 2017-05-30 2017-07-28 长沙方星腾电子科技有限公司 一种静电放电保护电路
CN108461491A (zh) * 2018-03-21 2018-08-28 湖南静芯微电子技术有限公司 一种高维持电压的低触发双向可控硅静电防护器件
CN110828454A (zh) * 2019-11-27 2020-02-21 伟芯科技(绍兴)有限公司 一种i/o esd电路
CN112217186A (zh) * 2019-07-09 2021-01-12 长鑫存储技术有限公司 静电保护电路及芯片
CN112383039A (zh) * 2020-11-13 2021-02-19 珠海格力电器股份有限公司 一种芯片静电防护电路
CN112510034A (zh) * 2021-02-07 2021-03-16 微龛(广州)半导体有限公司 双向esd保护器件及电路

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785108A (zh) * 2007-08-30 2010-07-21 硅工厂股份有限公司 输出驱动级的静电放电保护装置
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
JP2010109165A (ja) * 2008-10-30 2010-05-13 Toshiba Corp Ｅｓｄ保護回路およびｅｓｄ保護回路を有する半導体集積回路
CN103151769A (zh) * 2013-03-22 2013-06-12 无锡力芯微电子股份有限公司 静电释放保护电路及集成电路
CN103633071A (zh) * 2013-11-15 2014-03-12 四川长虹电器股份有限公司 Esd保护电路
CN104332976A (zh) * 2014-11-20 2015-02-04 辽宁大学 集成电路高压兼容静电放电的电源钳制电路
US9305916B1 (en) * 2014-12-30 2016-04-05 Hong Kong Applied Science and Technology Research Institute Company, Limited ESD power clamp for silicon-on-insulator (SOI) and FinFET processes lacking parasitic ESD diode
CN106229314A (zh) * 2016-08-15 2016-12-14 矽力杰半导体技术(杭州)有限公司 静电放电保护器件及其制造方法
CN106992511A (zh) * 2017-05-30 2017-07-28 长沙方星腾电子科技有限公司 一种静电放电保护电路
CN108461491A (zh) * 2018-03-21 2018-08-28 湖南静芯微电子技术有限公司 一种高维持电压的低触发双向可控硅静电防护器件
CN112217186A (zh) * 2019-07-09 2021-01-12 长鑫存储技术有限公司 静电保护电路及芯片
CN110828454A (zh) * 2019-11-27 2020-02-21 伟芯科技(绍兴)有限公司 一种i/o esd电路
CN112383039A (zh) * 2020-11-13 2021-02-19 珠海格力电器股份有限公司 一种芯片静电防护电路
CN112510034A (zh) * 2021-02-07 2021-03-16 微龛(广州)半导体有限公司 双向esd保护器件及电路

Also Published As

Publication number Publication date
CN114242715B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US8749932B2 (en) Semiconductor device with a plurality of power supply systems
CN101436592B (zh) 半导体集成电路
US9607978B2 (en) ESD-protection circuit for integrated circuit device
EP2819168B1 (en) Esd protection circuit, semiconductor device, on-vehicle electronic device, and on-vehicle electronic system
JP2815561B2 (ja) 低電圧トリガーシリコン制御整流器を使用したｃｍｏｓ静電放電保護回路
CN100485923C (zh) 具有将可控硅用作保护元件的静电保护电路的半导体装置
CN102738782B (zh) 半导体集成电路的esd保护电路
US7746114B2 (en) Bus switch and electronic switch
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及***
US9054517B1 (en) Smart diagnosis and protection circuits for ASIC wiring fault conditions
US8937793B2 (en) Semiconductor device
US11824349B2 (en) Electrostatic discharge protection circuit
CN103646944A (zh) 一种双模静电放电保护io电路
JP3678156B2 (ja) 静電気保護回路
CN112821366B (zh) 双向静电防护电路
CN114242715B (zh) 一种双向静电放电保护模块
CN100399665C (zh) 一种电压源的静电放电保护电路
CN114123147B (zh) 一种用于芯片的静电放电保护模块及其装置
CN118017454A (zh) 一种esd保护电路
KR100631956B1 (ko) 정전기 방전 보호 회로
CN219436642U (zh) 反向电流保护电路、电子设备及车辆
JP2014053497A (ja) Ｅｓｄ保護回路
CN117790498A (zh) 一种耐负压esd防护电路
CN112670281A (zh) 一种双向低压静电浪涌全芯片保护集成电路
US9531370B1 (en) Transmitter, common mode transceiver using the same, and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant