CN114079004A - 电阻随机存取存储器器件 - Google Patents

电阻随机存取存储器器件 Download PDF

Info

Publication number
CN114079004A
CN114079004A CN202110807138.2A CN202110807138A CN114079004A CN 114079004 A CN114079004 A CN 114079004A CN 202110807138 A CN202110807138 A CN 202110807138A CN 114079004 A CN114079004 A CN 114079004A
Authority
CN
China
Prior art keywords
electrode
layer
resistive layer
oxygen scavenging
dielectric cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110807138.2A
Other languages
English (en)
Inventor
黎佳俊
卓荣发
陈学深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemini Singapore Pte Ltd
Original Assignee
Gemini Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemini Singapore Pte Ltd filed Critical Gemini Singapore Pte Ltd
Publication of CN114079004A publication Critical patent/CN114079004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开一般地涉及存储器器件及其形成方法。更具体地，本公开涉及电阻随机存取(ReRAM)存储器器件。本公开提供了一种存储器器件，其包括：第一电极；电介质帽，其位于第一电极上方；第二电极，其与第一电极横向邻近，其中，第二电极的上表面与电介质帽的上表面基本上共面；以及电阻层，其位于第一电极与第二电极之间。第一电极的边缘至少通过电阻层电耦合到第二电极的边缘。

Description

电阻随机存取存储器器件
技术领域
所公开的主题一般地涉及存储器器件及其形成方法。更具体地，本公开涉及电阻随机存取(ReRAM)存储器器件。
背景技术
半导体器件和集成电路(IC)芯片已经在物理、化学、生物学、计算和存储器器件领域中得到了大量应用。存储器器件的示例是非易失性(NV)存储器器件。NV存储器器件是可编程的，并且由于其即使在电源关断之后也能持续长时段保留数据的能力，因此其被广泛用于电子产品中。NV存储器的示例性类别可以包括电阻随机存取存储器(ReRAM)、可擦除可编程只读存储器(EPROM)、闪存、铁电随机存取存储器(FeRAM)和磁阻随机存取存储器(MRAM)。
电阻存储器器件可以通过在以下两种不同状态之间改变(或切换)来工作：高电阻状态(HRS)，其可以代表关断或0状态；低电阻状态(LRS)，其可以代表开启或1状态。然而，这些器件可能经历关于电阻切换特性的大变化，并可能导致器件内电流流动的大波动，这会降低器件的性能并增加其功耗。
因此，存在对提供能够克服或至少改进如上所述的一个或多个劣势的改善的存储器器件的需要。
发明内容
在本公开的一方面，提供了一种存储器器件，包括：第一电极；电介质帽，其位于第一电极上方；第二电极，其与第一电极横向邻近，其中，第二电极的上表面与电介质帽的上表面基本上共面；以及电阻层，其位于第一电极与第二电极之间。第一电极的边缘至少通过电阻层电耦合到第二电极的边缘。
在本公开的另一方面，提供了一种存储器器件，包括：第一电极；电介质帽，其位于第一电极上方；第二电极，其与第一电极横向邻近，其中，第二电极的上表面与电介质帽的上表面基本上共面；电阻层，其位于第一电极与第二电极之间；以及氧清除层，其位于第一电极与第二电极之间。氧清除层设置在电阻层上并且包括与电阻层不同的材料。第一电极的边缘通过电阻层和氧清除层电耦合到第二电极的边缘。
在本公开的又一方面，提供了一种通过以下方式形成存储器器件的方法：在电介质区域中形成第一电极和电介质帽，其中，电介质帽形成在第一电极上；在电介质区域中限定的开口中形成电阻层；以及在电介质区域中形成第二电极，第二电极被形成为与第一电极和电介质帽横向邻近，其中，电阻层位于第一电极与第二电极之间，并且第二电极的上表面与电介质帽的上表面基本上共面。
附图说明
通过参考以下描述并结合所附附图可理解本公开。
为了图示的简单和清楚，附图示出了构造的一般方式，并且可以省略对公知的特征和技术的某些描述和细节以避免不必要地模糊对本公开的所述实施例的讨论。此外，附图中的元件不一定按比例绘制。例如，附图中的一些元件的尺寸可能相对于其他元件被放大以帮助改善对本公开的实施例的理解。不同附图中相同的参考标号表示相同的元件，而相似的参考标号可以但不一定表示相似的元件。
图1A至图1G是根据本公开的实施例的存储器器件的截面图。
图2A至图2C是根据本公开的图1G所示的实施例的平面图并且描绘了器件中电极的各种配置。
图3至图8是根据本公开的实施例的描述了用于制造存储器器件的一组示例性步骤的截面图。
图9是根据本公开的图7所示的实施例的平面图并且描绘了存储器器件的交叉(crossbar)配置的布局。
具体实施方式
下面描述本公开的各种示例性实施例。在此公开的实施例是示例性的，并且不是旨在穷举或限制本公开。
图1A示出了根据本公开的示例性存储器器件的截面图。器件包括第一电极102、位于第一电极102上方的电介质帽104、以及与第一电极102横向邻近的第二电极106，其中第二电极106的上表面与电介质帽104的上表面基本上共面。
第一电极102和第二电极106可以连接到各种互连结构114、116、118、120以在存储器器件中的其他电路和/或有源部件之间发送或接收电信号。互连结构可以包括互连过孔118、120和导线114、116，并且可以包括诸如铜、钴、铝或其合金的金属。取决于存储器器件的设计要求，导线114、116可被配置为源极线或字线。如本文所用，术语“源极线”和“位线”可指示在存储器器件电路中连接基元的电端子连接。
可以连接到第一电极102和第二电极106的有源部件(未示出)的示例可以包括二极管(例如，单光子雪崩二极管)或者晶体管，该晶体管例如但不限于平面场效应晶体管、鳍形场效应晶体管(FinFET)、铁电场效应晶体管(FeFET)、互补金属氧化物半导体(CMOS)晶体管和双极结晶体管(BJT)。
电阻层108位于第一电极102与第二电极106之间。电阻层108可以与第二电极106的侧壁和下表面共形。第一电极102的边缘通过电阻层108电耦合到第二电极106的边缘。具体地，电阻层108可以包括导电路径112，该导电路径112被配置为响应于电信号(例如，设定电压或电流)而在第一电极102的边缘到第二电极106的边缘之间形成。
例如，可以向导线114、116中的一者施加设定电压以提供第一电极102与第二电极106之间的电位差。该电位差可以导致导电路径112的形成以允许第一电极102与第二电极106之间的电传导。具体地，导电路径112可以是通过电位差引起的电荷(例如离子、电子)的扩散或漂移形成的丝(filament)。
电阻层108还可被配置为具有响应于电信号的变化的可切换电阻。例如，当施加电信号时，丝的形成可以降低电阻层108的电阻。在电信号反向流动时，丝可被移除并且可以增加电阻层108的电阻，从而使能电阻层108的可控电阻性质。电阻层108可以表现出由形成该层的材料的不同电阻状态表征的变化的特性。这些电阻状态(例如，高电阻状态或低电阻状态)可用于表示信息的一个或多个位。在用于改变所存储的数据的操作切换期间，当切换电信号(例如，设定电压或复位电压)被施加到电阻层108时，电阻层108可以改变其电阻状态。
如图所示，第一电极102可以在其上表面处具有角边缘102a并且在其下表面处具有角边缘102b。第二电极106可以在其下表面处具有角边缘106a。当施加电信号时，第一电极的角边缘102a、102b和第二电极106的角边缘106a可具有最强电场(即，最大的电荷浓度)。因此，第一电极102的角边缘102a、102b可定位成接近第二电极106的角边缘106a，以使得当施加电信号时，所形成的导电路径112可被限制在第一电极102的角边缘102a、102b中的一者与第二电极106的角边缘106a之间的区域中。对导电路径112的限制可帮助降低关于导电路径112的形成的随机性，进而降低处于高电阻状态的存储器器件的周期间和器件间的可变性。换言之，可以降低处于高电阻状态的电阻层108的电阻的可变性。这使得在器件的操作期间实现电阻层108中电阻状态的稳定切换，并可以降低其总功耗。
在图1A所示的实施例中，第二电极106的下表面可以位于第一电极102的上表面与第一电极102的下表面之间，以使得第二电极106的下表面处的角边缘106a接近第一电极102的上表面处的角边缘102a或第一电极102的下表面处的角边缘102b中的任一者。在另一实施例(未示出)中，第二电极106的下表面可被定位成位于第一电极102的上表面上方或者与第一电极102的上表面基本上共面，以使得第二电极的下表面处的角边缘106a接近第一电极102的上表面处的角边缘102a。
尽管图1A示出了连接第二电极106的下表面处的角边缘106a与第一电极102的下表面处的角边缘102b的导电路径112，但是应当理解，导电路径112也可以连接第二电极106的下表面处的角边缘106a和第一电极102的上表面处的角边缘102a，具体取决于角边缘102a、102b、106a的接近度。
电阻层108的厚度可被配置为使得相对低的电压电平足以切换电阻层108的电阻。在一些实施例中，电阻层108可以具有在约1nm至约10nm的范围内的厚度。用于电阻层108的材料的示例可以包括但不限于碳聚合物、钙钛矿、二氧化硅、金属氧化物或氮化物。金属氧化物的一些示例可以包括镧系元素氧化物、氧化钨、氧化锌、氧化镍、氧化铌、氧化钛、氧化铪、氧化铝、氧化钽、氧化锆、氧化钇、氧化钪、氧化镁、氧化铬和氧化钒。氮化物的示例可以包括氮化硼和氮化铝。在一些实施例中，可以使用带隙大于3eV的金属氧化物。这种氧化物的示例可以包括氧化钛、氧化钨、氧化铌、氧化镍、氧化锌、镧系元素氧化物、氧化铪、氧化铝、氧化钽、氧化锆和氧化钇。
电介质帽104可以为第一电极102提供结构保护并且可以包括非金属，例如但不限于氧化物或氮化物。例如，电介质帽104可以包括二氧化硅、氮化硅、氧化钛或其组合。电介质帽104可以设置在第一电极102的上表面上，并且可以通过使第二电极106的上表面与电介质帽104的上表面基本上共面来限定第二电极106的厚度。有利地，通过将电介质帽104定位在第一电极102的上表面上，电介质帽104可以防止形成连接第一电极102的上表面处的边缘与第二电极106的上表面处的边缘的任何导电路径(或丝)。因此，该丝可被限制在第一电极102的角边缘102a、102b中的一者与第二电极106的角边缘106a之间的优选区域中。在一个实施例中，第二电极106可被构造为具有比第一电极102大的厚度。
在一个实施例中，第一电极102可被构造为活性电极，而第二电极106可被构造为惰性电极。替代地，在另一实施例中，第二电极可被构造为活性电极，而第一电极106可被构造为惰性电极。
如本文所用，术语“活性电极”可指具有能够被氧化和/或还原(即，氧化还原反应)以生成用于在电阻层108中形成导电路径112的电荷的导电材料的电极。活性电极中的导电材料的示例可以包括但不限于钽(Ta)、铪(Hf)、钛(Ti)、铜(Cu)、银(Ag)、钴(Co)、钨(W)或其合金。相反，术语“惰性电极”可指能够抵抗氧化还原反应的导电材料。用于惰性电极的导电材料的示例可以包括但不限于钌(Ru)、铂(Pt)、氮化钛(TiN)、氮化钽(TaN)。优选地，活性电极可被构造为具有比惰性电极大的厚度。活性电极的较大厚度可为活性电极与电阻层之间的氧化还原反应提供足够的材料。
在图1A所示的实施例中，导线116可以形成在第一电介质区域124中。电介质帽104、第一电极102、第二电极106、电阻层108可以形成在第二电介质区域126中。第一电介质区域124和第二电介质区域126可以是金属间电介质(IMD)层或“金属化层级(level)”的一部分。第一电介质区域124和第二电介质区域126中的电介质材料的示例可以包括但不限于二氧化硅、原硅酸四乙酯(TEOS)或具有SiCxOyHz的化学组成的材料，其中x、y和z是化学计量比。
电介质层122可以设置在第一电介质区域124与第二电介质区域126之间。互连过孔120可以形成在电介质层122中。电介质层122中的电介质材料的示例可以包括但不限于氮化硅(SiN)或氮掺杂碳化硅(SiCN)、SiCxHz(即，BLoKTM)或SiNwCxHz(即，NBLoKTM)，其中w、x、y和z中的每一个独立地具有大于0且小于0.75的值。
参考图1B，示出了存储器器件的另一实施例，其中相同的参考标号指示图1A中的相同特征。存储器器件可以包括位于第一电极102与第二电极106之间的氧清除层110。第一电极102的边缘可以通过电阻层108和氧清除层110电耦合到第二电极106的边缘。例如，导电路径112可被配置为在电阻层108和氧清除层110中形成，以便响应于电信号(例如，设定电压或电流)而将第一电极102的边缘电耦合到第二电极106的边缘。
如本文所用，术语“氧清除”或“氧清除剂(scavenger)”可指消耗、耗尽来自给定环境的氧离子或与该氧离子发生反应的组分、层、膜或材料。如图所示，氧清除层110设置在电阻层108上，并且可以与第二电极106的侧壁和下表面共形。氧清除层110可以包括不同于电阻层108的材料。在一些实施例中，氧清除层110可以包括钽(Ta)、钛(Ti)、钨(W)、氧化铪(HfO2)或氧化铝(Al2O3)。氧清除层110可以被布置为接触活性电极。
在图1B所示的实施例中，第二电极106被构造为活性电极，而第一电极102被构造为惰性电极。活性电极(例如，第二电极106)设置在氧清除层110上，氧清除层110设置在电阻层108上并且惰性电极(例如，第一电极102)的侧壁接触电阻层108。
氧清除层110可被配置为响应于电信号而引起离子从电阻层108朝向氧清除层110的移动。例如，当跨越活性电极(例如，第二电极106)和惰性电极(例如，第一电极102)施加电位差时，氧清除层110可以清除来自电阻层108的氧离子以增加电阻层108中氧空位的浓度或密度。被氧清除层110清除的氧离子可以随后漂移到活性电极以完成第一电极102与第二电极106之间的导电路径112。
有利地，氧清除层110的存在被发现用于在第一电极102的角边缘102a、102b与第二电极106的角边缘106a之间的区域中对丝提供附加的限制，从而进一步降低电阻层108的电阻的可变性。
参考图1C，示出了存储器器件的另一实施例，其中相同的参考标号指示图1B中的相同特征。如本文所述，氧清除层110可被布置为接触活性电极。在图1C所示的实施例中，第一电极102被构造为活性电极，而第二电极106被构造为惰性电极。惰性电极(例如，第二电极106)设置在电阻层108上，电阻层108设置在氧清除层110上，并且活性电极(例如，第一电极102)的侧壁接触氧清除层110。
参考图1D，示出了存储器器件的另一实施例，其中相同的参考标号指示图1C中的相同特征。图1D所示的实施例类似于图1C所示的实施例，除了在图1C中，第二电极106的下表面与第一电极102的上表面基本上共面。例如，电阻层108和氧清除层110各自的厚度可被修改，以使得第二电极106的下表面处的角边缘106a接近第一电极102的上表面处的角边缘102a。当施加电信号时，导电路径112可被限制在第一电极102的角边缘102a和第二电极106的角边缘106a之间的区域中，从而降低电阻层108的电阻的可变性。
在另一实施例(未示出)中，第二电极106的下表面可以位于第一电极102的上表面上方。例如，电阻层108和氧清除层110各自的厚度可被修改，以使得第二电极106的下表面可以升高到位于第一电极的上表面的层级的上方。
参考图1E，示出了存储器器件的另一实施例，其中相同的参考标号指示图1D中的相同特征。存储器器件可以包括布置在第一电极102与第二电极106之间的多层电阻层108和多层氧清除层110。取决于所使用的层的厚度和数量，第二电极106的下表面可以与第一电极102的上表面基本上共面，以使得第二电极106的下表面处的角边缘106a接近第一电极106的上表面处的角边缘102a。当施加电信号时，导电路径112可被限制在第一电极102的角边缘102a与第二电极106的角边缘106a之间的区域中，从而降低电阻层108的电阻的可变性。
参考图1F，示出了存储器器件的另一实施例，其中相同的参考标号指示图1B中的相同特征。存储器器件可以包括第一电极102、位于第一电极102上方的第一电介质帽104、以及与第一电极102横向邻近的第二电极106，其中第二电极106的上表面与第一电介质帽104的上表面基本上共面。存储器器件还可以包括与第二电极106横向邻近的第三电极103，其中第二电极106布置在第一电极102与第三电极103之间。第二电介质帽105可以设置在第三电极103上方，并且第二电极106的上表面可以与第二电介质帽105的上表面基本上共面。在一些实施例中，第三电极103可以包括与第一电极102相同的导电材料。替代地，在其他实施例中，第一电极102可以包括与第三电极103不同的导电材料。
第三电极103的厚度和第一电极102的厚度在一些实施例中可以基本相似，或者在其他实施例中可以不同。第一电极102和第三电极103在一些实施例中可以具有基本相似的宽度，或者在其他实施例中具有不同的宽度。例如，第一电极102和第三电极103可以通过相同的处理步骤形成，这可以导致两个电极的厚度或宽度基本相似。在另一示例中，第一电极102和第三电极103可以通过不同的处理步骤形成，这可能导致两个电极的厚度或宽度不同。第一电极102和第三电极103的厚度、宽度和导电材料可以根据器件的设计要求进行修改。
如本文所述，电阻层108和氧清除层110可以与第二电极106的侧壁和下表面共形。具体地，电阻层108和氧清除层110可以延伸至位于第二电极106与第三电极103之间、以及位于第二电极106与第一电极102之间。
第一电极102、第二电极106和第三电极103可以连接到互连过孔118、120和导线114、116、117。导线114、116、117可以是配置的源极线或字线，这取决于存储器器件的设计要求。例如，在图1F所示的实施例中，位线(例如，导线114)可以布置在第二电极106上方并连接到第二电极106。第一源极线(例如，导线116)可以布置在第一电极102下方并连接到第一电极102，而第二源极线(例如，导线117)可以布置在第三电极103下方并连接到第三电极103。
参考图1G，示出了存储器器件的另一实施例，其中相同的参考标号指示图1B中的相同特征。存储器器件可以包括第一电极102、位于第一电极102上方的电介质帽104、以及与第一电极102横向邻近的第二电极106。存储器器件还可以包括与第一电极102横向邻近的第三电极107，其中第一电极102可以布置在第二电极106与第三电极107之间。在图1G所示的实施例中，电介质帽104的上表面可以与第二电极106的上表面和第三电极107的上表面基本上共面。
第二电极106和第三电极107在一些实施例中可以具有基本相似的厚度或宽度，或者在其他实施例中具有不同的厚度或宽度。在一些实施例中，第二电极106可以包括与第三电极107相同的导电材料。替代地，在其他实施例中，第二电极106可以包括与第三电极107不同的导电材料。第二电极106和第三电极107的厚度、宽度和导电材料可以根据器件的设计要求进行修改。
第一电阻层108和第一氧清除层110可以布置在第一电极102与第二电极106之间。第一电阻层108和第一氧清除层110可以与第二电极106的侧壁和下表面共形。第二电阻层109和第二氧清除层111可以布置在第一电极102与第三电极107之间。第二电阻层109和第二氧清除层111可以与第三电极107的侧壁和下表面共形。
第一电极102、第二电极106和第三电极107可以连接到互连过孔118、120和导线114、116。导线114、116可以是配置的源极线或字线，这取决于存储器器件的设计要求。例如，在图1G所示的实施例中，位线(例如，导线114)可以布置在第二电极106和第三电极107上方。第二电极和第三电极107都可以连接到位线。源极线(例如，导线116)可以布置在第一电极102下方并连接到第一电极102。
图2A至图2C示出了第一电极102、第二电极106和第三电极107的各种配置。截面线X-X’指示从图1G的视图截取的横截面。为简单起见，仅示出了第一电极102、第二电极106和第三电极107。虽然所示的电极基本为方形，但是应当理解，其他电极形状也在本公开的范围内。例如，由于制造限制，一个或多个电极可能具有不完全笔直的圆角或圆边缘。
图2A描绘了其中第一电极102、第二电极106和第三电极107具有基本相似的宽度的实施例。如图2A所示，第一电极102的侧边缘与第二电极106的侧边缘和第三电极107的侧边缘的接近度基本相等。
替代地，图2B和图2C示出了其中第一电极102、第二电极106和第三电极107具有不同宽度的实施例。在图2B所示的实施例中，第二电极106具有比第一电极102和第三电极107大的宽度。由于第一电极102具有比第二电极106小的宽度，因此第一电极102的侧边缘136a可以被定位为接近第二电极106的侧边缘134a，而第一电极102的侧边缘136b可以被定位为远离第二电极106的侧边缘134b。
在图2C所示的实施例中，第三电极107可以具有比第一电极102和第二电极106小的宽度。由于第三电极107具有比第一电极102小的宽度，因此第三电极107的侧边缘138a可以被定位为接近第一电极102的侧边缘136d，而第一电极102的侧边缘136c可以被定位为远离第二电极106的侧边缘134b。
有利地，具有不同宽度的电极可通过确保导电路径仅形成在电极的边缘(即，具有最近接近度的边缘)之间的最短距离处来增加对丝的限制。增加对丝的限制可导致电阻层的电阻的可变性的降低，并且导致用来切换电阻层的电阻的电压电平的降低。
应当理解，图2B和图2C中描绘的不同电极的配置可被设想为适用于图1A至图1F的实施例。
本文描述的存储器器件可以是电阻存储器器件。电阻存储器器件的示例可以包括但不限于氧化物随机存取存储器(OxRAM)。
图3至图8示出了可用于创建如在本公开的实施例中提供的存储器器件的一组步骤。
如本文所用，“沉积技术”是指将材料施加到另一材料(或衬底)之上的工艺。用于沉积的示例性技术包括但不限于旋涂、溅射、化学气相沉积(CVD)、物理气相沉积(PVD)、分子束沉积(MBD)、脉冲激光沉积(PLD)、液体源雾化化学沉积(LSMCD)、原子层沉积(ALD)。
此外，“图案化技术”包括形成所述图案、结构或开口所需要的材料或光致抗蚀剂的沉积、材料或光致抗蚀剂的图案化、曝光、显影、蚀刻、清洁和/或去除。图案化的技术的示例包括但不限于湿蚀刻光刻工艺、干蚀刻光刻工艺或直接图案化工艺。这些技术可以使用掩模组和掩模层。
参考图3，示出了用于制造本公开的存储器器件的器件结构。该器件结构可以包括具有导线116、117的第一电介质区域124。可以使用本文所述的沉积技术在第一电介质区域124上沉积电介质层122。互连过孔120可以形成在电介质层122中，例如通过图案化电介质层122以在电介质层122中限定开口，然后在开口中沉积材料以形成互连过孔120。
图4A和图5示出了用于在第二电介质区域126中形成电极102、103和电介质帽104、105的一组步骤。
如图4A所示(图4A接续图3所示的实施例)，可以通过使用本文所述的沉积技术来沉积电介质材料，以在电介质层122上形成第二电介质区域126。随后可以使用本文所述的图案化技术来图案化第二电介质区域126以在第二电介质区域126中限定开口128。
如图5所示(图5接续图4A所示的实施例)，可以通过使用本文所述的沉积技术来沉积导电材料，以在开口128中形成第一电极102和第三电极103。之后，可以在第一电极102上沉积第一电介质帽104，并且可以在第三电极103上沉积第二电介质帽105。
图4B和图5示出了用于在第二电介质区域126中形成电极102、103和电介质帽104、105的一组替代步骤。
如图4B所示(图4B接续图3所示的实施例)，可以在电介质层122上沉积导电材料层，并且可以在该导电材料层上沉积非金属材料层。随后可关于导电材料层和非金属材料层执行图案化步骤(使用本文所述的图案化技术)以形成第一电极102、第三电极103、第一电介质帽104和第二电介质帽105。图案化步骤还在第一电极102与第三电极103之间限定了开口128。在该实施例中，第一电介质帽104和第二电介质帽105可以在图案化步骤期间用作掩模以从导电材料层形成第一电极102和第三电极103并且在第一电极102与第三电极103之间限定开口128。
如图5所示(图5接续图4B所示的实施例)，可以使用本文所述的沉积技术在第一电极与第三电极103之间的开口128中沉积电介质材料，从而形成第二电介质区域126。
参考图6(图6接续图5所示的实施例)，第二电极106可以横向形成在第一电极102与第三电极103之间。例如，可以使用本文所述的图案化技术在第二电介质区域126中限定开口(未示出)。可以使用本文所述的沉积技术在开口中沉积电阻层108。优选地，可以使用诸如ALD工艺或高度共形的CVD工艺的共形沉积工艺来形成电阻层108。可以使用本文所述的沉积技术在电阻层108上沉积氧清除层110。优选地，氧清除层110可以被沉积为与电阻层108共形。随后，可以在氧清除层110上沉积第二电极106。可以执行化学机械平坦化工艺以平坦化第二电极106的上表面和电介质帽104、105的上表面。
在替代实施例(未示出)中，氧清除层110可以被沉积在开口中。之后，电阻层108可以沉积在氧清除层110上，然后将第二电极106沉积在电阻层108上。
参考图7(图7接续图6所示的实施例)，可以在电介质帽104、105和第二电极106上方沉积附加的电介质材料。所沉积的电介质材料可被图案化以限定暴露第二电极106的上表面的过孔开口132。
参考图8(图8接续图7所示的实施例)，可以使用本文所述的沉积技术用金属填充过孔开口132以形成互连过孔118。导线114可以形成在第二电介质区域126上并且接触互连过孔118。在图8所示的实施例中，导线114可被配置为位线，而导线116、117可被配置为源极线。
图9是图8所示的实施例的平面图并且示出了存储器器件的示例***叉布局配置。截面线X-X’指示从图8的视图截取的横截面。为简单起见，仅示出了第一电极、第二电极、第三电极、源极线和位线。如图9所示，位线814布置在第一电极802、第二电极806和第三电极803上方。源极线816、817(以虚线矩形勾勒)布置在第一电极802、第二电极806和第三电极803下方。位线814可以跨越源极线816、817以提供交叉配置。
贯穿本公开，应当理解，如果一种方法在本文中被描述为涉及一系列步骤，则本文呈现的这些步骤的顺序不一定是可以执行这些步骤的唯一顺序，并且某些所述步骤可以被省略和/或本文未描述的某些其他步骤可以被添加到该方法中。此外，术语“包含”、“包括”、“具有”及其任何变体旨在涵盖非排他性的包含，以使得包含一系列元素的过程、方法、制品或器件不一定限于这些元素，而是可以包括未明确列出的或者对这些过程、方法、制品或器件而言固有的其他元素。短语“在一个实施例中”的出现不一定都指示相同的实施例。
本公开的各种实施例的描述是出于示例的目的而呈现的，但并不旨在是穷举的或限于所公开的实施例。在不脱离所描述实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改善，或者使本领域普通技术人员能够理解本文公开的实施例。此外，不存在任何意图受前述背景或以下详细描述中提出的任何理论的束缚。
此外，本文描述的各种任务和过程可以被合并到具有本文没有详细描述的附加功能的更全面的程序或过程中。具体地，集成电路的制造中的各种工艺是众所周知的，因此，为了简洁起见，许多工艺在本文中仅简要提及或完全省略而没有提供公知的工艺细节。
本领域技术人员在完整阅读本申请后将容易地明白，所公开的半导体器件及其形成方法可用于制造多种不同的集成电路产品，包括但不限于存储器基元、NV存储器器件、FinFET晶体管器件、CMOS器件等。

Claims (20)

1.一种存储器器件，包括：
第一电极；
电介质帽，其位于所述第一电极上方；
第二电极，其与所述第一电极横向邻近，其中，所述第二电极的上表面与所述电介质帽的上表面基本上共面；以及
电阻层，其位于所述第一电极与所述第二电极之间；
其中，所述第一电极的边缘至少通过所述电阻层电耦合到所述第二电极的边缘。
2.根据权利要求1所述的器件，其中，所述电阻层包括导电路径，所述导电路径被配置为响应于电信号的变化而在所述第一电极的边缘与所述第二电极的边缘之间形成。
3.根据权利要求1所述的器件，其中，所述电阻层与所述第二电极的侧壁和下表面共形。
4.根据权利要求3所述的器件，其中，所述第二电极的下表面位于所述第一电极的上表面与下表面之间。
5.根据权利要求3所述的器件，其中，所述第二电极的下表面与所述第一电极的上表面基本上共面。
6.根据权利要求1所述的器件，还包括：位于所述第一电极与所述第二电极之间的氧清除层，其中，所述氧清除层设置在所述电阻层上并且包括与所述电阻层不同的材料。
7.根据权利要求6所述的器件，其中，所述氧清除层被配置为响应于所述电信号而引起离子从所述电阻层朝向所述氧清除层的移动。
8.根据权利要求7所述的器件，其中，所述第一电极被构造为活性电极，所述第二电极被构造为惰性电极，并且其中，所述氧清除层接触所述活性电极。
9.根据权利要求7所述的器件，其中，所述第一电极被构造为惰性电极，所述第二电极被构造为活性电极，并且其中，所述氧清除层接触所述活性电极。
10.根据权利要求7所述的器件，其中，所述氧清除层包括钽、钛、钨、氧化铪或氧化铝(Al2O3)。
11.一种存储器器件，包括：
第一电极；
电介质帽，其位于所述第一电极上方；
第二电极，其与所述第一电极横向邻近，其中，所述第二电极的上表面与所述电介质帽的上表面基本上共面；
电阻层，其位于所述第一电极与所述第二电极之间；以及
氧清除层，其位于所述第一电极与所述第二电极之间，所述氧清除层设置在所述电阻层上并且包括与所述电阻层不同的材料；
其中，所述第一电极的边缘通过所述电阻层和所述氧清除层电耦合到所述第二电极的边缘。
12.根据权利要求11所述的器件，其中，所述电阻层和所述氧清除层与所述第二电极的侧壁和下表面共形。
13.根据权利要求12所述的器件，其中，所述第二电极的下表面位于所述第一电极的上表面与下表面之间。
14.根据权利要求12所述的器件，其中，所述第二电极的下表面与所述第一电极的上表面基本上共面。
15.根据权利要求12所述的器件，其中，位于所述第一电极上方的所述电介质帽是第一电介质帽，并且所述器件还包括：
第三电极，其与所述第二电极横向邻近，其中，所述第二电极布置在所述第一电极与所述第三电极之间；以及
第二电介质帽，其位于所述第三电极上方，其中，所述第二电介质帽的上表面与所述第二电极的上表面基本上共面。
16.根据权利要求15所述的器件，其中，所述电阻层和所述氧清除层延伸至位于所述第三电极与所述第二电极之间。
17.根据权利要求16所述的器件，还包括：
位线，其布置在所述第二电极上方并连接到所述第二电极；
第一源极线，其布置在所述第一电极下方并连接到所述第一电极；以及
第二源极线，其布置在所述第三电极下方并连接到所述第三电极，其中，所述第一源极线基本平行于所述第二源极线，并且所述第二电极布置在所述第一源极线和所述第二源极线之间。
18.根据权利要求17所述的器件，其中，所述位线跨越所述第一源极线和所述第二源极线。
19.一种形成存储器器件的方法，包括：
在电介质区域中形成第一电极和电介质帽，其中，所述电介质帽形成在所述第一电极上；
在所述电介质区域中限定的开口中形成电阻层；以及
在所述电介质区域中形成第二电极，所述第二电极被形成为与所述第一电极和所述电介质帽横向邻近，其中，所述电阻层位于所述第一电极与所述第二电极之间，并且所述第二电极的上表面与所述电介质帽的上表面基本上共面。
20.根据权利要求19所述的方法，其中，形成所述第一电极和所述电介质帽包括图案化所述电介质区域以限定开口，并将所述第一电极和所述电介质帽沉积在所述开口中。
CN202110807138.2A 2020-08-16 2021-07-16 电阻随机存取存储器器件 Pending CN114079004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/994647 2020-08-16
US16/994,647 US11793004B2 (en) 2020-08-16 2020-08-16 Resistive random access memory devices

Publications (1)

Publication Number Publication Date
CN114079004A true CN114079004A (zh) 2022-02-22

Family

ID=80223259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110807138.2A Pending CN114079004A (zh) 2020-08-16 2021-07-16 电阻随机存取存储器器件

Country Status (2)

Country Link
US (1) US11793004B2 (zh)
CN (1) CN114079004A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202232725A (zh) * 2021-02-01 2022-08-16 聯華電子股份有限公司 可變電阻式記憶體裝置及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010050094A1 (ja) * 2008-10-30 2010-05-06 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
US9564587B1 (en) * 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
JP6968057B2 (ja) * 2015-06-05 2021-11-17 オーストラリアン アドバンスト マテリアルズ ピーティーワイ リミテッドAustralian Advanced Materials Pty Ltd 抵抗変化型メモリデバイスに用いるメモリ構造及びデータ記憶デバイスの製造に用いる方法
US20170346005A1 (en) * 2016-05-26 2017-11-30 Imec Vzw Rare-Earth Metal Oxide Resistive Random Access Non-Volatile Memory Device
US10312442B2 (en) * 2017-09-21 2019-06-04 Globalfoundries Singapore Pte. Ltd. Non-volatile memory devices, RRAM devices and methods for fabricating RRAM devices with magnesium oxide insulator layers
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11342379B2 (en) * 2019-05-10 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation scheme for programmable metallization cell to prevent metal redeposit

Also Published As

Publication number Publication date
US11793004B2 (en) 2023-10-17
US20220052114A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
KR101860508B1 (ko) 2 단자 저항성 스위칭 디바이스 구조 및 제조 방법
CN103262240B (zh) 非易失性存储元件及其制造方法
KR20100078943A (ko) 저항성 램 소자의 제조방법
EP3857608A1 (en) Methods of forming a device, and related devices and electronic systems
CN111584711A (zh) 一种rram器件及形成rram器件的方法
CN114079004A (zh) 电阻随机存取存储器器件
US11335852B2 (en) Resistive random access memory devices
US10008666B2 (en) Non-volatile resistive memory cells
US20230065317A1 (en) Memory devices and methods of making the same
US20140138607A1 (en) Non-volatile memory device and manufacturing method thereof
US20220158093A1 (en) Memory devices and method of forming the same
US11844292B2 (en) Memory devices having an electrode with tapered sides
CN113557613A (zh) 非易失性存储装置及其制造方法
US20230255034A1 (en) Lateral multi-bit memory devices and methods of making the same
US11818969B2 (en) Memory devices and method of forming the same
US20240049611A1 (en) Resistive memory devices with a cavity between electrodes
US11515475B2 (en) Resistive random access memory devices
US20240196626A1 (en) Structures for three-terminal memory cells
US11978510B2 (en) Memory devices and methods of forming the same
US20220310915A1 (en) Resistive random access memory devices
US11222844B2 (en) Via structures for use in semiconductor devices
US20240194255A1 (en) Structures for three-terminal memory cells
US20230320104A1 (en) Three terminal memory cells and method of making the same
CN114005851A (zh) 电阻式随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination