CN113035854A - 集成芯片及其制造方法、全彩集成芯片和显示面板 - Google Patents
集成芯片及其制造方法、全彩集成芯片和显示面板 Download PDFInfo
- Publication number
- CN113035854A CN113035854A CN201911358755.8A CN201911358755A CN113035854A CN 113035854 A CN113035854 A CN 113035854A CN 201911358755 A CN201911358755 A CN 201911358755A CN 113035854 A CN113035854 A CN 113035854A
- Authority
- CN
- China
- Prior art keywords
- electrodes
- integrated chip
- light
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000012545 processing Methods 0.000 claims abstract description 19
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 239000002096 quantum dot Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000013461 design Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000012797 qualification Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种集成芯片及其制造方法、全彩集成芯片和显示面板，其中，集成芯片的制作方法用于成型加工集成芯片的电极结构，包括步骤S1，制作发光部，并使发光部包括以矩阵形式分布的多个发光单元组，步骤S2，将发光部的多个第一电极和多个第二电极分别电性引出导电端，以形成多个第一引脚电极和多个第二引脚电极，第一引脚电极和第二引脚电极用于与电路基板电性连接。本发明的主要目的在于提供以解决现有技术中的Micro LED显示面板的制作过程繁琐，不仅大大地降低了显示面板的生产加工效率，影响了显示屏的生产工期，而且会因铺设芯片的良率过低而降低显示面板的成品合格率，导致显示屏的生产效率低下的问题。
Description
技术领域
本发明涉及显示技术领域，具体而言，涉及一种集成芯片及其制造方法、全彩集成芯片和显示面板。
背景技术
Micro LED显示作为一个新兴的显示技术，相比LCD，OLED，在高亮度、快速响应时间、高分辨率、高色域以及长寿命等方面优势明显，因此，Micro LED显示为显示技术领域带来了一次技术革新革命。
Micro LED显示面板在制造过程中，需要以转移芯片的方式将数量繁多的芯片依次铺设到电路基板上，频繁的转移芯片操作导致显示面板的制作过程繁琐，不仅大大地降低了显示面板的生产加工效率，影响了显示屏的生产工期，而且会因铺设芯片的良率过低而降低显示面板的成品合格率，导致显示屏的生产效率低下。
另外，当发光芯片的尺寸较小时，发光芯片的正负电极之间的间距变小，对电路基板的加工精度要求以及固晶工艺的要求增加。同时，单颗发光芯片尺寸较小时，由于每个发光芯片都具有正负两个电极，每个发光芯片均需要独立控制，当基板上的发光芯片设置数量较多时，电路基板设计的复杂度增加，基板设计难度变大。
发明内容
本发明的主要目的在于提供一种集成芯片及其制造方法、全彩集成芯片和显示面板，以解决现有技术中的Micro LED显示面板的制作过程繁琐，不仅大大地降低了显示面板的生产加工效率，影响了显示屏的生产工期，而且会因铺设芯片的良率过低而降低显示面板的成品合格率，导致显示屏的生产效率低下的问题。此外，集成芯片采用公共电极结构，与传统的发光芯片采用独立电极的方式相对比，减少了集成芯片整体的电极数量，增大了单个电极面积；集成芯片具有接线数量少、转移难度低、显示面板电路基板设计难度低、电路基板加工精度要求低等特点，具有良好的实用性。
为了实现上述目的，根据本发明的一个方面，提供了一种集成芯片的制作方法，用于成型加工集成芯片的电极结构，包括：步骤S1，制作发光部，并使发光部包括以矩阵形式分布的n×m个发光单元组，其中，n为行数，m为列数，且n和m均为大于或等于1的正整数，各发光单元组包括以矩阵形式分布的x×y个发光单元，其中，x为行数，y为列数，且x和y均为大于或等于1的正整数，发光单元包括a极电极和b极电极；将同一列发光单元组的同一列发光单元的a极电极分别电连接在一起，以形成m×y个第一电极，将同一行发光单元组的同一行发光单元的b极电极分别电连接，以形成n×x个第二电极；步骤S2，将m×y个第一电极和n×x个第二电极分别电性引出导电端，以形成m×y个第一引脚电极和n×x个第二引脚电极，第一引脚电极和第二引脚电极用于与电路基板电性连接。
进一步地，使用蒸镀或沉积的方式将同一列发光单元组的同一列发光单元的a极电极分别电连接，以形成m×y个第一电极，
使用蒸镀或沉积的方式将同一行发光单元组的同一行发光单元的b极电极分别电连接，以形成n×x个第二电极。
进一步地，步骤S2包括：步骤S21，将m×y个第一电极分别向集成芯片的四周边缘电性引出导电端，以形成m×y个第一引脚电极；步骤S22，将n×x个第二电极分别向集成芯片的四周边缘电性引出导电端，以形成n×x个第二引脚电极；并使m×y个第一引脚电极和n×x个第二引脚电极绕集成芯片的边缘依次间隔分布。
进一步地，在步骤S22中，将m和n均设置为2，x设置为3，y设置为1，将两个第一电极和六个第二电极向集成芯片的四周边缘引出导电端以形成两个第一引脚电极和六个第二引脚电极。
进一步地，在步骤S2中，在发光部的第一电极和第二电极所在的表面上沉积或蒸镀N层绝缘保护层；以及依次在远离第一电极和第二电极的绝缘保护层表面上利用蒸镀或沉积的方法设置金属线路层，形成N层金属线路层；第一电极、第二电极和N层金属线路层通过绝缘保护层上的金属过孔电连接，其中，N为大于或等于2的正整数。
进一步地，第N层金属线路层上远离绝缘保护层的一侧设有绝缘层，绝缘层覆盖第N层金属线路层上的金属走线和金属过孔。
进一步地，第N层金属线路层包括m×y个第一引脚电极和n×x个第二引脚电极。
进一步地，与第N层金属线路层接触的绝缘保护层上设置有用于识别第一引脚电极的极性或第二引脚电极的极性的识别标记。
进一步地，绝缘保护层为二氧化硅层或氮化硅层。
进一步地，绝缘保护层通过印刷、沉积或蒸镀形成。
根据本发明的另一方面，提供了一种集成芯片，由上述的集成芯片的制作方法制造而成。
根据本发明的另一方面，提供了一种全彩集成芯片，包括：上述的集成芯片；光处理部，光处理部设置在集成芯片的上方，光处理部包括红色量子点基元、绿色量子点基元和透光补色基元，红色量子点基元、绿色量子点基元和透光补色基元中任意两个相邻的基元之间设置有挡墙。
进一步地，集成芯片为蓝光集成芯片，透光补色基元为透明散射量子点层。
进一步地，集成芯片为紫外光集成芯片，透光补色基元为蓝色量子点层。
根据本发明的另一方面，提供了一种显示面板，包括：电路基板和多个集成芯片，集成芯片为上述的集成芯片，多个集成芯片以矩阵的形式设置在电路基板上；封装胶层，封装胶层覆盖在电路基板上并封装多个集成芯片。
根据本发明的另一方面，提供了一种显示面板，包括：电路基板和多个全彩集成芯片，全彩集成芯片为上述的全彩集成芯片，多个全彩集成芯片以矩阵的形式设置在电路基板上；封装胶层，封装胶层覆盖在电路基板上并封装多个全彩集成芯片。
应用本发明的技术方案，通过提供一种特定的集成芯片的制造方法制造出一种新型结构的集成芯片，能够快捷方便地制造出集成芯片的电极结构，不仅能够确保集成芯片的发光特性，以保证显示面板的发光性能，而且使得集成芯片具有一体形式的多个发光点，从而在生产制造显示面板的过程中，大大地减少了转移集成芯片的次数，从而有利于提升显示面板的生产加工效率，缩短显示屏的生产工期，同时避免因铺设芯片的良率过低而降低显示面板的成品合格率，提高显示屏的生产效率。此外，集成芯片采用共极结构，与传统的发光芯片采用独立电极的方式相对比，减少了集成芯片整体的电极数量；集成芯片具有接线数量少、转移难度低、显示面板电路基板设计难度低、电路基板加工精度要求低等特点，具有良好的实用性。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据本发明的一种可选实施例的制作集成芯片的发光部的过程中，多个第一电极、多个第二电极和多个发光单元组的分布状态示意图；
图2示出了图1中的覆盖了多个发光单元组后的多个第一电极和多个第二电极的分布状态示意图；
图3示出了图2中的多个第一电极和多个第二电极向集成芯片的四周边缘电性引出导电端后，多个第一引脚电极和多个第二引脚电极的分布状态示意图；
图4示出了图3中的覆盖了电性引出结构后，多个第一引脚电极和多个第二引脚电极的分布状态示意图；
图5示出了根据本发明的另一种可选实施例的制作集成芯片的发光部的过程中，多个第一引脚电极和多个第二引脚电极的分布状态示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中的Micro LED显示面板的制作过程繁琐，不仅大大地降低了显示面板的生产加工效率，影响了显示屏的生产工期，而且会因铺设芯片的良率过低而降低显示面板的成品合格率，导致显示屏的生产效率低下的问题，本发明提供了一种集成芯片及其制造方法、全彩集成芯片和显示面板；需要说明的是，显示面板包括电路基板和设置在其上的多个集成芯片或多个全彩集成芯片，其中，集成芯片为上述和下述的集成芯片，全彩集成芯片包括上述和下述的集成芯片。
如图1和图2所示，集成芯片的制作方法用于成型加工集成芯片的电极结构，包括：步骤S1，制作发光部，并使发光部包括以矩阵形式分布的n×m个发光单元组，其中，n为行数，m为列数，且n和m均为大于或等于1的正整数，各发光单元组包括以矩阵形式分布的x×y个发光单元，其中，x为行数，y为列数，且x和y均为大于或等于1的正整数，发光单元包括a极电极和b极电极；将同一列发光单元组的同一列发光单元的a极电极分别电连接在一起，以形成m×y个第一电极，将同一行发光单元组的同一行发光单元的b极电极分别电连接，以形成n×x个第二电极；步骤S2，将m×y个第一电极和n×x个第二电极分别电性引出导电端，以形成m×y个第一引脚电极和n×x个第二引脚电极，第一引脚电极和第二引脚电极用于与电路基板电性连接。
本申请通过提供一种特定的集成芯片的制造方法制造出一种新型结构的集成芯片，能够快捷方便地制造出集成芯片的电极结构，不仅能够确保集成芯片的发光特性，以保证显示面板的发光性能，而且使得集成芯片具有一体形式的多个发光点，从而在生产制造显示面板的过程中，大大地减少了转移集成芯片的次数，从而有利于提升显示面板的生产加工效率，缩短显示屏的生产工期，同时避免因铺设芯片的良率过低而降低显示面板的成品合格率，提高显示屏的生产效率。此外，集成芯片采用共极结构，与传统的发光芯片采用独立电极的方式相对比，减少了集成芯片整体的电极数量；集成芯片具有接线数量少、转移难度低、显示面板电路基板设计难度低、电路基板加工精度要求低等特点，具有良好的实用性。
可选地，使用蒸镀或沉积的方式将同一列发光单元组的同一列发光单元的a极电极分别电连接，以形成m×y个第一电极，使用蒸镀或沉积的方式将同一行发光单元组的同一行发光单元的b极电极分别电连接，以形成n×x个第二电极。这样，有利于控制集成芯片的加工制造成本，而且能够确保第一电极和第二电极的极性以及稳定性。
如图3所示，步骤S2包括：步骤S21，将m×y个第一电极分别向集成芯片的四周边缘电性引出导电端，以形成m×y个第一引脚电极；步骤S22，将n×x个第二电极分别向集成芯片的四周边缘电性引出导电端，以形成n×x个第二引脚电极；并使m×y个第一引脚电极和n×x个第二引脚电极绕集成芯片的边缘依次间隔分布。这样，便于控制相邻的两个引脚电极之间的间隔距离，避免引脚电极之间的电性干扰，确保集成芯片的电路稳定，从而提高显示面板的显像可靠性。
在本申请的图示实施例中，在步骤S22中，将m和n均设置为2，x设置为3，y设置为1，将两个第一电极和六个第二电极向集成芯片的四周边缘引出导电端以形成两个第一引脚电极和六个第二引脚电极。这种结构形式的集成芯片不仅便于加工制造，而且容易对第一电极和第二电极进行电性引导以形成引脚电极，有利于确保集成芯片的电性连接安装。
还需要说明的是，在步骤S2中，在发光部的第一电极和第二电极所在的表面上沉积或蒸镀N层绝缘保护层；以及依次在远离第一电极和第二电极的绝缘保护层表面上利用蒸镀或沉积的方法设置金属线路层，形成N层金属线路层；第一电极、第二电极和N层金属线路层通过绝缘保护层上的金属过孔电连接，其中，N为大于或等于2的正整数。这样，有利于根据设计要求将集成芯片的电极布置。
还需要说明的是，第N层金属线路层上远离绝缘保护层的一侧设有绝缘层，绝缘层覆盖第N层金属线路层上的金属走线和金属过孔。这样，有利于集成芯片的电性稳定性，确保其稳定被点亮。
可选地，第N层金属线路层包括m×y个第一引脚电极和n×x个第二引脚电极。
如图4和图5所示，与第N层金属线路层接触的绝缘保护层上设置有用于识别第一引脚电极的极性或第二引脚电极的极性的识别标记。这样，便于对第一引脚电极的极性以及第二引脚电极的极性准确识别，同时还能够准确获知两者的位置。
在图4中，多个第一引脚电极和多个第二引脚电极绕集成芯片的边缘依次间隔分布；在该图中，标记为3和4的两个引脚电极为第一引脚电极，且第一引脚电极为负极，标记为1、2和5至8的六个引脚电极为第二引脚电极，且第二引脚电极为正极。
而在图5中，第一引脚电极位于第一电极长度方向的端部，第二引脚电极位于第二电极长度方向的中部或端部；这样，在能够确保相邻的两个引脚电极之间具有安全距离的前提下，大大地降低了加工生成集成芯片的复杂程度。该图中，标记为2和7的两个引脚电极为第一引脚电极，且第一引脚电极为负极，标记为1、3至6和8的六个引脚电极为第二引脚电极，且第二引脚电极为正极。
可选地，绝缘保护层为二氧化硅层或氮化硅层。
考虑到集成芯片的加工制造的经济性，绝缘保护层通过印刷、沉积或蒸镀形成。
在本申请的图示实施例中，集成芯片由上述的集成芯片的制作方法制造而成；而全彩集成芯片包括上述的集成芯片和光处理部，光处理部设置在集成芯片的上方，光处理部包括红色量子点基元、绿色量子点基元和透光补色基元，红色量子点基元、绿色量子点基元和透光补色基元中任意两个相邻的基元之间设置有挡墙。这样，确保集成芯片具有稳定地发出白光的特性。
可选地，集成芯片为蓝光集成芯片，透光补色基元为透明散射量子点层。
当然，同样可选地，集成芯片为紫外光集成芯片，透光补色基元为蓝色量子点层。
在本申请的一个可选的显示面板的实施例中，显示面板包括电路基板、多个集成芯片和封装胶层，集成芯片为上述的集成芯片，多个集成芯片以矩阵的形式设置在电路基板上；封装胶层覆盖在电路基板上并封装多个集成芯片。
在本申请的另一个可选的显示面板的实施例中，显示面板包括电路基板、多个全彩集成芯片和封装胶层，全彩集成芯片为上述的全彩集成芯片，多个全彩集成芯片以矩阵的形式设置在电路基板上；封装胶层覆盖在电路基板上并封装多个全彩集成芯片。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、工作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种集成芯片的制作方法，用于成型加工集成芯片的电极结构，其特征在于，包括：
步骤S1，制作发光部，并使所述发光部包括以矩阵形式分布的n×m个发光单元组，其中，n为行数，m为列数，且n和m均为大于或等于1的正整数，各所述发光单元组包括以矩阵形式分布的x×y个发光单元，其中，x为行数，y为列数，且x和y均为大于或等于1的正整数，所述发光单元包括a极电极和b极电极；将同一列发光单元组的同一列发光单元的a极电极分别电连接在一起，以形成m×y个第一电极，将同一行发光单元组的同一行发光单元的b极电极分别电连接，以形成n×x个第二电极；
步骤S2，将m×y个所述第一电极和n×x个所述第二电极分别电性引出导电端，以形成m×y个第一引脚电极和n×x个第二引脚电极，所述第一引脚电极和所述第二引脚电极用于与电路基板电性连接。
2.根据权利要求1所述的集成芯片的制作方法，其特征在于，
使用蒸镀或沉积的方式将同一列所述发光单元组的同一列所述发光单元的a极电极分别电连接，以形成m×y个第一电极，
使用蒸镀或沉积的方式将同一行所述发光单元组的同一行所述发光单元的b极电极分别电连接，以形成n×x个第二电极。
3.根据权利要求1所述的集成芯片的制作方法，其特征在于，所述步骤S2包括：
步骤S21，将m×y个所述第一电极分别向所述集成芯片的四周边缘电性引出导电端，以形成m×y个所述第一引脚电极；
步骤S22，将n×x个所述第二电极分别向所述集成芯片的四周边缘电性引出导电端，以形成n×x个第二引脚电极；
并使m×y个所述第一引脚电极和n×x个所述第二引脚电极绕所述集成芯片的边缘依次间隔分布。
4.根据权利要求3所述的集成芯片的制作方法，其特征在于，在所述步骤S22中，将m和n均设置为2，x设置为3，y设置为1，将两个所述第一电极和六个所述第二电极向所述集成芯片的四周边缘引出导电端以形成所述两个所述第一引脚电极和六个所述第二引脚电极。
5.根据权利要求1所述的集成芯片的制作方法，其特征在于，在所述步骤S2中，在所述发光部的所述第一电极和所述第二电极所在的表面上沉积或蒸镀N层绝缘保护层；以及依次在远离所述第一电极和所述第二电极的所述绝缘保护层表面上利用蒸镀或沉积的方法设置金属线路层，形成N层金属线路层；所述第一电极、所述第二电极和N层所述金属线路层通过所述绝缘保护层上的金属过孔电连接，其中，N为大于或等于2的正整数。
6.根据权利要求5所述的集成芯片的制作方法，其特征在于，第N层所述金属线路层上远离所述绝缘保护层的一侧设有绝缘层，所述绝缘层覆盖第N层所述金属线路层上的金属走线和金属过孔。
7.根据权利要求5所述的集成芯片的制作方法，其特征在于，第N层所述金属线路层包括m×y个所述第一引脚电极和n×x个所述第二引脚电极。
8.根据权利要求5所述的集成芯片的制作方法，其特征在于，与第N层所述金属线路层接触的所述绝缘保护层上设置有用于识别所述第一引脚电极的极性或所述第二引脚电极的极性的识别标记。
9.根据权利要求5所述的集成芯片的制作方法，其特征在于，所述绝缘保护层为二氧化硅层或氮化硅层。
10.根据权利要求5所述的集成芯片的制作方法，其特征在于，所述绝缘保护层通过印刷、沉积或蒸镀形成。
11.一种集成芯片，其特征在于，由权利要求1至10中任一项所述的集成芯片的制作方法制造而成。
12.一种全彩集成芯片，其特征在于，包括：
权利要求11所述的集成芯片；
光处理部，所述光处理部设置在所述集成芯片的上方，所述光处理部包括红色量子点基元、绿色量子点基元和透光补色基元，所述红色量子点基元、所述绿色量子点基元和所述透光补色基元中任意两个相邻的基元之间设置有挡墙。
13.根据权利要求12所述的全彩集成芯片，其特征在于，所述集成芯片为蓝光集成芯片，所述透光补色基元为透明散射量子点层。
14.根据权利要求12所述的全彩集成芯片，其特征在于，所述集成芯片为紫外光集成芯片，所述透光补色基元为蓝色量子点层。
15.一种显示面板，其特征在于，包括：
电路基板和多个集成芯片，所述集成芯片为权利要求11所述的集成芯片，多个所述集成芯片以矩阵的形式设置在所述电路基板上；
封装胶层，所述封装胶层覆盖在所述电路基板上并封装多个所述集成芯片。
16.一种显示面板，其特征在于，包括：
电路基板和多个全彩集成芯片，所述全彩集成芯片为权利要求12至14中任一项所述的全彩集成芯片，多个所述全彩集成芯片以矩阵的形式设置在所述电路基板上；
封装胶层，所述封装胶层覆盖在所述电路基板上并封装多个所述全彩集成芯片。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911358755.8A CN113035854A (zh) | 2019-12-25 | 2019-12-25 | 集成芯片及其制造方法、全彩集成芯片和显示面板 |
| PCT/CN2020/137776 WO2021129542A1 (zh) | 2019-12-25 | 2020-12-18 | 集成芯片及其制造方法、全彩集成芯片和显示面板 |
| US17/788,151 US20230029972A1 (en) | 2019-12-25 | 2020-12-18 | Integrated chip and manufacturing method therefor, and full-color integrated chip and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911358755.8A CN113035854A (zh) | 2019-12-25 | 2019-12-25 | 集成芯片及其制造方法、全彩集成芯片和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035854A true CN113035854A (zh) | 2021-06-25 |
Family
ID=76458654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911358755.8A Pending CN113035854A (zh) | 2019-12-25 | 2019-12-25 | 集成芯片及其制造方法、全彩集成芯片和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035854A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023035315A1 (zh) * | 2021-09-10 | 2023-03-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法和绑定结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465485A (zh) * | 2014-12-04 | 2015-03-25 | 中国科学院半导体研究所 | 一种制备小间距led全彩显示阵列的方法 |
| CN204809226U (zh) * | 2015-05-14 | 2015-11-25 | 深圳雷曼光电科技股份有限公司 | 一种led发光器件及显示屏 |
| CN207425855U (zh) * | 2017-08-22 | 2018-05-29 | 山东晶泰星光电科技有限公司 | 一种四连体8引脚型rgb-led封装模组及其显示屏 |
| CN110190176A (zh) * | 2019-04-23 | 2019-08-30 | 深圳康佳电子科技有限公司 | 一种Micro-LED透明显示模块及*** |
-
2019
- 2019-12-25 CN CN201911358755.8A patent/CN113035854A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465485A (zh) * | 2014-12-04 | 2015-03-25 | 中国科学院半导体研究所 | 一种制备小间距led全彩显示阵列的方法 |
| CN204809226U (zh) * | 2015-05-14 | 2015-11-25 | 深圳雷曼光电科技股份有限公司 | 一种led发光器件及显示屏 |
| CN207425855U (zh) * | 2017-08-22 | 2018-05-29 | 山东晶泰星光电科技有限公司 | 一种四连体8引脚型rgb-led封装模组及其显示屏 |
| CN110190176A (zh) * | 2019-04-23 | 2019-08-30 | 深圳康佳电子科技有限公司 | 一种Micro-LED透明显示模块及*** |
Non-Patent Citations (1)
| Title |
|---|
| 高宏伟等: "《电子封装工艺与装备技术基础教程》", 西安电子科技大学出版社, pages: 59 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023035315A1 (zh) * | 2021-09-10 | 2023-03-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法和绑定结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI682436B (zh) | 微型發光二極體巨量轉移的方法及該方法所製作的發光面板組件 | |
| CN110211987B (zh) | 发光二极管面板 | |
| CN105051804A (zh) | 使用半导体发光器件的显示装置 | |
| CN109461386A (zh) | 显示装置 | |
| US11189767B2 (en) | Display apparatus comprising light emitting devices coupled to a wiring board with conductive adhesive | |
| CN110246953B (zh) | 一种Micro-LED芯片、显示设备及Micro-LED芯片的制作方法 | |
| CN113130463B (zh) | 一种发光基板及其制备方法、显示装置 | |
| CN109979981A (zh) | 一种显示面板及其制作方法、显示装置 | |
| CN109741684B (zh) | 一种电路基板、显示面板及制作方法 | |
| CN111276090A (zh) | 显示装置及制造该显示装置的方法 | |
| KR20120020109A (ko) | 다각형 칩렛을 갖는 디스플레이 디바이스 | |
| KR101040115B1 (ko) | 유기발광 다이오드 표시소자의 기판 배선 구조 및 방법 | |
| CN106663721A (zh) | 使用半导体发光器件的显示装置 | |
| US11881499B2 (en) | Micro-LED display panel and method for making same | |
| CN110911437A (zh) | 微发光二极管驱动背板和显示面板 | |
| CN113380935B (zh) | 一种led集成封装体及显示装置 | |
| CN113035854A (zh) | 集成芯片及其制造方法、全彩集成芯片和显示面板 | |
| CN100401518C (zh) | 一种电子器件以及制造电子器件的方法 | |
| CN211295128U (zh) | 集成芯片、全彩集成芯片和显示面板 | |
| CN209525868U (zh) | 显示装置 | |
| WO2021129542A1 (zh) | 集成芯片及其制造方法、全彩集成芯片和显示面板 | |
| KR102258524B1 (ko) | 마이크로led를 이용한 전자 장치 제조방법 | |
| TWM546017U (zh) | 一種可撓的發光二極體顯示器 | |
| WO2021036297A1 (zh) | 一种发光芯片及发光单元 | |
| CN103180954A (zh) | 多器件oled |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |
|
| RJ01 | Rejection of invention patent application after publication |