CN112992835A - 半导体装置及其制备方法 - Google Patents

半导体装置及其制备方法 Download PDF

Info

Publication number
CN112992835A
CN112992835A CN201911301083.7A CN201911301083A CN112992835A CN 112992835 A CN112992835 A CN 112992835A CN 201911301083 A CN201911301083 A CN 201911301083A CN 112992835 A CN112992835 A CN 112992835A
Authority
CN
China
Prior art keywords
conductive bonding
electrode
bonding layer
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911301083.7A
Other languages
English (en)
Other versions
CN112992835B (zh
Inventor
赵健康
史波
廖童佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911301083.7A priority Critical patent/CN112992835B/zh
Publication of CN112992835A publication Critical patent/CN112992835A/zh
Application granted granted Critical
Publication of CN112992835B publication Critical patent/CN112992835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体装置及其制备方法。其中，半导体装置包括半导体组件，半导体组件包括：芯片，包括相对设置的第一侧面和第二侧面，第一侧面设有至少一个电极区和非电极区，至少一个电极区的每个电极区内设有电极；至少一个电极区包括第一电极区；胶膜层，设于非电极区；第一电连接件，包括第一接合部，第一接合部与胶膜层粘接，第一电连接件、第一电极区，以及第一电极区周围的胶膜层共同形成空腔，第一电连接件与空腔相对应的位置设有通孔；以及导电结合件，设于空腔以及通孔内，且将第一电连接件与芯片接合。本发明可缓解导电结合材料的四溢以及空洞或气泡的产生，使芯片与第一电连接件之间的接合更紧密，提高可靠性。

Description

半导体装置及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体装置及其制备方法。
背景技术
随着电子集成电路集成化、模块化、微型化的发展，对芯片封装的要求也越来越高。而功率器件的发热问题是半导体行业面临的最主要的问题之一，为此，人们进行了相关探索，从一开始的引线焊接到散热片的贴附，再到铜桥散热结构，散热效果得到极大提升。
采用铜桥散热结构虽然使散热效果有了明显提高，但是在封装过程中芯片与铜桥之间存在溢胶、空洞，造成芯片与铜桥之间接合不紧密等问题，随着使用时间的增加会出现产品失效。
发明内容
本发明的一些实施例提出一种半导体装置及其制备方法，用于缓解接合不紧密的问题。
本发明的一些实施例提供了一种半导体装置，其包括半导体组件，所述半导体组件包括：
芯片，包括相对设置的第一侧面和第二侧面，所述第一侧面设有至少一个电极区和非电极区，所述至少一个电极区的每个电极区内设有电极；所述至少一个电极区包括第一电极区；
胶膜层，设于所述非电极区；
第一电连接件，包括第一接合部，所述第一接合部与所述胶膜层粘接，所述第一电连接件、所述第一电极区，以及所述第一电极区周围的所述胶膜层共同形成空腔，所述第一电连接件与所述空腔相对应的位置设有通孔；以及
导电结合件，设于所述空腔以及所述通孔内，且将所述第一电连接件与所述芯片接合。
在一些实施例中，所述通孔的截面积小于所述空腔的截面积。
在一些实施例中，所述半导体组件还包括引线框架和第一导电结合层，所述引线框架设于所述芯片远离所述胶膜层的一侧，所述第一导电结合层设于所述芯片与所述引线框架之间，所述芯片通过所述第一导电结合层与所述引线框架接合。
在一些实施例中，所述半导体组件还包括第一引脚和第二导电结合层，所述第二导电结合层设于所述第一引脚，所述第一电连接件还包括第二接合部，所述第二接合部通过所述第二导电结合层与所述第一引脚接合。
在一些实施例中，所述第一引脚与所述引线框架位于同一水平面，所述第一电连接件的第一接合部与第二接合部之间形成拐角。
在一些实施例中，所述半导体组件还包括第二引脚、第三导电结合层、第四导电结合层和第二电连接件，所述第三导电结合层设于所述第二引脚，所述至少一个电极区包括第二电极区，所述第四导电结合层设于所述第二电极区，所述第二电连接件的第一端通过所述第三导电结合层与所述第二引脚接合，所述第二电连接件的第二端通过所述第四导电结合层与第二电极区接合。
在一些实施例中，还包括封装材料，所述封装材料将所述半导体组件封装在内，其中，所述第一电连接件包括露出所述封装材料的外接面。
在一些实施例中，还包括电镀层，所述电镀层设于所述第一电连接件的外接面。
在一些实施例中，所述第一电极区设置的电极为发射极，所述第二侧面设有集电极，所述第二电极区设置的电极为栅极。
在一些实施例中，所述胶膜层的材料包括环氧树脂或硅胶。
在一些实施例中，所述第一电连接件的材料包括铜、铁镍合金或铜镍合金。
在一些实施例中，所述导电结合件的材料包括锡膏、银浆或者导电胶。
在一些实施例中，所述封装材料包括环氧树脂。
本发明的一些实施例提供了一种上述的半导体装置的制备方法，其包括：
步骤S10：在芯片的非电极区设置胶膜层；
步骤S20：将第一电连接件的第一接合部与胶膜层粘接；
步骤S30：通过通孔向空腔内注入导电结合材料，直至空腔和通孔内填满导电结合材料，将导电结合材料固化形成导电结合件。
在一些实施例中，步骤S10中还包括在引线框架上设置第一导电结合层；
在所述步骤S10与所述步骤S20之间还包括步骤S11：将芯片放置在第一导电结合层，且芯片的第二侧面与所述第一导电结合层贴合，高温固化第一导电结合层，使芯片与引线框架接合。
在一些实施例中，在步骤S11与步骤S20之间还包括步骤S12：在第一引脚设置第二导电结合层；在第二引脚设置第三导电结合层，至少一个电极区包括第二电极区，在第二电极区设置第四导电结合层；
步骤S20中还包括将第一电连接件的第二接合部通过所述第二导电结合层与第一引脚接合；将第二电连接件的第一端通过第三导电结合层与第二引脚接合，将第二电连接件的第二端通过第四导电结合层与第二电极区接合。
在一些实施例中，在步骤S30之后还包括步骤40：对之前步骤中组装后的半导体组件进行封装；且将第一电连接件的外接面从封装中露出，将第一引脚的外接部和第二引脚的外接部从封装中露出，将引线框架上设置的第三引脚的外接部从封装中露出。
在一些实施例中，在步骤S40之后还包括步骤S50：在第一电连接件的外接面设置电镀层。
基于上述技术方案，本发明至少具有以下有益效果：
在一些实施例中，通过在芯片的非电极区设置胶膜层，第一电连接件的第一接合部与胶膜层粘接，胶膜层对芯片和第一电连接件具有缓冲作用；通过第一电连接件上设置的通孔向第一电连接件与第一电极区之间的空腔内注入导电结合材料，可缓解导电结合材料向四周溢出的问题，且通孔可将空腔内的空气排出，缓解注入导电结合材料的过程中产生的空洞或气泡问题，减轻对芯片的压力冲击造成的影响，使芯片与第一电连接件之间的接合更充分紧密，电性能更加可靠，大大提高了功率半导体装置的可靠性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为根据本发明一些实施例提供的半导体装置的截面示意图；
图2为根据本发明一些实施例提供的半导体装置的俯视示意图；
图3为根据本发明一些实施例提供的半导体装置没有设置电镀层的俯视示意图；
图4为根据本发明一些实施例提供的芯片的第一侧面的示意图；
图5为根据本发明一些实施例提供的芯片的第一侧面设置胶膜层的截面示意图；
图6为根据本发明一些实施例提供的将芯片与引线框架接合的剖视示意图；
图7为根据本发明一些实施例提供的将芯片与引线框架接合的俯视示意图；
图8为根据本发明一些实施例提供的在芯片和引脚上设置导电结合层的俯视示意图；
图9为根据本发明一些实施例提供的设置第一电连接件和第二电连接件后的俯视示意图；
图10为根据本发明一些实施例提供的设置第一电连接件和第二电连接件后的剖视示意图。
附图中标号说明如下：
1-芯片；11-第一侧面；12-第二侧面；13-电极区；131-第一电极区；132-第二电极区；14-非电极区；
2-胶膜层；
3-第一电连接件；31-第一接合部；311-第一部位；312-第二部位；32-第二接合部；33-通孔；34-空腔；
4-导电结合件；
5-引线框架；
61-第一导电结合层；62-第二导电结合层；63-第三导电结合层；64-第四导电结合层；
71-第一引脚；72-第二引脚；73-第三引脚；
8-第二电连接件；
9-电镀层；
100-半导体组件；200-封装材料。
具体实施方式
下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
如图1所示，为一些实施例提供的半导体装置，其包括半导体组件100。半导体组件100包括芯片1、胶膜层2、第一电连接件3和导电结合件4。
芯片1又称为微电路、微芯片或集成电路。
如图5所示，芯片1包括相对设置的第一侧面11和第二侧面12。如图4所示，第一侧面11设有非电极区14和至少一个电极区13，至少一个电极区13的每个电极区13内设有电极。至少一个电极区13包括第一电极区131和第二电极区132。
如图5所示，胶膜层2设于非电极区14。在一些实施例中，胶膜层2的材料包括环氧树脂或硅胶。
胶膜层2具备柔韧性和可贴附性，在高温固化状态下，具备抗压强度和绝缘性，能够提供物理和电气保护，防止外部环境冲击芯片1。
如图1所示，第一电连接件3包括第一接合部31，第一接合部31的部分部位与胶膜层2粘接。如图10所示，第一电连接件3、第一电极区131，以及第一电极区131周围的胶膜层2共同形成空腔34，第一电连接件3与空腔34相对应的位置设有通孔33。
在一些实施例中，第一电连接件3的材料包括铜、铁镍合金或铜镍合金。
在一些实施例中，第一电连接件3包括铜桥。
如图1所示，导电结合件4设于空腔34以及通孔33内，且将第一电连接件3与芯片1接合。
在一些实施例中，导电结合件4的材料包括锡膏、导电银浆或者导电胶等。
在一些实施例中，通过在芯片1的非电极区14设置胶膜层2，先将第一电连接件3的第一接合部31与胶膜层2粘接，第一电连接件3、第一电极区131，以及第一电极区131周围的胶膜层2共同形成空腔34，第一电连接件3与空腔34相对应的位置设有通孔33，然后再通过通孔33向空腔34中注入导电结合材料，空腔34中注入导电结合材料可缓解导电结合材料向四周溢出，且通孔33可将空气排出，缓解注入导电结合材料的过程中产生的空洞或气泡的问题，减轻对芯片1的压力冲击，使芯片1与第一电连接件3之间的接合更充分紧密，电性能更加可靠。
再者，在芯片1的非电极区14设置胶膜层2，第一电连接件3的第一接合部31与胶膜层2粘接，胶膜层2对芯片1和第一电连接件3具有缓冲作用，使对芯片1产生的压力冲击减小，大大提高了功率半导体装置的可靠性。
在一些实施例中，如图10所示，通孔33的截面积小于空腔34的截面积。此处的截面为对图10所示组件作横截面形成的截面，也就是说，通孔33的横截面面积小于空腔34的横截面面积。
在一些实施例中，通孔33包括圆形孔。可选地，圆形孔的直径范围为0.5mm～2mm。
在一些实施例中，如图6所示，半导体组件100还包括引线框架5和第一导电结合层61，引线框架5设于芯片1远离胶膜层2的一侧，第一导电结合层61设于芯片1与引线框架5之间，芯片1通过第一导电结合层61与引线框架5接合。
在一些实施例中，第一导电结合层61的材料包括锡膏、导电银浆或者导电胶等。
引线框架5为承载芯片1及其集成电路的载体，同时作为引出端与外引线进行电气连接，为形成回路的关键结构件。
芯片1的电极区13通过导电结合件4与第一电连接件3接合，芯片1的第二侧面12通过第一导电结合层61与引线框架5接合。
在一些实施例中，如图1所示，半导体组件100还包括第一引脚71和第二导电结合层62，第二导电结合层62设于第一引脚71，第一电连接件3还包括第二接合部32，第二接合部32通过第二导电结合层62与第一引脚71接合。
在一些实施例中，第二导电结合层62的材料包括锡膏、导电银浆或者导电胶等。
在一些实施例中，第一引脚71与引线框架5位于同一水平面，第一电连接件3的第一接合部31与第二接合部32之间形成拐角。
由于第一引脚71与引线框架5的表面存在引出部，不是严格的平面，因此，第一引脚71与引线框架5大***于同一水平面。
在图1所示的位置关系中，第一电连接件3的第一接合部31的高度高于第一引脚71的高度，第二接合部32的第一端与第一接合部31连接，第二接合部32的第二端通过第二导电结合层62与第一引脚71接合，因此，第一电连接件3的第一接合部31与第二接合部32之间形成拐角。可选地，第一电连接件3的第一接合部31与第二接合部32之间的拐角的角度为90度。
在一些实施例中，如图9所示，半导体组件100还包括第二引脚72、第三导电结合层63、第四导电结合层64和第二电连接件8，第三导电结合层63设于第二引脚72。如图7、图8所示，至少一个电极区13包括第二电极区132，第四导电结合层64设于第二电极区132。如图9所示，第二电连接件8的第一端通过第三导电结合层63与第二引脚72接合，第二电连接件8的第二端通过第四导电结合层64与第二电极区132接合。
在一些实施例中，第三导电结合层63和第四导电结合层64的材料包括锡膏、导电银浆或者导电胶等。
在一些实施例中，如图3所示，第一电连接件3的第一接合部31包括第一部位311和第二部位312，第一部位311的面积大于第二部位312的面积，第一部位311的位置与芯片1的位置相对，且第一部位311的部分区域与胶膜层2粘接，通孔34设于第一部位311与空腔34相对应的区域。第二部位312的面积小于第一部位311的面积，具有避让第二电极区132以及减少用料的作用，如图9所示。
在一些实施例中，如图1所示，半导体装置还包括封装材料200，封装材料200将半导体组件100封装在内，其中，第一电连接件3包括露出封装材料200的外接面。该外接面为第一接合部31远离芯片1一侧的表面。
第一电连接件3作为引出端与外部实现电性能连接和器件的主要散热。
封装材料200用于固封整个集成电路芯片，隔绝物理环境对电路正常工作的影响，同时使芯片塑封成型，成为单独的器件。
在一些实施例中，封装材料200包括环氧树脂。
在一些实施例中，如图2所示，半导体装置还包括电镀层9，电镀层9设于第一电连接件3的外接面。
为更好地设置电镀层9，对第一电连接件3的外接面进行打磨，使第一电连接件3的外接面光滑平整，然后在第一电连接件3的外接面进行电镀，形成电镀层9。
在一些实施例中，第一电极区131设置的电极为发射极，发射极有电流通过。第二侧面12设有集电极。第二电极区132设置的电极为栅极，栅极为驱动控制极。
在一些实施例中，芯片1包括IGBT芯片。IGBT(Insulated Gate BipolarTransistor)，绝缘栅双极型晶体管。
在一些实施例中，在如图1和图10所示的位置关系中，引线框架5的顶部设置第一导电结合层61，第一导电结合层61的顶部设置芯片1，芯片1的顶部的非电极区14设置胶膜层2，胶膜层2的顶部设置第一电连接件3的第一接合部31，第一接合部31设置的通孔33连通空腔34，且在通孔33和空腔34内注入导电结合材料，导电结合材料高温固化形成导电结合件4。
在图9所示的位置关系中，引线框架5的一侧设置第一引脚71和第二引脚72，第一引脚71与引线框架5之间的距离大体上等于第二引脚72与引线框架5之间的距离。且在如图1、图10所示的位置关系中，第一引脚71、第二引脚72和引线框架5大***于同一水平面。
一些实施例提供了一种半导体装置的制备方法，其包括：
步骤S10：在芯片1的非电极区14设置胶膜层2，如图5所示。
步骤S20：将第一电连接件3的第一接合部31与胶膜层2粘接，如图10所示。
步骤S30：通过通孔33向空腔34内注入导电结合材料，直至空腔34和通孔33内填满导电结合材料，将导电结合材料固化形成导电结合件4，如图1所示。
在一些实施例中，步骤S10中还包括在引线框架5上设置第一导电结合层61。
在步骤S10与步骤S20之间还包括步骤S11：将芯片1放置在第一导电结合层61，且芯片1的第二侧面12与第一导电结合层61贴合，高温固化第一导电结合层61，使芯片1与引线框架5接合，如图6所示。
在一些实施例中，在步骤S11与步骤S20之间还包括步骤S12：在第一引脚71设置第二导电结合层62；在第二引脚72设置第三导电结合层63，如图8所示。至少一个电极区13包括第二电极区132，在第二电极区132设置第四导电结合层64，如图7和图8所示。
步骤S20中还包括将第一电连接件3的第二接合部32通过第二导电结合层62与第一引脚71接合；将第二电连接件8的第一端通过第三导电结合层63与第二引脚72接合，将第二电连接件8的第二端通过第四导电结合层64与第二电极区132接合，如图9所示。
在一些实施例中，在步骤S30之后还包括步骤40：对之前步骤中组装后的半导体组件100进行封装，如图1所示；且将第一电连接件3的外接面从封装中露出，将第一引脚71的外接部和第二引脚72的外接部从封装中露出，将引线框架5上设置的第三引脚73的外接部从封装中露出。
在一些实施例中，在步骤S40之后还包括步骤S50：在第一电连接件3的外接面设置电镀层9，如图2所示。
在一些具体实施例中，半导体装置的制备方法包括：
步骤S1：在芯片1的非电极区14设置胶膜层2，如图5所示；在引线框架5上设置第一导电结合层61。
步骤S2：将芯片1放置在第一导电结合层61，且芯片1的第二侧面12与第一导电结合层61贴合，高温固化第一导电结合层61，使芯片1与引线框架5接合，如图6所示。
步骤S3：在第一引脚71设置第二导电结合层62；在第二引脚72设置第三导电结合层63，在第二电极区132设置第四导电结合层64，如图7和图8所示。
步骤S4：将第一电连接件3的第一接合部31与胶膜层2粘接，将第一电连接件3的第二接合部32通过第二导电结合层62与第一引脚71接合；将第二电连接件8的第一端通过第三导电结合层63与第二引脚72接合，将第二电连接件8的第二端通过第四导电结合层64与芯片1接合，如图9和图10所示。
步骤S5：通过通孔33向空腔34内注入导电结合材料，直至空腔34和通孔33内填满导电结合材料，将导电结合材料高温固化形成导电结合件4，使第一电连接件3与芯片1的接合更充分。
步骤S6：通过封装材料200对步骤S1～步骤S5中组装后的所有部件进行封装，且将第一电连接件3的外接面从封装中露出，将第一引脚71的外接部和第二引脚72的外接部从封装材料200中露出，将引线框架5上设置的第三引脚73的外接部从封装材料200中露出，塑封后进行固化，使封装材料200完全反应，如图3所示。
步骤S7：在第一电连接件3的外接面设置电镀层9，以提高第一电连接件3的抗氧化性和可焊性，如图2所示。
步骤S8：对电镀层9进行电镀后打磨，使表面光滑平整。
基于上述各实施例，本公开通过在芯片1的非电极区14设置胶膜层2，第一电连接件3的第一接合部31与胶膜层2粘接，胶膜层2对芯片1和第一电连接件3具有缓冲作用；通过第一电连接件3上设置的通孔33向第一电连接件3与第一电极区131之间的空腔34内注入导电结合材料，可缓解导电结合材料向四周溢出的问题，且通孔33可将空气排出，缓解注入导电结合材料的过程中产生的空洞或气泡的问题，减轻对芯片1的压力冲击造成的影响，使芯片1与第一电连接件3之间的接合更充分紧密，电性能更加可靠，大大提高了功率半导体装置的可靠性。
在本发明的描述中，需要理解的是，使用“第一”、“第二”、“第三”等词语来限定零部件，仅仅是为了便于对上述零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
另外，在没有明确否定的情况下，其中一个实施例的技术特征可以有益地与其他一个或多个实施例相互结合。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (18)

1.一种半导体装置，其特征在于，包括半导体组件(100)，所述半导体组件(100)包括：
芯片(1)，包括相对设置的第一侧面(11)和第二侧面(12)，所述第一侧面(11)设有至少一个电极区(13)和非电极区(14)，所述至少一个电极区(13)的每个电极区(13)内设有电极；所述至少一个电极区(13)包括第一电极区(131)；
胶膜层(2)，设于所述非电极区(14)；
第一电连接件(3)，包括第一接合部(31)，所述第一接合部(31)与所述胶膜层(2)粘接，所述第一电连接件(3)、所述第一电极区(131)，以及所述第一电极区(131)周围的所述胶膜层(2)共同形成空腔(34)，所述第一电连接件(3)与所述空腔(34)相对应的位置设有通孔(33)；以及
导电结合件(4)，设于所述空腔(34)以及所述通孔(33)内，且将所述第一电连接件(3)与所述芯片(1)接合。
2.如权利要求1所述的半导体装置，其特征在于，所述通孔(33)的截面积小于所述空腔(34)的截面积。
3.如权利要求1所述的半导体装置，其特征在于，所述半导体组件(100)还包括引线框架(5)和第一导电结合层(61)，所述引线框架(5)设于所述芯片(1)远离所述胶膜层(2)的一侧，所述第一导电结合层(61)设于所述芯片(1)与所述引线框架(5)之间，所述芯片(1)通过所述第一导电结合层(61)与所述引线框架(5)接合。
4.如权利要求3所述的半导体装置，其特征在于，所述半导体组件(100)还包括第一引脚(71)和第二导电结合层(62)，所述第二导电结合层(62)设于所述第一引脚(71)，所述第一电连接件(3)还包括第二接合部(32)，所述第二接合部(32)通过所述第二导电结合层(62)与所述第一引脚(71)接合。
5.如权利要求4所述的半导体装置，其特征在于，所述第一引脚(71)与所述引线框架(5)位于同一水平面，所述第一电连接件(3)的第一接合部(31)与第二接合部(32)之间形成拐角。
6.如权利要求1所述的半导体装置，其特征在于，所述半导体组件(100)还包括第二引脚(72)、第三导电结合层(63)、第四导电结合层(64)和第二电连接件(8)，所述第三导电结合层(63)设于所述第二引脚(72)，所述至少一个电极区(13)包括第二电极区(132)，所述第四导电结合层(64)设于所述第二电极区(132)，所述第二电连接件(8)的第一端通过所述第三导电结合层(63)与所述第二引脚(72)接合，所述第二电连接件(8)的第二端通过所述第四导电结合层(64)与第二电极区(132)接合。
7.如权利要求1所述的半导体装置，其特征在于，还包括封装材料(200)，所述封装材料(200)将所述半导体组件(100)封装在内，其中，所述第一电连接件(3)包括露出所述封装材料(200)的外接面。
8.如权利要求7所述的半导体装置，其特征在于，还包括电镀层(9)，所述电镀层(9)设于所述第一电连接件(3)的外接面。
9.如权利要求6所述的半导体装置，其特征在于，所述第一电极区(131)设置的电极为发射极，所述第二侧面(12)设有集电极，所述第二电极区(132)设置的电极为栅极。
10.如权利要求1所述的半导体装置，其特征在于，所述胶膜层(2)的材料包括环氧树脂或硅胶。
11.如权利要求1所述的半导体装置，其特征在于，所述第一电连接件(3)的材料包括铜、铁镍合金或铜镍合金。
12.如权利要求1所述的半导体装置，其特征在于，所述导电结合件(4)的材料包括锡膏、银浆或者导电胶。
13.如权利要求7所述的半导体装置，其特征在于，所述封装材料(200)包括环氧树脂。
14.一种如权利要求1所述的半导体装置的制备方法，其特征在于，包括：
步骤S10：在芯片(1)的非电极区(14)设置胶膜层(2)；
步骤S20：将第一电连接件(3)的第一接合部(31)与胶膜层(2)粘接；
步骤S30：通过通孔(33)向空腔(34)内注入导电结合材料，直至空腔(34)和通孔(33)内填满导电结合材料，将导电结合材料固化形成导电结合件(4)。
15.如权利要求14所述的半导体装置的制备方法，其特征在于，步骤S10中还包括在引线框架(5)上设置第一导电结合层(61)；
在所述步骤S10与所述步骤S20之间还包括步骤S11：将芯片(1)放置在第一导电结合层(61)，且芯片(1)的第二侧面(12)与所述第一导电结合层(61)贴合，高温固化第一导电结合层(61)，使芯片(1)与引线框架(5)接合。
16.如权利要求15所述的半导体装置的制备方法，其特征在于，在步骤S11与步骤S20之间还包括步骤S12：在第一引脚(71)设置第二导电结合层(62)；在第二引脚(72)设置第三导电结合层(63)，至少一个电极区(13)包括第二电极区(132)，在第二电极区(132)设置第四导电结合层(64)；
步骤S20中还包括将第一电连接件(3)的第二接合部(32)通过所述第二导电结合层(62)与第一引脚(71)接合；将第二电连接件(8)的第一端通过第三导电结合层(63)与第二引脚(72)接合，将第二电连接件(8)的第二端通过第四导电结合层(64)与第二电极区(132)接合。
17.如权利要求16所述的半导体装置的制备方法，其特征在于，在步骤S30之后还包括步骤40：对之前步骤中组装后的半导体组件(100)进行封装；且将第一电连接件(3)的外接面从封装中露出，将第一引脚(71)的外接部和第二引脚(72)的外接部从封装中露出，将引线框架(5)上设置的第三引脚(73)的外接部从封装中露出。
18.如权利要求17所述的半导体装置的制备方法，其特征在于，在步骤S40之后还包括步骤S50：在第一电连接件(3)的外接面设置电镀层(9)。
CN201911301083.7A 2019-12-17 2019-12-17 半导体装置及其制备方法 Active CN112992835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911301083.7A CN112992835B (zh) 2019-12-17 2019-12-17 半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911301083.7A CN112992835B (zh) 2019-12-17 2019-12-17 半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN112992835A true CN112992835A (zh) 2021-06-18
CN112992835B CN112992835B (zh) 2022-08-30

Family

ID=76342083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911301083.7A Active CN112992835B (zh) 2019-12-17 2019-12-17 半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN112992835B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication
CN103325755A (zh) * 2012-03-21 2013-09-25 南茂科技股份有限公司 半导体封装结构
CN104517954A (zh) * 2013-10-02 2015-04-15 英飞凌科技奥地利有限公司 在两个衬底之间具有半导体芯片的晶体管布置
US20160336257A1 (en) * 2014-09-18 2016-11-17 Jmj Korea Co., Ltd. Semiconductor package with clip structure
CN108878297A (zh) * 2018-07-20 2018-11-23 合肥矽迈微电子科技有限公司 芯片封装结构及其制备方法
US20190311976A1 (en) * 2018-04-05 2019-10-10 Stmicroelectronics S.R.L. Semiconductor power device with corresponding package and related manufacturing process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227205A1 (en) * 2010-03-18 2011-09-22 Jun Lu Multi-layer lead frame package and method of fabrication
CN103325755A (zh) * 2012-03-21 2013-09-25 南茂科技股份有限公司 半导体封装结构
CN104517954A (zh) * 2013-10-02 2015-04-15 英飞凌科技奥地利有限公司 在两个衬底之间具有半导体芯片的晶体管布置
US20160336257A1 (en) * 2014-09-18 2016-11-17 Jmj Korea Co., Ltd. Semiconductor package with clip structure
US20190311976A1 (en) * 2018-04-05 2019-10-10 Stmicroelectronics S.R.L. Semiconductor power device with corresponding package and related manufacturing process
CN108878297A (zh) * 2018-07-20 2018-11-23 合肥矽迈微电子科技有限公司 芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN112992835B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
JP5745554B2 (ja) 積層パッケージングの改良
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20030075785A1 (en) Packaging high power integrated circuit devices
KR20010027361A (ko) 멀티 칩 패키지 구조의 전력소자
JP4254527B2 (ja) 半導体装置
JP4075204B2 (ja) 積層型半導体装置
JP6400509B2 (ja) 電子部品の製造方法
JP2016103616A (ja) 電子部品、その製造方法及び製造装置
GB2329068A (en) A vertical interconnect package for electronic components
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
CN112992835B (zh) 半导体装置及其制备方法
CN111128994A (zh) 一种***级封装结构及其封装方法
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
US11177224B2 (en) Method of manufacturing semiconductor device
JP2002026244A (ja) 多層モジュールおよびその製造方法
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
JP3495913B2 (ja) 半導体装置実装用樹脂シート
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
CN111599698A (zh) 半导体模块封装方法及半导体模块
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
US11178770B2 (en) Semiconductor device and semiconductor device manufacturing method
WO2013157172A1 (ja) 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法
JP4246598B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant