发明内容
针对现有技术的上述传统CT的探测器清晰度低,体积大,分辨率有限,而新一代半导体CT两层排列,两边读出,占用空间大,体积大,影响清晰度,且安装复杂的缺陷,本发明提供一种集成前置放大电路的深硅探测器模块,以解决上述技术问题。
本发明提供一种集成前置放大电路的深硅探测器模块,包括至少两片探测器芯片;
各探测器芯片层叠设置,且相邻探测器芯片之间绝缘设置;
探测器芯片设有受光侧,各探测器芯片的受光侧设置在同一弧面,相邻探测器芯片呈角度设置,且相邻探测器芯片的夹角小于设定阈值;
探测器芯片包括灵敏区单元、前置放大处理芯片集成区单元、键合区单元及开孔区单元;
灵敏区单元设置在探测器芯片的受光侧;灵敏区单元包括若干硅微条,各硅微条平行,并沿着探测器芯片受光侧边缘向探测器芯片内侧分布;
每个硅微条包括若干光电单元,每个探测器芯片的所有光电单元形成光电阵列;设置在探测器芯片受光侧的硅微条的光电单元形成受光面,受光面用于接收X摄线;
前置放大处理芯片集成区单元包括ASIC芯片,ASIC芯片设有输入管脚和输出管脚;
键合区单元包括输入引线焊盘、输出引线焊盘以及键合铝丝;输入引线焊盘与各光电单元通过金属栅线连接,并与同层探测器芯片的ASIC芯片输入管脚通过键合铝丝连接;输出引线焊盘与同层探测器芯片的ASIC芯片输出管脚,或者相邻层探测器芯片的ASIC芯片输出管脚通过键合铝丝连接;
开孔区单元,用于避让ASIC芯片输出管脚与相邻层探测器芯片的输出引线焊盘连接的键合铝丝的层间走线。光敏区单元,为工作区域,用于将受光面接收到的X射线转化为载流子。
进一步地,探测器芯片分为主探测器芯片和从探测器芯片;
主探测器芯片的数量为一个;
主探测器芯片的键合区包括输入引线焊盘、同层输出引线焊盘、跨层输出引线焊盘以及键合铝丝;
从探测器芯片的键合区包括输入引线焊盘和键合铝丝;
主探测器芯片的同层输出引线焊盘通过键合铝丝与其所在探测器芯片的ASIC芯片的输出管脚连接;
主探测器芯片的跨层输出引线焊盘与其相邻层探测器芯片的ASIC芯片的输出管脚经贯穿开孔区的键合铝丝连接。
进一步地,主探测器芯片上还设置有主输出焊盘;
主输出焊盘的数量与同层输出引线焊盘及跨层输出引线焊盘的数量和相等;
主输出焊盘设置在主探测器芯片的边缘,且主输出焊盘设置在主探测器芯片受光侧相对一侧,主输出焊盘与同层输出引线焊盘及跨层输出引线焊盘通过金属栅线一一对应连接。
进一步地,开孔区单元包括走线开孔;
当主探测器芯片位于从探测器芯片的上层时,走线开孔设置在主探测器芯片上,跨层输出引线焊盘设置在走线开孔一侧;
当主探测器芯片位于从探测器芯片的下层时,走线开孔设置在从探测器芯片上,且设置在ASIC芯片的输出管脚一侧,并与主探测器芯片的跨层输出引线焊盘位置对应。
进一步地,开孔区单元,还用于避让相邻层ASIC芯片及其键合铝丝;开孔区单元还包括芯片避让开孔;
上层探测器芯片上设置有芯片避让开孔,芯片避让开孔与相邻层探测器芯片的ASIC芯片及其键合铝丝位置对应,芯片避让开孔尺寸大于对应ASIC芯片及其键合铝丝的尺寸。
进一步地,当上层探测器芯片为主探测器芯片时,将芯片避让开孔设置为第一复合开孔;
该第一复合开孔同时为下层从探测器芯片到主探测器芯片的跨层输出引线焊盘键合铝丝的走线开孔,又为下层ASIC芯片的芯片避让开孔。
进一步地,开孔区单元,还用于避让跨层输出引线焊盘的键合铝丝;开孔区还包括跨层避让开孔;
当探测器芯片至少为三层时,其中主探测器芯片与一从探测器芯片的键合铝丝跨层走线,另一探测器芯片的对应位置处设置有跨层避让开孔,该跨层避让开孔大于对应跨层的键合铝丝尺寸。
进一步地,当设置有跨层避让开孔的从探测器芯片位于下层时,将跨层避让开孔设置为第二复合开孔;
该第二复合开孔同时为上层从探测器芯片到主探测器芯片的跨层避让开孔,又为上层从探测器芯片的ASIC芯片的芯片避让开孔;
该第二复合开孔尺寸大于从探测器芯片的ASIC芯片及其与主探测器芯片跨层的键合铝丝尺寸。
进一步地,每个探测器芯片上ASIC芯片的输入管脚数量、输出管脚数量以及光电单元数量相等。
进一步地,各探测器芯片的受光面设置在同一弧面,各受光面距离X摄线光源距离相等,相邻探测器芯片的夹角根据X摄线光源与受光面的距离设置;
各探测器芯片的光电阵列分布相同,各探测器芯片上与X摄线光源距离相等的硅微条位于同一弧面,X摄线穿过受光面后,依次穿过同一探测器芯片上的各硅微条。
本发明的有益效果在于,
本发明提供的集成前置放大电路的深硅探测器模块,通过结构设计,将用于集成前置放大处理的ASIC芯片集成到探测器芯片,体积小,有助于缩小探测器芯片的体积及重量;本发明通过跨层键合铝丝走线使得在组装探测器芯片时,排列更紧密,省事实力,且可靠性更好;将本发明若干探测器模块组装成探测单元,实现各探测器模块紧密排列,X射线受光面在一个面上,不存在X射线的光程差,成像更清晰。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
由此可见,本发明与现有技术相比,具有突出的实质性特点和显著的进步,其实施的有益效果也是显而易见的。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
实施例1:
本发明提供一种集成前置放大电路的深硅探测器模块,包括至少两片探测器芯片;
各探测器芯片层叠设置,且相邻探测器芯片之间绝缘设置;
探测器芯片设有受光侧,各探测器芯片的受光侧设置在同一弧面,相邻探测器芯片呈角度设置,且相邻探测器芯片的夹角小于设定阈值;
探测器芯片包括灵敏区单元、前置放大处理芯片集成区单元、键合区单元及开孔区单元;
灵敏区单元设置在探测器芯片的受光侧;灵敏区单元包括若干硅微条,各硅微条平行,并沿着探测器芯片受光侧边缘向探测器芯片内侧分布;
每个硅微条包括若干光电单元,每个探测器芯片的所有光电单元形成光电阵列;设置在探测器芯片受光侧的硅微条的光电单元形成受光面,受光面用于接收X摄线;
前置放大处理芯片集成区单元包括ASIC芯片,ASIC芯片设有输入管脚和输出管脚;
键合区单元包括输入引线焊盘、输出引线焊盘以及键合铝丝;输入引线焊盘与各光电单元通过金属栅线连接,并与同层探测器芯片的ASIC芯片输入管脚通过键合铝丝连接;输出引线焊盘与同层探测器芯片的ASIC芯片输出管脚,或者相邻层探测器芯片的ASIC芯片输出管脚通过键合铝丝连接;
开孔区单元,用于避让ASIC芯片输出管脚与相邻层探测器芯片的输出引线焊盘连接的键合铝丝的层间走线。
在某些实施例中,探测器芯片分为主探测器芯片和从探测器芯片;
主探测器芯片的数量为一个;
主探测器芯片的键合区包括输入引线焊盘、同层输出引线焊盘、跨层输出引线焊盘以及键合铝丝;
从探测器芯片的键合区包括输入引线焊盘和键合铝丝;
主探测器芯片的同层输出引线焊盘通过键合铝丝与其所在探测器芯片的ASIC芯片的输出管脚连接;
主探测器芯片的跨层输出引线焊盘与其相邻层探测器芯片的ASIC芯片的输出管脚经贯穿开孔区的键合铝丝连接。
在某些实施例中,主探测器芯片上还设置有主输出焊盘;
主输出焊盘的数量与同层输出引线焊盘及跨层输出引线焊盘的数量和相等;
主输出焊盘设置在主探测器芯片的边缘,且主输出焊盘设置在主探测器芯片受光侧相对一侧,主输出焊盘与同层输出引线焊盘及跨层输出引线焊盘通过金属栅线一一对应连接。
在某些实施例中,开孔区单元包括走线开孔;
当主探测器芯片位于从探测器芯片的上层时,走线开孔设置在主探测器芯片上,跨层输出引线焊盘设置在走线开孔一侧;
当主探测器芯片位于从探测器芯片的下层时,走线开孔设置在从探测器芯片上,且设置在ASIC芯片的输出管脚一侧,并与主探测器芯片的跨层输出引线焊盘位置对应。
在某些实施例中,开孔区单元,还用于避让相邻层ASIC芯片及其键合铝丝;开孔区单元还包括芯片避让开孔;
上层探测器芯片上设置有芯片避让开孔,芯片避让开孔与相邻层探测器芯片的ASIC芯片及其键合铝丝位置对应,芯片避让开孔尺寸大于对应ASIC芯片及其键合铝丝的尺寸。
在某些实施例中,当上层探测器芯片为主探测器芯片时,将芯片避让开孔设置为第一复合开孔;
该第一复合开孔同时为下层从探测器芯片到主探测器芯片的跨层输出引线焊盘键合铝丝的走线开孔,又为下层ASIC芯片的芯片避让开孔。
在某些实施例中,开孔区单元,还用于避让跨层输出引线焊盘的键合铝丝;开孔区还包括跨层避让开孔;
当探测器芯片至少为三层时,其中主探测器芯片与一从探测器芯片的键合铝丝跨层走线,另一探测器芯片的对应位置处设置有跨层避让开孔,该跨层避让开孔大于对应跨层的键合铝丝尺寸。
在某些实施例中,当设置有跨层避让开孔的从探测器芯片位于下层时,将跨层避让开孔设置为第二复合开孔;
该第二复合开孔同时为上层从探测器芯片到主探测器芯片的跨层避让开孔,又为上层从探测器芯片的ASIC芯片的芯片避让开孔;
该第二复合开孔尺寸大于从探测器芯片的ASIC芯片及其与主探测器芯片跨层的键合铝丝尺寸。
在某些实施例中,每个探测器芯片上ASIC芯片的输入管脚数量、输出管脚数量以及光电单元数量相等。
在某些实施例中,各探测器芯片的受光面设置在同一弧面,各受光面距离X摄线光源距离相等,相邻探测器芯片的夹角根据X摄线光源与受光面的距离设置;
各探测器芯片的光电阵列分布相同,各探测器芯片上与X摄线光源距离相等的硅微条位于同一弧面,X摄线穿过受光面后,依次穿过同一探测器芯片上的各硅微条。
在某些实施例中,探测器芯片采用高纯硅片为基底材料,且探测器芯片的厚度大于等于200微米;
输入引线键合铝丝与同层输出引线键合铝丝厚度为0.1-0.5毫米,即凸出探测器芯片的高度为0.1-0.5毫米;
跨层输出引线键合铝丝厚度为0.1-0.5毫米,即走线开孔的宽度要大于此0.1-0.5毫米。
实施例2:
如图1、图2及图3所示,本发明提供一种集成前置放大电路的深硅探测器模块,包括三片探测器芯片;探测器芯片分为主探测器芯片和从探测器芯片;其中,三片探测器芯片为主探测器芯片1、第一从探测器芯片2和第二从探测器芯片3;
三片探测器芯片层叠设置,其中,第一从探测器芯片2位于最下层,主探测器芯片1位于中间层,第二从探测器芯片3位于最上层,且相邻探测器芯片之间绝缘设置;
三片探测器芯片均设有受光侧,三片探测器芯片的受光侧设置在同一弧面,主探测器芯片1与第一从探测器芯片2和第二从探测器芯片3均呈角度设置,且相邻探测器芯片的夹角小于设定阈值;
三探测器芯片均包括灵敏区单元4、前置放大处理芯片集成区单元、键合区单元及开孔区单元;
灵敏区单元4设置在探测器芯片的受光侧;灵敏区单元4包括若干硅微条,各硅微条平行,并沿着探测器芯片受光侧边缘向探测器芯片内侧分布;
每个硅微条包括若干光电单元,每个探测器芯片的所有光电单元形成光电阵列;设置在探测器芯片受光侧的硅微条的光电单元形成受光面7,受光面7用于接收X摄线6;各探测器芯片的受光面7设置在同一弧面,各受光面7距离X摄线光源5距离相等,相邻探测器芯片的夹角根据X摄线光源5与受光面7的距离设置;
各探测器芯片的光电阵列分布相同,各探测器芯片上与X摄线光源5距离相等的硅微条位于同一弧面,X摄线6穿过受光面7后,依次穿过同一探测器芯片上的各硅微条;
第一从探测器芯片2的前置放大处理芯片集成区单元包括第一ASIC芯片A1,第一ASIC芯片A1的数量为两片;主探测器芯片1的前置放大处理芯片集成区单元包括第二ASIC芯片A2,第二ASIC芯片A2的数量为两片;第二从探测器芯片3的前置放大处理芯片集成区单元包括第三ASIC芯片A3,第三ASIC芯片A3的数量为两片;各ASIC芯片均包括输入管脚和输出管脚;
主探测器芯片1的键合区单元包括两组第二输入引线焊盘P21、两组同层输出引线焊盘P22、两组第一跨层输出引线焊盘P12、两组第三跨层输出引线焊盘P32以及键合铝丝;
第一从探测器芯片2的键合区单元包括第一输入引线焊盘P11和键合铝丝;
第二从探测器芯片3的键合区单元包括第三输入引线焊盘P31和键合铝丝;
主探测器芯片1的两组第二输入引线焊盘P21与主探测器芯片1的各光电单元通过第一金属栅线F1连接,并与两片第二ASIC芯片A2的输入管脚通过键合铝丝连接;
第一从探测器芯片2的两组第一输入引线焊盘P11与第一从探测器芯片2的各光电单元通过第一金属栅线F1连接,并与两片第一ASIC芯片A1的输入管脚通过键合铝丝连接;
第二从探测器芯片3的两组第二输入引线焊盘P31与第二从探测器芯片3的各光电单元通过第一金属栅线F1连接,并与两片第三ASIC芯片A3的输入管脚通过键合铝丝连接;
主探测器芯片1的两组同层输出引线焊盘P22通过键合铝丝与第二ASIC芯片A2的输出管脚连接;
主探测器芯片1的两组第一跨层输出引线焊盘P12与第一从探测器芯片2的第一ASIC芯片A1的输出管脚经贯穿开孔区的键合铝丝连接;
主探测器芯片1的两组第三跨层输出引线焊盘P32与第二从探测器芯片3的第三ASIC芯片A3的输出管脚经贯穿开孔区的键合铝丝连接;
开孔区单元,用于连接ASIC芯片输出管脚与相邻层探测器芯片的输出引线焊盘的键合铝丝的层间走线;
开孔区单元包括走线开孔;
主探测器芯片1位于第一从探测器芯片2的上层,主探测器芯片1上设置有两组第一走线开孔K1,两组第二跨层输出引线焊盘P12分别设置在两组第一走线开孔K1一侧;
主探测器芯片1位于第二从探测器芯片3的下层,第二从探测器芯片3上设置有两组第三走线开孔K3,且两组第三走线开孔K3设置在两片第三ASIC芯片A3的输出管脚一侧,并与主探测器芯片1的两组第三跨层输出引线焊盘P32位置分别对应;
开孔区单元,还用于避让相邻层ASIC芯片及其键合铝丝;开孔区单元还包括芯片避让开孔;
上层探测器芯片上设置有芯片避让开孔,芯片避让开孔与相邻层探测器芯片的ASIC芯片及其键合铝丝位置对应,芯片避让开孔尺寸大于对应ASIC芯片及其键合铝丝的尺寸;
第二从探测器芯片3上设置有第四芯片避让开孔K4,第四芯片避让开孔K4与主探测器芯片1的两组第二ASIC芯片A2及其键合铝丝位置对应,第四芯片避让开孔K4尺寸大于两组第二ASIC芯片A2及其键合铝丝的尺寸;
主探测器芯片1为第一从探测器芯片2的上层,两组第一走线开孔K1为第一复合开孔;
该第一复合开孔同时为第一从探测器芯片2到主探测器芯片1的跨层输出引线焊盘键合铝丝的走线开孔,又为第一从探测器芯片2的两组第一ASIC芯片A1的芯片避让开孔;
第二从探测器芯片3上设置有两组第二跨层避让开孔K2,两组第二跨层避让开孔K2分别用于避让主探测器芯片1两组第一跨层输出引线焊盘P12到第一从探测器芯片2的两片第一ASIC芯片A1输出管脚连接的跨层输出键合铝丝;
第一从探测器芯片2上设置有两组第五跨层避让开孔K5,两组第五跨层避让开孔K5分别用于主探测器芯片1两组第三跨层输出引线焊盘P32到第二探测器芯片3的两片第三ASIC芯片A3输出管脚连接的跨层输出键合铝丝;
而此两组第五跨层避让开孔K5为第二复合开孔,还用于避让两组第三ASIC芯片A3。
在上述实施例2中,各ASIC芯片集成设置在其所在探测器芯片的死区,各ASIC芯片的输入管脚数量及对应输入引线焊盘数量与其所在探测器芯片的光电阵列的光电单元数量相等,即与探测器芯片的像素匹配。
在上述实施例2中,主探测器芯片1上还设置有主输出焊盘;
主输出焊盘的数量与同层输出引线焊盘及跨层输出引线焊盘的数量和相等;
主输出焊盘设置在主探测器芯片1的边缘,且主输出焊盘设置在主探测器芯片受光侧相对一侧,主输出焊盘与同层输出引线焊盘及跨层输出引线焊盘通过第二金属栅线F2一一对应连接。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述,但本发明并不限于此。在不脱离本发明的精神和实质的前提下,本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换,而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。