CN112736165A - 用于制作光发射二极管或光接收二极管的方法 - Google Patents

用于制作光发射二极管或光接收二极管的方法 Download PDF

Info

Publication number
CN112736165A
CN112736165A CN202011165024.4A CN202011165024A CN112736165A CN 112736165 A CN112736165 A CN 112736165A CN 202011165024 A CN202011165024 A CN 202011165024A CN 112736165 A CN112736165 A CN 112736165A
Authority
CN
China
Prior art keywords
layer
dielectric
electrode
etching
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011165024.4A
Other languages
English (en)
Inventor
L·杜普来
H·富尼耶
F·亨利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN112736165A publication Critical patent/CN112736165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

本发明提供了用于制作光发射二极管或光接收二极管(102)的方法，包括：在第一衬底(104)上制作具有相反掺杂的第一半导体层和第二半导体层以及第三本征半导体层；刻蚀沟槽，所述沟槽围绕第二层和第三层以及第一层的第一部分的剩余部分(126、128、130)；在沟槽中制作覆盖所述剩余部分的侧壁的电介质间隔体(132)；进行刻蚀，使沟槽延伸到第一衬底；横向刻蚀电介质间隔体的一部分，暴露第一层的第二部分的接触表面(136)；在沟槽中制作与第一层的第二部分的接触表面以及第一层的第二部分的侧面接触的第一电极。

Description

用于制作光发射二极管或光接收二极管的方法
技术领域
本发明涉及光发射二极管或发光二极管(称为LED或尺寸为几微米或几十微米的micro-LED或μLED)领域，以及光接收二极管或光电二极管领域。本发明特别适用于通过LED照明的设备、包括LED矩阵的发光电子设备(如屏幕、投影仪、汽车头灯或图像墙(imagewall))领域、以及包括光电二极管矩阵的光接收电子设备或微电子设备(如图像传感器)领域。本发明特别涉及由GaN/InGaN半导体叠层生产LED矩阵或μLED矩阵，用于制作显示屏或矩阵照明。
背景技术
二极管的制作(例如在形成像素矩阵的光电二极管矩阵或LED矩阵的生产中)通常基于实施所谓的平面技术中所常用的标准微电子方法，并且在此期间，通过沉积步骤和随后的光刻步骤以及接下来的刻蚀步骤来制作二极管的每个元件。利用该类型方法，二极管材料的每个图案的制作都需要实施至少三个不同的步骤。此外，制作的每个图案必须与先前制作的图案一致。最后，每个图案的清晰度必须考虑相关设备的性能，既要关注可实现的尺寸也要关注相对于先前图案的对准性能。
此外，为了在标准微电子技术下获得足够的性能，制作的元件的平坦化是必要的，以控制在这些元件上实施的光刻步骤，这是因为光刻步骤所能达到的分辨率与在其上实施该光刻的地形直接相关，光刻隔离设备中所使用的具有非常大孔径的光学透镜的景深随着分辨率的增加而减小。
文献FR3042913A1描述了一种用于自动对准生产LED矩阵或μLED矩阵的方法。在该方法中，以自动对准的方式制作像素，也就是说，通过单个光刻层来物理分离各种LED，同时产生LED的台面结构。所制作的沟槽还使得仅通过与LED的n掺杂部分或p掺杂部分的侧面接触，就可以在LED的n掺杂部分或p掺杂部分中的一个上实现电接触。像素之间的这些光学隔离沟槽被刻蚀到形成LED的p-n结的半导体的生长衬底，然后用形成反射金属电极的材料填充，这使得能够适当地将像素彼此光学隔离，这是因为由像素发射的光随后被直接提取到该像素下方，并且在半导体中不被引导到相邻像素(串扰现象)。因此，这种像素矩阵结构对像素提供了最佳的光学对比度和良好的光学清晰度。
然而，从电学的观点来看，优选的是，位于衬底上的n掺杂部分或p掺杂部分的半导体和提供光学隔离的电极之间的电接触不发生在该部分的侧面上，而是例如发生在与衬底平行的表面上，这是因为与生长表面平行的晶面具有更好的电学特性。这使得能够获得更好的电响应，也就是说，对于相同的工作电压，可以获得更高的电流，因此，在光发射二极管的情况下，对于注入的相同电功率，可以发射更大量的光。另一方面，在与衬底平行的表面上制作电接触涉及不将半导体刻蚀到衬底，以便在沟槽底部保留一部分，这使像素之间的光学隔离退化，也就是说，增加了像素之间的串扰。这在文献“Processing andcharacterization of high resolution GaN/InGaN LED arrays at 10micron pitchfor micro display applications”(L.Dupréet al,Proc.SPIE 10104,Gallium NitrideMaterials and Devices XII,1010422,2017)中有所描述。
因此，必须在像素的光学隔离和获得的电响应之间达成折中。
在文献FR2992465A1中，LED器件由以独立元件的形式预构造的半导体层的叠层制作，每个元件用于制作该器件的LED。制作每个LED的阳极包括对先前沉积在p型半导体上的电介质层进行开口的刻蚀。为了确保该电极的良好几何清晰度，有必要通过等离子体辅助干法刻蚀来制作该开口。然而，用于制作该器件的InGaN是一种宽带隙半导体，其受到该类型刻蚀的损害，这导致不良的电界面，因此导致LED的电特性的不可逆退化。此外，该文献中描述的方法涉及实施要求精确对准的光刻步骤，与自动对准方法相比，该方法是受限制的，自动对准方法没有对准的限制，因此也没有所制作的结构的最小尺寸的限制。
发明内容
本发明的一个目的在于提出一种二极管，其结构能够协调像素之间的良好光学隔离和良好的像素电响应，这可以以自动对准的方式实现，并且不会降低其电特性。
为此，本发明提出了一种用于制作至少一个光发射二极管或光接收二极管的方法，该方法至少包括：
-在第一衬底上制作至少一个叠层，该叠层包括根据相反导电类型掺杂的第一半导体层和第二半导体层以及设置在第一半导体层和第二半导体层之间的至少一个第三本征半导体层或非有意掺杂的半导体，第一层设置在第一衬底和第三层之间；
-刻蚀沟槽，该沟槽穿过第二层和第三层以及第一层的第一部分，围绕第二层和第三层的剩余部分以及第一层的第一部分的剩余部分，并且使得沟槽的底壁或底部由设置在第一层的第一部分和第一衬底之间的第一层的第二部分形成；
-在沟槽中制作覆盖所述剩余部分的侧壁的至少一个电介质间隔体；
-进行刻蚀，使沟槽延伸穿过第一层的第二部分的未被电介质间隔体覆盖的部分，直到第一衬底；
-横向刻蚀电介质间隔体的一部分，暴露第一层的第二部分的(例如水平的)接触表面；
-在沟槽中制作至少一个第一电极，该第一电极与第一层的第二部分的接触表面以及第一层的第二部分的侧面、侧壁或侧边接触。
由于第一层延伸到第一衬底，所以二极管的光学隔离非常有效。当该二极管形成包括相邻像素的像素时，由于获得了像素之间良好的光学隔离，这使得能够避免相邻二极管之间的光相互作用。
另外，由于第一电极借助于第一层的第二部分的侧壁以及借助于由电介质间隔体的横向刻蚀形成的接触表面而电连接到第一层的剩余部分的半导体，因此也获得了二极管的良好电响应。
该二极管使用电介质间隔体(即电绝缘元件)，电介质间隔体对形成二极管的p-n结的一些元件的侧面进行覆盖，并且能够使得这些侧面电绝缘和钝化(特别是相对于第一电极)，并且还能够使得p-n结的掺杂半导体部分相对于彼此电绝缘。该电介质间隔体还使得能够在第一电极和第二电极之间提供电绝缘，同时在二极管中占据最小量的空间。二极管的p-n结的侧面上的电介质间隔体的这种位置使得能够提高二极管的有源表面(由p-n结占据的表面)和由二极管占据的总表面之间的比率，并因此减小其整体尺寸。
此外，电介质间隔体的这种高度集成还具有使在二极管的电极中获得的电流密度最小化的优点，并且因此通过二极管热阻的整体降低来减少二极管中产生的焦耳效应带来的热量。
该二极管的结构使得能够降低其制作成本及其能量消耗。在照明领域，这种二极管改善了所得的电注入，因此提高了其能效。在成像器件领域，这种二极管使得能够通过减小像素的尺寸来制作高分辨率器件，这变得仅受到所使用的形成装置限制。
术语“层”在这里以及在本文件的其余部分中用于表示单层或多层的叠层。
制作的p-n结以及电介质间隔体形成台面结构。表述“台面结构”是指这样的事实，即：以掺杂半导体部分和包括布置在这些掺杂半导体部分之间的本征半导体的结区的叠层的形式制作二极管，并且该叠层在此处以称为台面的元件的形式在其整个高度上被刻蚀。
电介质间隔体沉积在叠层中刻蚀的结构的侧面上，可以通过自动对准方法制作该电介质间隔体，使得例如通过电介质间隔体材料的共形沉积，以及随后对该电介质材料不覆盖结构侧面的部分进行(例如各向异性)刻蚀，能够隔离二极管的电极，而不使用特别适于制作该电介质间隔体的掩模。
沟槽的底壁可以是水平的。
第一半导体层可以是n掺杂的，第二半导体层可以是p掺杂的，并且在这种情况下第一电极可以形成二极管的阴极。
所制作的二极管可以在与第一衬底所在的一侧相对的一侧包括基本平坦的连续表面。该基本平坦的连续表面使得例如无需使用***件(如连接微珠)就能够容易地将二极管与另一元件(如衬底)混杂，使得例如通过金属-金属的直接接合(用于电极)以及电介质对电介质的接合(特别用于电介质间隔体)，能够制作二极管的各种连接配置，并且还能够包括与二极管的材料相类似的材料位于其上的平坦面。该基本平坦的连续表面也很好地适于直接在电极上制作互连结构，从而避免了与现有技术的二极管结构的残余拓扑结构相关的诸多困难。
“基本上平坦的”的表述在这里用来表示这样形成的表面可以表现出高度或厚度在约0到150nm之间变化的事实。高度或厚度的这些微小变化可能源于在电极的材料和电介质材料存在的情况下进行的化学机械平坦化(CMP)的实施，这些各种材料的刻蚀速度彼此不同。高度或厚度的这些微小变化可以具有这样的优点，即：当在电极的顶面形成凹陷时，保证二极管的电极之间和/或相对于相邻二极管的电极的优异隔离。
第一半导体层可以包括根据不同导电水平掺杂的至少两种半导体的叠层。例如，当第一半导体层为n掺杂时，它可以包括设置在第一衬底上的第一n+掺杂半导体和设置在第一半导体上的第二n-掺杂半导体的叠层。
二极管可以是光电二极管或LED。当二极管是LED时，它可以包括形成具有至少一个量子阱的发射有源区的多个第三本征半导体层，至少一个量子阱布置在第一层半导体和第二层半导体之间。
这里使用的横向刻蚀是减小电介质间隔体的至少一部分的厚度的刻蚀。
在实施横向刻蚀之前，电介质间隔体的初始厚度可以大于或等于约1μm。
在横向刻蚀期间去除的电介质间隔体的一部分的厚度可以介于约10nm和间隔体的初始厚度减去约10nm之间，使得剩余间隔体厚度足以确保良好的电绝缘。
第一层的第二部分的接触表面可以基本垂直于所述剩余部分的侧壁。
本方法在制作叠层与刻蚀沟槽穿过第二层和第三层以及第一层的第一部分之间还可以包括制作至少一个刻蚀掩模，该刻蚀掩模设置在叠层上并且具有与沟槽的图案相对应的图案，并且可以制作也覆盖刻蚀掩模的侧壁的电介质间隔体。
在第一实施方式中，电介质间隔体的一部分的横向刻蚀是各向同性刻蚀。
刻蚀掩模可以包括至少一种材料，该至少一种材料在电介质间隔体的一部分的横向刻蚀期间至少被部分刻蚀。
电介质间隔体可以包括SiO2。
在第二实施方式中，制作电介质间隔体可以包括：
-沉积至少一层第一电介质材料，该第一电介质材料覆盖所述剩余部分的侧壁；
-沉积至少一层第二电介质材料，该第二电介质材料覆盖第一电介质材料层，所述第二电介质材料的选择要使得在作为各向异性刻蚀的电介质间隔体的一部分的横向刻蚀期间，第二电介质材料的刻蚀速度大于第一电介质材料的刻蚀速度；
并且其中，在同一刻蚀步骤期间，可以同时实施使沟槽延伸的刻蚀和电介质间隔体的一部分的横向刻蚀。
该方法可以是这样的：
-叠层还包括至少一个导电层，使得第二层设置在第三层和导电层之间(当使用刻蚀掩模时，该导电层可以设置在第二层和刻蚀掩模之间)；
-刻蚀的沟槽穿过导电层并围绕导电层的形成第二电极的第一部分的至少一个剩余部分，；
-电介质间隔体覆盖第二电极的第一部分的侧壁；
并且该方法还可以包括在横向刻蚀电介质间隔体的一部分之后制作第二电极的第二部分的步骤。
在这种情况下，制作第一电极和第二电极的第二部分可以至少包括：
-制作至少一个开口，所述开口穿过叠层并显露在第二电极的第一部分上；
-在开口和沟槽中沉积至少一种导电材料；
-对导电材料进行平坦化。
在这种情况下，电极的制作对应于实施“镶嵌”型方法，其中通过至少一次全晶圆沉积形成一种或多种导电材料，即，在所制作的整个结构上沉积导电材料，随后通过这种或这些导电材料的平坦化来获得电极。因此，第一电极的制作不需要特定的对准步骤或特定的掩蔽步骤。第一电极的位置可以对应于由相邻二极管之间的沟槽形成的空间。
该方法还可以包括，在制作第一电极和第二电极的第二部分之后，将光发射二极管或光接收二极管转移到互连衬底上，使得光发射二极管或光接收二极管的第一电极和第二电极电连接到互连衬底，以及随后去除第一衬底的步骤。
导电层可以是光学反射的，即可以具有至少80％的振幅反射系数(反射光的振幅与入射光的振幅之比)。在这种情况下，第二电极可以是光学反射的，该第二电极设置在与光要通过其进入或离开二极管的一侧相对的一侧上。因此，光可以进入或离开二极管，而不必穿过导致发射的或接收的光光损的透明电极(例如包括导电透明氧化物(如ITO))。
本发明还涉及一种用于制作电子器件的方法，包括实施上述方法，其中实施的步骤形成多个光发射二极管和/或多个光接收二极管，其中所述二极管的第一电极电连接在一起。
根据特定配置，器件的二极管的第一电极可以形成这些二极管的公共阴极。
二极管可以形成具有形成电子设备的像素矩阵的类似结构的二极管矩阵的一部分。
附图说明
参照附图，通过阅读纯指示性而非限制性地给出的示例实施方式的描述，将更好地理解本发明，其中：
图1A至图1J示出了用于制作作为本发明的对象的电子器件的方法(包括根据第一实施方式的用于制作同样是本发明的对象的光发射二极管或光接收二极管的方法)的各步骤；
图2A和图2B示出了在使用与根据第一实施方式的用于制作作为本发明的对象的光发射二极管或光接收二极管的方法期间使用的刻蚀掩模相类似的掩膜的各向同性横向刻蚀时所获得的结构的照片；
图3A和图3B示出了用于制作作为本发明的对象的电子器件的方法(包括根据第二实施方式的用于制作同样是本发明的对象的光发射二极管或光接收二极管的方法)的一些步骤。
下面描述的各附图的相同、相似或等同的部分具有相同的附图标记，以便于从一个附图传到另一个附图。
为了使附图更加清晰可辨，附图中所示的各个部件不必然按统一比例显示。
必须理解的是，各种可能性(变形和实施方式)不是彼此排他的，而是可以相互结合的。
具体实施方式
图1A至1J示出了根据第一实施方式的用于制作电子器件100的方法的各步骤。在本文所描述的第一实施方式中，器件100包括多个二极管102，在此对应于光发射二极管或发光二极管。
如图1A所示，器件100由第一衬底104制作，第一衬底104包括例如蓝宝石、硅、与用于形成二极管102的有源部分的半导体类似的半导体、或者使第一衬底104能够形成用于沉积将会制作二极管102的半导体叠层的生长衬底的任何其他材料。第一衬底104用作层的沉积或生长的支撑体，所述层旨在用于制作器件100的二极管102。
在第一衬底104上制作有根据第一导电类型(例如n型)掺杂的第一半导体层106。
根据特定的示例实施方式，该第一层106对应于多个不同半导体层(例如，施主浓度例如介于约5.1017和5.1020施主/cm3之间的n+掺杂半导体层108，其上设置有施主浓度例如介于约1017和5.1019施主/cm3之间的另一n-掺杂半导体层110)的叠层。例如，层108可以包括GaN，并且层110可以包括InGaN。层108的厚度例如大于约100nm，例如等于约3μm，并且层110的厚度例如介于约5nm和500nm之间。第一层106的总厚度(即该特定示例实施方式中的层108和层110的厚度之和)例如介于约20nm和10μm之间，并且优选介于约2μm和4μm之间。层108在此形成为设置在层110和第一衬底104之间的缓冲层，并且特别用于过滤生长缺陷，以使这些缺陷不位于用于形成二极管102的p-n结的层110中。
在变形中，层108和层110可以掺杂为相同的掺杂水平。
根据另一变形，层106可以对应于单个半导体层。该单个半导体层例如是n掺杂的，并且可以具有例如介于约1017和5.1020施主/cm3之间的施主浓度。举例来说，该层可以包括GaN，并且其厚度例如介于约20nm和10μm之间，并且有利地介于约2μm和4μm之间。
根据另一个变形，层106可以对应于多个不同半导体层(例如，非有意掺杂半导体层108，形成为设置在层110和第一衬底104之间的缓冲层，其上设置有施主浓度例如介于约1017和5.1020施主/cm3之间的n掺杂半导体层110)的叠层。层108的厚度例如大于约100nm，例如等于约3μm，并且层110的厚度例如介于约100nm和3μm之间。
在第一层106上(在图1A所示的示例中的层110上)制作有一个或多个第三本征半导体层112，即是非有意掺杂的(残余施主浓度nnid例如等于约1017施主/cm3，或者介于1015和1018施主/cm3之间)。在本文描述的第一实施方式中，第三层112是包括一个或多个(例如五个)发射层的有源区，每个发射层用于在二极管102中形成量子阱。这些发射层包括例如InGaN。每个发射层设置在两个阻挡层(包括例如GaN)之间。发射层的厚度或发射层中的每一个的厚度例如等于约3nm，更一般地介于约0.5nm和10nm之间，并且阻挡层中的每一个的厚度例如介于约1nm和25nm之间。
在第三层112上制作有根据第二导电类型掺杂的第二半导体层114，第二半导体层114与第一层106的掺杂类型相反，因此在此为p型，受主浓度例如介于约1017和5.1019受主/cm3之间。层106、112和114(更特别地，在本文所描述的示例中的层110、112和114)旨在形成二极管102的p-i-n结。第二层114的半导体例如是GaN，并且其厚度例如介于约20nm和10μm之间。
在一个变形实施方式中，电子阻挡层(未在图1A至图1J中示出)可以设置在第二层114与第三层或多层112之间，该电子阻挡层包括例如具有12％铝的AlGaN，并且能够为受主浓度例如等于约1.1017受主/cm3的p掺杂的。
上述材料之外的材料可以用于制作层106、112和114。例如，根据二极管102所需的发射光谱选择由第三层112形成的发射层的材料。
在第二层114上设置有导电层115，导电层115旨在在每个二极管102中形成将与第二层114的半导体接触的第二电极的第一部分。所使用的导电材料有利地具有光学反射性，并且例如是铝或银。
在层115上制作有旨在形成刻蚀掩模的层116。该层116的材料例如是SiO2。
层106、112、114和115一起形成叠层117，二极管102将由叠层117制作。
如图1B所示，通过光刻和刻蚀(使用例如氟化等离子体(如CHF3或SF6))在层116中制作图案，使得该层116的剩余部分形成刻蚀掩模118。接下来去除用于制作刻蚀掩模118的光刻树脂。在刻蚀掩模118中形成的开口对应于要在叠层117的层中刻蚀出的沟槽的图案，以便限定二极管102的台面结构。
根据刻蚀掩模118的图案，实施沟槽120的刻蚀，沟槽120穿过导电层115、第二层114、第三层或多层112和第一层106的第一部分122。该刻蚀止于位于第一层106中的深度水平，使得第一层106的第二部分123保留在刻蚀的沟槽120的每一个的底部。在图1B中，第一层106的第一部分122通过虚线与第一层106的第二部分123象征性地界定开。在本文描述的示例中，刻蚀止于位于层110中的水平，使得层108和层110的厚度的一部分不被刻蚀。第一层106被刻蚀的厚度(即第一层106的第一部分122的厚度)例如介于约100nm和5μm之间。
在该刻蚀结束时，沟槽120围绕：
-刻蚀掩模118；
-导电层115的用于形成二极管102的第二电极的第一部分的剩余部分124；
-第二层114的用于形成二极管102的p-n结的一部分的剩余部分126；
-第三层112的用于形成每个二极管102的有源区的剩余部分128，以及
-第一层106的第一部分122的用于与第二层114的剩余部分126一起形成二极管102的p-n结的剩余部分130。
通过干法(例如通过利用等离子体炬***执行的反应离子刻蚀、或者ICP-RIE(即“Inductively Coupled Plasma–Reactive Ion Etching”，电感耦合等离子体-反应离子刻蚀))刻蚀层115、112、114和106。
接下来，在沟槽120中制作电介质间隔体132(参见图1C)。为实现该目的，例如通过PECVD(plasma enhanced chemical vapor deposition，等离子体增强化学气相沉积)类型的沉积，在刻蚀掩模118上且靠着沟槽120的侧壁和底壁共形沉积电介质层。通过各向异性刻蚀(例如对应于干法刻蚀(例如RIE刻蚀或反应离子刻蚀))，去除该电介质层的未覆盖沟槽120的侧壁的部分(即，位于刻蚀掩模118上的部分和位于沟槽120底部的部分)。该电介质层的剩余部分形成覆盖剩余部分124、126、128和130的侧壁以及刻蚀掩模118的侧壁的电介质间隔体132。
电介质间隔体132具有与沉积的电介质层的厚度相等的初始厚度。该厚度很大，例如大于或等于约1μm。在该图1C中，该初始厚度的附图标记为“e1”。电介质间隔体132的厚度对应于与电介质间隔体132的材料所沉积的表面垂直的尺寸。
如图1D所示，接下来执行层106的第二刻蚀，使沟槽120延伸穿过第一层106的第二部分123的未被电介质间隔体132覆盖的部分直到第一衬底104。在该第二次刻蚀结束时，沟槽120也围绕第一层106的第二部分123的剩余部分134。
刻蚀掩模118、剩余部分124、126、128、130、134和电介质间隔体132形成设置于第一衬底104上的台面结构(即岛状的叠层)。每个二极管102的每个台面结构在与第一衬底104的其上支撑有这些结构的表面平行的平面中具有例如矩形的横截面。因此，台面结构的每一个可以形成平行六面体形状的元件。可能具有不同形状的台面结构，例如圆柱形。
接下来，实施电介质间隔体132的一部分的横向刻蚀，使第一层106的第二部分123的接触表面136暴露出来(参见图1E)。暴露的第一层106的第二部分123的接触表面136优选在附图的取向上基本上是水平的。因此，横向刻蚀暴露出平行于生长表面的晶面，该晶面比垂直于生长表面的晶面具有更好的电学特性。在该横向刻蚀过程中被去除的电介质间隔体132的一部分的厚度(在图1E中用“e2”表示)例如介于约10nm和间隔体的初始厚度(e1)减去约10nm之间，使得剩余的间隔体厚度(用“e3”表示)足以确保良好的电绝缘。当电介质间隔体132的初始厚度e1等于约1μm时，厚度e2例如等于约600nm。因此，电介质间隔体132的剩余部分的厚度为e3＝e1-e2，并且例如对于上述示例来说等于400nm。
在该第一实施方式中，对电介质间隔体132实施的横向刻蚀是各向同性刻蚀(例如湿法化学刻蚀或各向同性等离子体刻蚀)。在这种各向同性刻蚀期间，如果刻蚀掩模118的材料对所使用的刻蚀剂敏感，则刻蚀掩模118也会因此被至少部分刻蚀(这是本文所描述的示例实施方式中的情况，其中刻蚀掩模118和电介质间隔体132包括SiO2)。
接下来，制作开口138穿过刻蚀掩模118，形成用于制作二极管102的第二电极的第二部分的位置(图1F)。这些开口138穿过刻蚀掩模118的整个厚度，使得开口138的底壁由部分124形成。该刻蚀例如是ICP-RIE类型。
接下来，在沟槽120中、以及在刻蚀掩模118的顶面上和开口138中沉积第一导电材料140(图1G)。该第一导电材料140是共形沉积的(即，在刻蚀掩模118上并且沿着沟槽120的壁和开口138的壁形成厚度基本恒定的层)。在本文所描述的示例实施方式中，第一导电材料140通过沉积厚度例如介于约5nm和300nm之间的第一钛层、随后沉积厚度例如介于约50nm和1μm之间的第二铝层而形成。在一个变形实施方式中，第一导电材料140由厚度例如介于约50nm和1μm之间的单一铝层形成。
沉积的第一导电材料140与部分134的侧面电接触，但也与接触表面136电接触，接触表面136除了与部分134的侧面接触之外，还主动参与与第一层106的半导体的电接触。导电材料140也与开口138的底壁处的部分124接触。这些电接触旨在形成p-n结与二极管102的阳极和阴极之间的电接触。
如图1H所示，通过填充沟槽120的剩余体积和开口138的剩余体积来沉积第二导电材料142。在图1H中，该第二导电材料142的厚度使得它也覆盖设置在刻蚀掩模118上的第一导电材料140的部分。第二导电材料142例如是铜，其可以通过实施全晶圆电化学沉积(ECD)来形成，即在先前制作的整个结构上形成。
最后，器件100的二极管102通过执行化学机械平坦化(CMP)来完成，化学机械平坦化去除了第一导电材料140和第二导电材料142突出超过沟槽120和开口138以及设置在刻蚀掩模118上的部分。这种平坦化使设置在沟槽120中的导电材料部分相对于设置在开口138中的导电材料部分电绝缘(图1I)。设置在沟槽120中的导电材料140和142的部分形成第一电极144(对应于本文所描述的示例实施方式中的阴极)，第一电极144在二极管102的台面结构的整个高度上延伸，并且电连接到半导体部分134。设置在开口138中的导电材料140和142的部分形成第二电极146的第二部分(对应于本文所描述的示例中的阳极)，第二电极146的第二部分电连接到对应于第二电极146的第一部分的部分124。第二电极146在这些部分126的顶面连接到这些部分126。
这种平坦化还形成器件100的面148，该面148基本上是平坦的，并且由电极144、146的顶面、电介质间隔体132的顶面和刻蚀掩模118的顶面形成。该面148形成二极管102的背面，在该背面将形成与电极144、146的电连接。
借助于电介质间隔体132，第一电极144与半导体部分124、与第二电极146以及与形成二极管102的有源区的部分128良好地电绝缘。
为了保证二极管102的电极144、146之间的电绝缘以及避免存在将一个或多个第一电极144与一个或多个第二电极146电连接的导电材料140和导电材料142的部分，可以有利地执行平坦化步骤，直到设置在沟槽120和开口138中的导电材料140和导电材料142的部分相对于电介质间隔体132的电介质材料和刻蚀掩模118的电介质材料实现过刻蚀，从而在电极144、146中在这些电极的顶面形成凹陷。相对于顶面148的平面，这些凹陷的深度可以介于约5nm和150nm之间。可以通过作用于在间隔体132和刻蚀掩模118的电介质材料与导电材料140和142之间存在的刻蚀选择性来获得这种过刻蚀。实施的化学机械平坦化根据材料不同具有不同的研磨速度，并且在本文所描述的方法中，导电材料140和导电材料142的研磨比间隔体132的电介质材料和刻蚀掩模118的电介质材料的研磨更快。这导致在器件100的顶面148处，相对于电介质间隔体132和刻蚀掩模118去除了材料140、142。因此，二极管102的电极144、146由于所使用的平坦化的固有特性而保持彼此完全隔离。这种过刻蚀也可以通过RIE刻蚀来实现。
在器件100的顶面148处获得的基本平坦的表面使得能够容易地将制作的二极管102的矩阵与任何类型的连接元件(例如电子电路)混杂，并且特别地使得能够通过二极管102的矩阵与电子电路的直接接合(也称之为分子粘合)来执行这种混杂，而无需在二极管102的矩阵和电子电路之间使用***件(例如微珠)。在这种情况下形成的金属-金属类型的直接接合以及电介质-电介质类型的直接接合具有不可渗透的优点。这些凹陷存在于电极144、146的顶面的事实不会对这种直接接合的实施带来任何问题，这是由于在这种直接接合期间，这些部分的材料膨胀，因此可以在这些电极和电子电路的导电元件之间获得非常好的接触。这种直接接合的实施方式的细节例如在文献“Mechanisms of copper directbonding observed by in-situ and quantitative transmission electronmicroscopy”(M.Martinez et al.,Thin Solid Films 530(2013)96-99)中有所描述。
如图1J所示，二极管102的矩阵例如通过如上所述的直接接合在其顶面148被转移到包括电触点152和154的互连衬底150上，电极144、146可以电连接到电触点152和154。该互连衬底150可以是二极管102的矩阵转移到其上的电子电路。
本文所描述的方法和在器件100的顶面148获得的基本平坦的表面也与使用例如用于混杂二极管102的矩阵的***件(例如微珠或微管)的常规混杂方法兼容。
在该转移之后，可以去除第一衬底104，从而使二极管102的正面156清晰可见，光旨在通过该正面156进入或离开(在本文所描述的示例中离开，其中二极管102是LED)。实施的去除的类型特别地取决于第一衬底104的性质。例如，在第一蓝宝石衬底104的情况下，这可以通过剥离来去除。第一衬底104也可以通过研磨或选择性刻蚀来去除。
为了说明在上述方法中实施的横向刻蚀，图2A和图2B显示了在这种横向刻蚀过程中通过电子显微镜获得的图像。
图2A示出了半导体台面结构10，其几何形状类似于刻蚀沟槽120之后由部分124、126、128、130和134以及刻蚀掩模118形成的几何形状。图2B示出了在实施各向同性横向刻蚀(这里指通过化学方法)之后，通过部分横向去除刻蚀掩模118获得的接触表面136。
下面描述根据第二实施方式的用于制作电子器件100的方法的各步骤。在本文所描述的第二实施方式中，器件100包括多个二极管102，在该第二实施方式中，这些二极管是发光二极管。
首先，实施前述的关于图1A和图1B的各步骤。
接下来，在沟槽120中制作电介质间隔体132。与通过沉积单一的厚电介质材料层制作电介质间隔体132的第一实施方式不同，此处，通过共形沉积第一电介质材料层133制作电介质间隔体132，该层133在沟槽120中特别地覆盖部分124、126、128和130的侧壁以及刻蚀掩模118的侧壁。接着，通过覆盖层133沉积第二电介质材料层135。第一电介质材料和第二电介质材料的选择要使得第二电介质材料在随后实施的电介质间隔体的一部分的横向刻蚀期间(即间隔体的各向异性刻蚀和半导体层的刻蚀)具有比第一电介质材料更大的刻蚀速度。例如，层133的第一电介质材料可以是SiO2，并且层135的第二电介质材料可以是SiN。
通过各向异性刻蚀(例如干法刻蚀(例如RIE刻蚀))去除层133和135的未覆盖沟槽120的侧壁的部分(即位于刻蚀掩模118上的部分和位于沟槽120底部的部分)。这些电介质层133和135的剩余部分形成电介质间隔体132，该电介质间隔体132覆盖剩余部分124、126、128和130的侧壁以及刻蚀掩模118的侧壁(参见图3A)。在该各向异性刻蚀期间，第一电介质材料和第二电介质材料之间的刻蚀速度的差异导致在制作电介质间隔体之后层135和层133之间的高度差异：层135的剩余部分小于层133的剩余部分。
接下来，可以执行选择性刻蚀步骤，以去除层135的剩余部分的一部分。在这种情况下获得的结构如图3B所示。
接下来，实施另一刻蚀，以使沟槽120延伸穿过第一层106的第二部分123的未被电介质间隔体132覆盖的部分(即，未被层133和层135的部分所覆盖的部分)直到第一衬底104。在该第二次刻蚀结束时，沟槽120也围绕第一层106的第二部分123的剩余部分134。
实施该刻蚀还去除了层135的剩余部分。在该刻蚀结束时，电介质间隔体132仅由层133的剩余部分形成。通过去除层135的部分而留下的清晰的表面形成用于与部分134的半导体电接触的接触表面136。因此，得到的结构类似于图1E所示的结构。
在实施使沟槽延伸的该刻蚀之前，具体根据刻蚀掩模118的厚度、各刻蚀的半导体层的厚度或各种材料的刻蚀选择性来调整已保留的层135的部分的高度，这是为了在使沟槽延伸的整个刻蚀过程中，通过层135的部分适当地保护接触表面136，并且在该刻蚀结束时，适当地去除层135的该部分。
在变形实施方式中，在使沟槽延伸的刻蚀之后，层135的剩余部分的一部分可以保留，然后有必要通过对层133的材料具有选择性的各向异性刻蚀来去除该部分。
接下来，如在第一实施方式中那样，执行前述关于图1F至图1J的各步骤来完成二极管102和器件100。
在上述第一特定实施方式和第二特定实施方式中，半导体部分130、134为n型，第二半导体部分126为p型。在一种变形中，半导体部分130、134可以是p型，第二半导体部分126可以是n型，在这种情况下，设置在沟槽120中的导电材料的部分形成二极管102的阳极，设置在开口138中的导电材料部分与部分124一起形成二极管102的阴极。
此外，在本文所描述的第一实施方式和第二实施方式中，执行的先前步骤使得接触表面136基本上垂直于剩余部分124、126、128、130和134的侧壁。在一种变形中，根据二极管102所需的几何形状以及因此使用的刻蚀，可以使接触面136不垂直于这些侧壁。
另外，在上述第一实施方式和第二实施方式中，器件100包括作为发光二极管的二极管102的矩阵，微电子器件100能够形成具有LED的显示装置(屏幕、投影仪、图像墙等)的一部分。二极管102的此矩阵包括第一电极144，第一电极144形成一个且对所有二极管102共用的相同电极，并且每个二极管102包括第二电极146，使得能够对二极管102中的每一个执行单独寻址。
在一种变形中，微电子器件100可以包括二极管102的矩阵，二极管102是光接收二极管或光电二极管。在该变形中，电极144、146不用于向二极管102提供电流，而是用于恢复由二极管102光生的电流。
在一种变形中，器件100可以在顶面148上包括不同于互连衬底150的连接结构，形成二极管102的电连接，并且包括电连接到二极管102的第一电极144的第一导电元件和电连接到二极管102的第二电极146的第二导电元件。这种连接结构的这些导电元件通过电介质元件彼此电绝缘，在面148的平面中，电介质元件的尺寸至少等于电介质间隔体132的尺寸和刻蚀掩模118的尺寸，使得导电元件不会在二极管102的电极之间形成短路。
在上述实施方式中，制作的二极管102形成二极管矩阵，用作器件100的像素矩阵。在一种变形中，二极管102可以彼此并排制作，而不形成二极管矩阵和/或在它们之间没有规则间距。

Claims (14)

1.一种用于制作至少一个光发射二极管或光接收二极管(102)的方法，该方法至少包括：
在第一衬底(104)上制作至少一个叠层(117)，该叠层包括根据相反导电类型掺杂的第一半导体层(106)和第二半导体层(114)以及设置在所述第一层(106)和所述第二层(114)之间的至少一个本征半导体的第三层(112)，所述第一层(106)设置在所述第一衬底(104)和所述第三层(112)之间；
刻蚀沟槽(120)，该沟槽(120)穿过所述第二层(114)和所述第三层(112)以及所述第一层(106)的第一部分(122)，围绕所述第二层(114)和所述第三层(112)的剩余部分(126、128)以及所述第一层(106)的所述第一部分(122)的剩余部分(130)，并且使得所述沟槽的底壁由设置在所述第一层(106)的所述第一部分(122)和所述第一衬底(104)之间的所述第一层(106)的第二部分(123)形成；
在所述沟槽(120)中制作覆盖所述剩余部分(126、128、130)的侧壁的至少一个电介质间隔体(132)；
进行刻蚀，使所述沟槽(120)延伸穿过所述第一层(106)的所述第二部分(123)的未被所述电介质间隔体(132)覆盖的部分，直到所述第一衬底(104)；
横向刻蚀所述电介质间隔体(132)的一部分，暴露所述第一层(106)的所述第二部分(123)的接触表面(136)；
在所述沟槽(120)中制作至少一个第一电极(144)，该第一电极(144)与所述第一层(106)的所述第二部分(123)的所述接触表面(136)以及所述第一层(106)的所述第二部分(123)的侧面接触。
2.根据权利要求1所述的方法，其中，在实施所述横向刻蚀之前，所述电介质间隔体(132)的初始厚度大于或等于1μm。
3.根据权利要求1所述的方法，其中，在所述横向刻蚀过程中去除的所述电介质间隔体(132)的所述部分的厚度(e2)介于10nm和所述间隔体的初始厚度(e1)减去10nm之间。
4.根据权利要求1所述的方法，其中，所述第一层(106)的所述第二部分(123)的所述接触表面(136)垂直于所述剩余部分(126、128、130)的所述侧壁。
5.根据权利要求1所述的方法，其中，所述方法还包括：在制作所述叠层(117)与刻蚀沟槽(120)穿过所述第二层(114)和所述第三层(112)以及所述第一层(106)的所述第一部分(122)之间，制作至少一个刻蚀掩模(118)，该刻蚀掩模(118)设置在所述叠层(117)上并具有与所述沟槽(120)的图案对应的图案，并且其中，还通过覆盖所述刻蚀掩模(118)的侧壁来制作所述电介质间隔体(132)。
6.根据权利要求1所述的方法，其中，所述电介质间隔体(132)的一部分的横向刻蚀是各向同性刻蚀。
7.根据权利要求5或6所述的方法，其中，所述刻蚀掩模(118)包括在所述电介质间隔体(132)的一部分的横向刻蚀期间被至少部分刻蚀的至少一种材料。
8.根据权利要求6所述的方法，其中，所述电介质间隔体(132)包括SiO2。
9.根据权利要求1所述的方法，其中，制作所述电介质间隔体(132)包括：
沉积至少一层第一电介质材料(133)，该第一电介质材料(133)覆盖所述剩余部分(126、128、130)的所述侧壁；
沉积至少一层第二电介质材料(135)，该第二电介质材料(135)覆盖所述第一电介质材料层(133)，选择所述第二电介质材料，使得在对应于各向异性刻蚀的所述电介质间隔体(132)的一部分的横向刻蚀期间，所述第二电介质材料的刻蚀速度大于所述第一电介质材料的刻蚀速度；
并且其中，在同一刻蚀步骤期间，可以同时实施使所述沟槽(120)延伸的刻蚀和所述电介质间隔体(132)的一部分的所述横向刻蚀。
10.根据权利要求1所述的方法，其中，
所述叠层(117)还包括至少一个导电层(115)，使得所述第二层(114)设置在所述第三层(112)和所述导电层(115)之间；
刻蚀的所述沟槽(120)穿过所述导电层(115)并围绕所述导电层(115)的形成第二电极(146)的第一部分的至少一个剩余部分(124)；
所述电介质间隔体(132)覆盖所述第二电极(146)的所述第一部分的侧壁，
并且所述方法还包括在所述电介质间隔体(132)的一部分的横向刻蚀之后制作所述第二电极(146)的第二部分的步骤。
11.根据权利要求10所述的方法，其中，制作所述第一电极(144)和制作所述第二电极(146)的所述第二部分至少包括：
制作至少一个开口(138)，所述开口(138)穿过所述叠层(117)并显露在所述第二电极(146)的所述第一部分上；
在所述开口(138)和所述沟槽(120)中沉积至少一种导电材料(140、142)；
对所述导电材料(140、142)进行平坦化。
12.根据权利要求10所述的方法，其中，所述方法还包括：在制作所述第一电极(144)和制作所述第二电极(146)的所述第二部分之后，将光发射二极管或光接收二极管(102)转移到互连衬底(150)上，使得所述光发射二极管或光接收二极管(102)的所述第一电极(144)和第二电极(146)电连接到所述互连衬底(150)，然后去除所述第一衬底(104)。
13.根据权利要求10所述的方法，其中，所述导电层(115)是光学反射的。
14.一种用于制作电子器件(100)的方法，包括实施根据权利要求1所述的方法，其中，所执行的步骤形成多个光发射二极管(102)和/或多个光接收二极管(102)，其中，所述二极管(102)的所述第一电极(144)彼此电连接。
CN202011165024.4A 2019-10-28 2020-10-27 用于制作光发射二极管或光接收二极管的方法 Pending CN112736165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1912074 2019-10-28
FR1912074A FR3102613A1 (fr) 2019-10-28 2019-10-28 Procede de realisation d’une diode photo-emettrice ou photo-receptrice

Publications (1)

Publication Number Publication Date
CN112736165A true CN112736165A (zh) 2021-04-30

Family

ID=69375553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011165024.4A Pending CN112736165A (zh) 2019-10-28 2020-10-27 用于制作光发射二极管或光接收二极管的方法

Country Status (4)

Country Link
US (1) US20210126157A1 (zh)
EP (1) EP3817054B1 (zh)
CN (1) CN112736165A (zh)
FR (1) FR3102613A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241317A (zh) * 2022-07-28 2022-10-25 华虹半导体(无锡)有限公司 Cis光电二极管及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
FR3109018A1 (fr) * 2020-04-06 2021-10-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices
US20230163107A1 (en) * 2021-11-10 2023-05-25 Infineon Technologies Ag Optical projection device having a grid structure
FR3134237B1 (fr) * 2022-04-01 2024-03-29 Commissariat Energie Atomique Diode electroluminescente a injection electrique optimisee depuis une electrode laterale
WO2024025753A1 (en) * 2022-07-25 2024-02-01 Lumileds Llc Light emitting diode devices with extended junction spacers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
FR3023061B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane
FR3033939B1 (fr) * 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
FR3042913B1 (fr) * 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
FR3062953A1 (fr) * 2017-02-15 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comportant une pluralite de diodes
FR3065322B1 (fr) * 2017-04-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un dispositif d'affichage a matrice de leds
WO2019079381A1 (en) * 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
FR3077160B1 (fr) * 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
US20210408340A1 (en) * 2018-11-16 2021-12-30 Sakai Display Products Corporation Micro led device and method for manufacturing same
KR20210144703A (ko) * 2019-03-29 2021-11-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
JP7052188B2 (ja) * 2019-06-13 2022-04-12 日亜化学工業株式会社 発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241317A (zh) * 2022-07-28 2022-10-25 华虹半导体(无锡)有限公司 Cis光电二极管及其制备方法

Also Published As

Publication number Publication date
US20210126157A1 (en) 2021-04-29
EP3817054A1 (fr) 2021-05-05
EP3817054B1 (fr) 2023-12-13
FR3102613A1 (fr) 2021-04-30

Similar Documents

Publication Publication Date Title
CN108140701B (zh) 具有优化有源表面的微电子二极管
CN112736165A (zh) 用于制作光发射二极管或光接收二极管的方法
CN111326613B (zh) 生成具有光发射和/或光接收二极管的器件的方法
TWI299565B (en) An image sensing device and fabrication thereof
US11581464B2 (en) Photo-emitting and/or photo-receiving diode array device
KR102300877B1 (ko) Bsi 이미지 센서에서 자기 정렬된 그리드들을 형성하는 방법
KR20190054881A (ko) 흡수 강화 반도체 층을 가진 이미지 센서
TWI549272B (zh) 影像感測器裝置及其形成方法
CN110896084A (zh) 制造包括多个二极管的光电装置的方法
US10652963B2 (en) LED display structures and fabrication of same
US11901387B2 (en) Image sensor
US20180197913A1 (en) LEDs WITH THREE COLOR RGB PIXELS FOR DISPLAYS
CN109841640B (zh) 具有焊盘结构的图像传感器
CN111863983B (zh) 生产带金属光学分离栅的光电发射和/或接收装置的方法
US20220352423A1 (en) Method of fabricating an integrated structure for an optoelectronic device and integrated structure for an optoelectronic device
CN115831989A (zh) 具有深沟隔离结构的图像传感器像素
US11018122B1 (en) Area-efficient subpixel apparatus
US11171172B2 (en) Image sensor and method of forming the same
CN107958913B (zh) 影像感测器及其制作方法
KR102690746B1 (ko) 이미지 센서
US20240186356A1 (en) Image sensor
EP4250363A1 (en) Method for making mesa structures and optical device using the same
JP2024526040A (ja) 光電子半導体デバイス、光電子半導体デバイスのアレイ、及び光電子半導体デバイスを製造する方法
CN115700929A (zh) 光电传感器及其形成方法、以及电子设备
TW202207446A (zh) 影像感測器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination