CN112420849A - 金属氧化物薄膜晶体管及其制作方法 - Google Patents

金属氧化物薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN112420849A
CN112420849A CN202011241267.1A CN202011241267A CN112420849A CN 112420849 A CN112420849 A CN 112420849A CN 202011241267 A CN202011241267 A CN 202011241267A CN 112420849 A CN112420849 A CN 112420849A
Authority
CN
China
Prior art keywords
layer
metal oxide
photoresist
oxide semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011241267.1A
Other languages
English (en)
Inventor
何佳新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202011241267.1A priority Critical patent/CN112420849A/zh
Publication of CN112420849A publication Critical patent/CN112420849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种金属氧化物薄膜晶体管及其制作方法，该方法包括在栅极绝缘层上形成非晶态的金属氧化物半导体薄膜；形成覆盖金属氧化物半导体薄膜的第二金属层，对第二金属层进行图形化以形成源极/漏极层的图形，其中，第二金属层包括与非晶态的金属氧化物半导体薄膜接触的晶化诱导层；对形成有源极/漏极层的图形和非晶态的金属氧化物半导体薄膜的基板进行诱导晶化退火，在晶化诱导层的诱导下，使非晶态的金属氧化物半导体薄膜转变为结晶态的金属氧化物半导体薄膜，以形成由结晶态的金属氧化物半导体薄膜构成的有源层。本发明在提高金属氧化物薄膜晶体管的载流子迁移率和工艺集成度的同时，降低了生产成本。

Description

金属氧化物薄膜晶体管及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种金属氧化物薄膜晶体管及其制作方法。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)作为平板显示的核心组成部分，任何有源矩阵的平板显示都依赖于薄膜晶体管的控制和驱动。目前应用于显示器的开关元件主要仍为非晶硅(a-Si)薄膜晶体管和多晶硅(p-Si)薄膜晶体管，其中非晶硅薄膜晶体管应用最为广泛，但非晶硅薄膜晶体管具有电子迁移率低(只有0.3～1cm2/V·s)的问题；而多晶硅薄膜晶体管尽管迁移率比非晶硅薄膜晶体管高，但其具有构造复杂、均一性较差、漏电流大等问题。随着显示技术的快速发展，对薄膜晶体管的性能提出了越来越高的要求，非晶硅薄膜晶体管和多晶硅薄膜晶体管已不能完全满足这些要求。所以现有平板显示产业界采用了金属氧化物半导体TFT来改善上述问题，例如采用氧化铟镓锌(IGZO)TFT，更能兼容大尺寸及高分辨率(PPI)的显示器件。
但是以金属氧化物半导体作为有源层材料的薄膜晶体管，在成膜时通常使用溅射(sputtering)、原子层沉积(ALD)、脉冲激光沉积(PLD)、金属有机化学气相沉积(MOCVD)等气相沉积方法，或溶液涂布(solution coating)、喷墨打印(ink jet printing)等液相沉积方法，可前述任意沉积方法所沉积的金属氧化物半导体薄膜中含有大量微观结构缺陷，例如微孔隙(void)、空位(vacancy)、位错、化学键键长/键角应变(strain)等缺陷，所以通常所成薄膜为非晶态。
然而，非晶态的金属氧化物半导体在处于TFT沟道层的部分很容易捕获沟道载流子，这会造成沟道载流子迁移率降低，其电子迁移率约5～10cm2/V*s。随着液晶显示面板和AMOLED显示面板高分辨率、高刷新率、窄边框、低功耗、DeMUX等电路集成等技术快速发展时，其现有电子迁移率渐渐显现不足。因此，有必要开发具有更高电子迁移率的金属氧化物半导体TFT。
目前业界开发高电子迁移率金属氧化物TFT主要以新型高电子迁移率金属氧化物半导体材料(靶材、油墨、工艺特气等)为主。但新型金属氧化物半导体材料具有开发的周期长、技术难度高、成本高等难题，且根据工业一般生产规律，一种新型材料量产初期，其相关生产和应用成本将显著高于即有的已长时间大规模量产的材料。而后续成本的降低，则取决于新材料的大规模推广和供应链上游稳定的大规模量产体系的确立，然而这些在短期内无法实现。
发明内容
本发明的目的在于提供一种金属氧化物薄膜晶体管及其制作方法，在提高金属氧化物薄膜晶体管的载流子迁移率和工艺集成度的同时，降低了生产成本。
本发明提供一种化物薄膜晶体管的制作方法，包括：
在基板上形成第一金属层，对所述第一金属层进行图形化形成栅极；
在所述基板上形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上形成非晶态的金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的第二金属层，对所述第二金属层进行图形化以形成源极/漏极层的图形，其中，所述第二金属层包括与非晶态的所述金属氧化物半导体薄膜接触的晶化诱导层；
对形成有所述源极/漏极层的图形和非晶态的所述金属氧化物半导体薄膜的基板进行诱导晶化退火，在所述晶化诱导层的诱导下，使非晶态的所述金属氧化物半导体薄膜转变为结晶态的所述金属氧化物半导体薄膜，以形成由结晶态的所述金属氧化物半导体薄膜构成的有源层；
对所述晶化诱导层进行图形化，去除从沟道区域露出的所述晶化诱导层，以在所述源极/漏极层的图形上形成源极和漏极；
在所述基板上形成像素电极，所述像素电极与所述漏极电连接。
进一步地，所述对所述第二金属层进行图形化以形成源极/漏极层的图形的步骤包括：
在所述第二金属层上涂布光阻，并对所述光阻进行曝光显影，利用显影留下的光阻图形作为遮罩对所述第二金属层进行蚀刻，以形成位于TFT区域的所述第二金属层；
去除所述TFT区域上的光阻；
形成覆盖所述第二金属层的透明导电层，在所述透明导电层上涂布光阻，并对所述光阻进行曝光显影，利用显影留下的光阻图形作为遮罩对所述透明导电层进行蚀刻，以形成位于源极/漏极区域和像素电极区域的所述透明导电层；
以图形化后的所述光阻为遮罩，继续蚀刻去除位于所述沟道区域的部分第二金属层，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
剥离所述光阻。
进一步地，所述对所述第二金属层进行图形化以形成源极/漏极层的图形的步骤包括：
在所述第二金属层上涂布光阻，采用半色调掩膜对所述光阻进行曝光显影，使得在显影后留下的所述光阻中，所述沟道区域上的所述光阻厚度小于源极/漏极区域上的所述光阻厚度；
利用显影留下的光阻图形作为遮罩对所述第二金属层进行蚀刻，以形成位于TFT区域的所述第二金属层；
对所述光阻进行灰化，露出位于所述沟道区域的所述第二金属层；
利用保留下来的光阻图形作为遮罩继续对露出的所述第二金属层进行蚀刻，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
剥离所述光阻。
进一步地，所述在所述基板上形成像素电极的步骤包括：
形成覆盖所述第二金属层的透明导电层，对所述透明导电层进行图形化以形成像素电极和叠置于所述源极/漏极层图形上的透明导电层。
进一步地，所述在所述基板上形成像素电极的步骤包括：
形成覆盖所述栅极绝缘层、所述有源层、所述源极和所述漏极的第一绝缘层；
在所述第一绝缘层上制作形成接触孔，所述漏极由所述接触孔露出；
在所述第一绝缘层上形成像素电极，所述像素电极通过所述接触孔与所述漏极电连接。
进一步地，所述形成所述有源层图形的步骤包括：
在所述栅极绝缘层上形成整面的非晶态的金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的第二金属层，在所述第二金属层上涂布光阻，采用半色调掩膜对所述光阻进行曝光显影，使得在显影后留下的所述光阻中，所述沟道区域和所述像素电极区域上的所述光阻厚度小于所述源极/漏极区域上的所述光阻厚度；
利用显影留下的光阻图形作为遮罩对所述第二金属层和所述金属氧化物半导体薄膜进行蚀刻，在TFT区域和像素电极区域形成上下叠置的所述第二金属层和所述金属氧化物半导体薄膜；
对所述光阻进行灰化，露出位于所述沟道区域和所述像素电极区域的所述第二金属层；
利用保留下来的光阻图形作为遮罩继续对所述第二金属层进行蚀刻，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
通过所述晶化诱导层诱导非晶态的所述金属氧化物半导体薄膜转变为结晶态，以形成由结晶态的所述金属氧化物半导体薄膜构成的有源层。
进一步地，所述有源层和所述源极与所述漏极在同一道光罩制程蚀刻形成，并且所述像素电极与所述有源层位于同一层。
进一步地，所述第二金属层还包括钝化层，所述钝化层与所述晶化诱导层上下相对设置，所述钝化层用于防止位于所述钝化层下方的所述第二金属层氧化。
进一步地，所述第二金属层的蚀刻速率大于所述栅极绝缘层、所述有源层以及所述像素电极的蚀刻速率。
本发明还提供一种金属氧化物薄膜晶体管，包括由上所述的金属氧化物薄膜晶体管的制作方法制作形成。
本发明提供的金属氧化物半导体薄膜晶体管及其制作方法，通过在栅极绝缘层上形成非晶态的金属氧化物半导体薄膜，形成覆盖金属氧化物半导体薄膜的第二金属层，其中，第二金属层包括与非晶态的金属氧化物半导体薄膜接触的晶化诱导层，在第二金属层形成源极/漏极的过程中，非晶态的金属氧化物半导体薄膜在晶化诱导层的诱导下，形成由结晶态的金属氧化物半导体薄膜构成的有源层，本发明在提高金属氧化物薄膜晶体管的载流子迁移率和工艺集成度的同时，降低了生产成本。
附图说明
图1为本发明实施例一中金属氧化物薄膜晶体管的截面结构示意图；
图2a至图2i为本发明实施例一中金属氧化物薄膜晶体管的制作过程示意图；
图3为本发明实施例二中金属氧化物薄膜晶体管的截面结构示意图；
图4a至图4j为本发明实施例二中金属氧化物薄膜晶体管的制作过程示意图；
图5为本发明实施例三中金属氧化物薄膜晶体管的截面结构示意图；
图6a至图6g为本发明实施例三中金属氧化物薄膜晶体管的制作过程示意图；
图7为本发明实施例四中金属氧化物薄膜晶体管的截面结构示意图；
图8a至图8i为本发明实施例四中金属氧化物薄膜晶体管的制作过程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
图1为本发明实施例一中金属氧化物薄膜晶体管的截面结构示意图，图2a至图2i为本发明实施例一中金属氧化物薄膜晶体管的制作过程示意图，结合图1以及图2a至图2i所示，本发明实施例中提供的金属氧化物薄膜晶体管的制作方法，包括：
清洗基板11，基板11可以是玻璃基板或石英基板。
在基板11上形成第一金属层(图未示)，采用蚀刻工艺对第一金属层进行图形化以形成栅极12和扫描线(图未示)。
在基板11上形成覆盖栅极12和扫描线的栅极绝缘层13，栅极绝缘层13的材料为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)或他们的组合，膜厚优选10～1000nm。
在栅极绝缘层13上形成非晶态的金属氧化物半导体薄膜14。金属氧化物半导体薄膜14的形成可选地使用溅射(sputtering)、原子层沉积(ALD)、脉冲激光沉积(PLD)、金属有机化学气相沉积(MOCVD)等气相沉积方法，或溶液涂布(solution coating)、喷墨打印(inkjet printing)等液相沉积方法。因前述任意沉积方法所沉积的金属氧化物半导体薄膜14中含有大量微观结构缺陷，例如微孔隙(void)、空位(vacancy)、位错、化学键键长/键角应变(strain)等缺陷，所以通常所成薄膜为非晶态。金属氧化物半导体材料可选地含有锌、铟、镓、锡、铝、硅、钪、钛、钒、钇、锆、铌、钼、铪、钽、钨和镧系金属等中的至少一种或一种以上的元素的氧化物。典型金属氧化物半导体材料有氧化铟锌(IZO)、铟镓锌氧化物(IGZO)、铟锡锌氧化物(ITZO)、铟镓锌锡氧化物(IGZTO)等。其膜厚优选在5～100nm。
对非晶态的金属氧化物半导体薄膜14进行一次黄光蚀刻工艺制作出有源层(active island)图形。
结合图2a所示，在有源层图形上形成覆盖该金属氧化物半导体薄膜14的第二金属层15，第二金属层15采用能够被干蚀刻的材料，以免后续层别的湿蚀刻制程对第二金属层15造成腐蚀。其中，第二金属层15包括与非晶态的金属氧化物半导体薄膜14接触的晶化诱导层151，第二金属层15优选采用由上至下依次叠置的钛/铝/钛(Ti/Al/Ti)、钛/铝/钽(Ti/Al/Ta)、氮化钛/铝/氮化钛(TiN/Al/TiN)、氮化钛/铝/氮化钽(TiN/Al/TaN)等多层金属层叠结构，也可以为钛、钽、氮化钛、氮化钽等单层金属结构。只需保证与非晶态的金属氧化物半导体薄膜14接触的第二金属层15的晶化诱导层151(位于底层的膜层)是钛、钽、氮化钛或氮化钽即可，晶化诱导层151的膜厚优选5～100nm，进一步优选10～50nm，对于中间层152和顶层的膜厚本发明不做具体限制。
在本实施例中，第二金属层15采用三层金属的层叠结构，由下至上分别为晶化诱导层151、中间层152和顶层153，例如钛/铝/钛，但不以此为限。
值得一提的是，经研究表明，钛、钽、氮化钛、氮化钽与非晶态的金属氧化物半导体薄膜14接触，经200℃以上退火，即可将非晶态的金属氧化物半导体薄膜14诱导转变为结晶态。而作为对比，非晶态的铟镓锌氧化物薄膜在没有诱导层的情况下自身需经600～800℃退火才能转变为多晶态，增大了生产成本及能耗。
接着对第二金属层15进行图形化以形成源极/漏极层的图形。
具体地，形成源极/漏极层的图形的步骤包括：结合图2b所示，在第二金属层15上涂布光阻21，经曝光、显影制作出与TFT区域的图形对应的光阻21图形，其中，TFT区域包括源极15a和漏极15b对应的区域以及沟道对应的区域，不同于一般做法的是，TFT背沟道(back channel)上有光阻21保护，即显影后的光阻21同时覆盖源极/漏极区域及沟道区域；
利用显影留下的光阻图形作为遮罩对第二金属层15进行干蚀刻，去除源极/漏极区域及沟道区域之外的第二金属层15，在基板11上定义出位于TFT区域的第二金属层15图形，前述干蚀刻的工艺气体优选三氯化硼(BCl3)和氯气(Cl2)，可选地包含氧气(O2)、氩气(Ar)、四氯化碳(CCl4)、四氯化硅(SiCl4)、四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等；
去除TFT区域上的光阻21；
结合图2c所示，形成覆盖第二金属层15的透明导电层160(透明导电金属氧化物，TCO)，其材料优选氧化铟锡ITO、氧化铟锌IZO等，膜厚优先10～100nm，结合图2d所示，在透明导电层160上涂布光阻21，并对光阻21进行曝光显影，利用显影留下的光阻图形作为遮罩对透明导电层160进行湿蚀刻，去除源极/漏极区域和像素电极区域以外的透明导电层160，以形成位于源极/漏极区域和像素电极区域的透明导电层，其中，留下的光阻21图形覆盖源极/漏极区域和像素电极区域，因TFT的沟道区域无光阻21保护，所以位于沟道区域上的透明导电层160一同被蚀刻去除，留下的透明导电层160在源极/漏极区域叠置于第二金属层15的源极/漏极层图形上，以防止其在随后的非晶态金属氧化物半导体诱导晶化所需退火工艺中被氧化，从而达到节省制作源极15a/漏极15b防氧化保护层相关的额外工艺步骤的效果；在像素电极区域形成像素电极16，蚀刻液优选为草酸等有机酸，仅蚀刻透明导电金属氧化物，而不蚀刻第二金属层15。
结合图2e所示，然后仍以光阻21图形为遮罩，采用干蚀刻去除位于沟道区域的部分第二金属层15，以使晶化诱导层151由沟道区域露出，干蚀刻的工艺气体优选三氯化硼(BCl3)和氯气(Cl2)，可选地包含氧气(O2)、氩气(Ar)、四氯化碳(CCl4)、四氯化硅(SiCl4)、四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等；
结合图2f所示，然后剥离光阻21，以形成源极/漏极层的图形。
对形成有源极/漏极层的图形和非晶态的金属氧化物半导体薄膜14的基板11进行诱导晶化退火，退火温度优选200℃～400℃，退火炉优选通入干燥压缩空气(CDA)、O2、N2，退火时间优选0.2～2小时。通过诱导晶化退火，在晶化诱导层151的诱导下，使非晶态的金属氧化物半导体薄膜14转变为结晶态的金属氧化物半导体薄膜14，以形成由结晶态的金属氧化物半导体薄膜14构成的有源层140。
在本实施例中，采用在第二金属层15形成源极15a/漏极15b的过程中，将非晶态的金属氧化物半导体薄膜14转变为结晶态的金属氧化物半导体薄膜14，即制作源极15a/漏极15b图形和诱导非晶态金属氧化物半导体结晶化的过程一步到位，相比分别制作源极15a/漏极15b图形和诱导非晶态的金属氧化物半导体结晶化的薄膜图形来说，本发明无需在有源层140和源极15a/漏极15b之间额外增加诱导层，所以TFT尺寸大幅缩小。
因结晶态金属氧化物半导体薄膜14中金属-氧弱键、间隙位氧元素、氢-氧键(羟基)等结构缺陷大幅减少和原子排列有序性大幅提高，从而大幅提高了金属氧化物半导体薄膜14晶体管(TFT)的载流子迁移率。同时位于TFT背沟道中第二金属层15中的钛Ti、钽Ta、氮化钛TiN或氮化钽TaN因曝露在退火气氛中而被氧化，但此处生成的低温(200～400℃)氧化膜并非符合化学计量比的良好绝缘体，因未被充分氧化导致其电阻率不够高，仍容许一定漏电流通过，因此必须蚀刻去除，降低漏电流，才能得到良好的TFT电性。
在本实施例中，第二金属层15相对其下层其他膜层材料的蚀刻速率选择比(selectivity)较大(可达5以上)。结合图2g所示，故不经光阻21掩膜图形制作(黄光工艺)，直接对基板11进行干蚀刻，去除从沟道区域露出的被氧化部分的晶化诱导层151，以在源极/漏极层的图形上形成源极15a和漏极15b，从而改善TFT电学性能和电性稳定性，而不需额外制作光阻21图形保护其他膜层区域再蚀刻去除TFT背沟道中该部分被氧化的第二金属层15，并且像素电极16与漏极15b电连接。干蚀刻工艺气体优选三氯化硼(BCl3)和氯气(Cl2)，可选地包含氧气(O2)、氩气(Ar)、四氯化碳(CCl4)、四氯化硅(SiCl4)、四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等。优选地，第二金属层15的蚀刻速率大于下层膜层的蚀刻速率，其中，晶化诱导层151的氧化膜与透明导电层160、与金属氧化物半导体薄膜14、与栅极绝缘层13(氧化硅)蚀刻速率选择比均可达5以上，故在完全蚀刻去除TFT背沟道中第二金属层15的钛Ti、钽Ta、氮化钛TiN或氮化钽TaN的氧化膜时，基板11其他膜层区域的膜厚损失仍在可接受范围内。
在本实施例中，漏极15b可以直接接触下方的像素电极16，不需要更多的面积来制作通孔(through hole)以使漏极15b和像素电极16电连接。
结合图2h所示，接下来形成覆盖栅极绝缘层13、有源层140、透明导电层160和像素电极16的第二绝缘层18。
结合图2i所示，在第二绝缘层18上形成公共电极19。
本发明实施例提供的金属氧化物半导体薄膜14晶体管的制作方法，通过在栅极绝缘层13上形成非晶态的金属氧化物半导体薄膜14，形成覆盖金属氧化物半导体薄膜14的第二金属层15，其中，第二金属层15包括与非晶态的金属氧化物半导体薄膜14接触的晶化诱导层151，在第二金属层15形成源极15a/漏极15b的过程中，非晶态的金属氧化物半导体薄膜14在晶化诱导层151的诱导下，形成由结晶态的金属氧化物半导体薄膜14构成的有源层140，本发明在提高金属氧化物薄膜晶体管的载流子迁移率和工艺集成度的同时，降低了技术难度和生产成本，并且不会增加TFT的尺寸。
实施例二
本实施例部分与实施例一相同，相同部分请参实施例一，例如栅极12、栅极绝缘层13、非晶态的金属氧化物半导体有源层图形的制作，在此不再赘述，不同之处在于：
图3为本发明实施例二中金属氧化物薄膜晶体管的截面结构示意图，图4a至图4j为本发明实施例二中金属氧化物薄膜晶体管的制作过程示意图，结合图3，图4a所示，形成覆盖金属氧化物半导体薄膜14的第二金属层15，对第二金属层15进行图形化以形成源极/漏极层的图形，第二金属层15由下至上分别为晶化诱导层151和顶层153，其材料优选采用由上至下依次叠置的铜/钛(Cu/Ti)、铜/钽(Cu/Ta)、铜/氮化钛(Cu/TiN)、铜/氮化钽(Cu/TaN)等，钛Ti、钽Ta、氮化钛TiN、氮化钽TaN膜厚优选5～100nm，进一步优选10～50nm。
具体地，形成源极/漏极层的图形的步骤包括：结合图4b所示，在第二金属层15上涂布光阻21，采用半色调(half-tone)掩膜对光阻21进行曝光显影，经显影制作出源极/漏极层对应的光阻21图形，其中TFT背沟道区为光阻21的半色调区域，使得在显影后留下的光阻21中，沟道区域上的光阻21厚度小于源极/漏极区域的光阻21厚度；
利用显影留下的光阻图形作为遮罩对第二金属层15进行蚀刻，以形成位于TFT区域的第二金属层15。具体地，采用可同时蚀刻Cu和Ti(或Ta)的复合膜的蚀刻液进行第一次湿蚀刻，蚀刻去除沟道区域和源极/漏极区域之外的第二金属层15，制作出TFT区域的图形，此时TFT背沟道上方源极15a和漏极15b未分离；
结合图4c所示，灰化(ashing)沟道区域上的光阻21，露出位于沟道区域的第二金属层15，灰化采用O2工艺气体，可选地添加四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等含氟工艺气体，露出TFT背沟道上方的第二金属层15；
利用保留下来的光阻图形作为遮罩继续对露出的第二金属层15进行蚀刻，采用只蚀刻铜Cu且不损伤钛Ti(或钽Ta)的蚀刻液，进行第二次湿蚀刻，去除TFT沟道区域上方的第二金属层15中的上层膜层，以使晶化诱导层151由沟道区域露出；
结合图4d所示，去除光阻21，以形成源极/漏极层的图形。
结合图4e所示，下一步沉积透明导电层160(像素电极层透明导电金属氧化物)，其材料优选氧化铟锡ITO、氧化铟锌IZO等，膜厚优先10～100nm。随后涂布光阻21，并对光阻21进行曝光显影，结合参照图4f，进行湿蚀刻去除源极/漏极区域和像素电极区域以外的透明导电层160，留下的光阻21图形覆盖源极/漏极区域和像素电极区域，留下的透明导电层160在源极/漏极区域叠置于源极/漏极层图形上，在像素电极区域形成像素电极16。
结合图4f所示，然后剥离光阻21。
结合图4g所示，接着对形成有源极/漏极层的图形和非晶态的金属氧化物半导体薄膜14的基板11进行诱导晶化退火，结合图4h所示，不经黄光工艺直接干蚀刻去除TFT沟道区域露出的晶化诱导层151的氧化膜，以在第二金属层15上形成源极15a和漏极15b，并且像素电极16与漏极15b电连接。
结合图4i和图4j所示，接着形成第二绝缘层18和公共电极19。
实施例三
本实施例部分与实施例一相同，相同部分请参实施例一，例如栅极12、栅极绝缘层13、非晶态的金属氧化物半导体有源层图形的制作，在此不再赘述，不同之处在于：
图5为本发明实施例三中金属氧化物薄膜晶体管的截面结构示意图，图6a至图6g为本发明实施例三中金属氧化物薄膜晶体管的制作过程示意图，结合图5以及图6a至图6c所示，形成覆盖金属氧化物半导体薄膜14的第二金属层15，对第二金属层15进行图形化以形成源极/漏极层的图形，其材料优选双层或三层复合膜，双层复合膜由下至上分别为晶化诱导层151和顶层153，其上层膜优选铜铝合金(Cu-Al)、铜镁合金(Cu-Mg)、铜镁铝合金(Cu-Mg-Al)、铜锰合金(Cu-Mn)、铜钛合金(Cu-Ti)、铜钙合金(Cu-Ca)等退火后能自我生成表面钝化保护层(self-forming barrier)的Cu合金，从而节省额外制作源极15a/漏极15b防退火氧化的保护层相关工艺，底层膜(晶化诱导层151)优选钛Ti、钽Ta、氮化钛TiN、氮化钽TaN等，底层膜膜厚优选5～100nm，进一步优选10～50nm。三层复合膜的顶层153和底层(晶化诱导层151)材质优选同双层复合膜，中间层152膜优选纯铜Cu。
接下来制作出源极/漏极层图形的工艺步骤同实施例二。因前述铜Cu合金中掺杂元素铝Al，镁Mg，锰Mn，钛Ti，钙Ca在合金中占比较低(一般<10％)，实践表明可通用实施例二中铜Cu蚀刻液。
结合图6d所示，下一步进行诱导晶化退火，同实施例一和二将非晶态的金属氧化物半导体薄膜14转化为多晶态，同时铜合金中的掺杂金属元素向铜合金表面析出富集，第二金属层15的顶层153膜等退火后能自我生成表面钝化保护层，即在第二金属层15的上表面生成钝化层153a(即自我钝化保护层Cu-X-O)，阻止铜合金持续被氧化，其中X＝Al，Mg，Mn，Ti，Ca等掺杂金属。
结合图6e所示，然后不经黄光工艺，直接进行基板11干蚀刻，干蚀刻工艺气体优选三氯化硼(BCl3)和氯气(Cl2)，可选地包含氧气(O2)、氩气(Ar)、四氯化碳(CCl4)、四氯化硅(SiCl4)、四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等。因三氯化硼BCl3/氯气Cl2干蚀刻的蚀刻选择比特性，钛Ti、钽Ta、氮化钛TiN、氮化钽TaN的氧化膜与第二金属层15的Cu合金、与金属氧化物半导体薄膜14、与栅极绝缘层13蚀刻速率选择比均可达5以上，故在完全蚀刻去除TFT背沟道中源极/漏极层金属钛Ti、钽Ta、氮化钛TiN或氮化钽TaN的氧化膜时，基板11其他膜层区域的膜厚损失仍在可接受范围内。
结合图6f所示，接下来形成覆盖栅极绝缘层13、有源层140、源极15a/漏极15b的第一绝缘层17；结合图6g所示，在第一绝缘层17上制作形成接触孔(未示出)，漏极15b由接触孔露出；在第一绝缘层17上形成像素电极16，像素电极16通过接触孔与漏极15b电连接。
实施例四
本实施例部分与实施例一相同，相同部分请参实施例一，例如栅极12、栅极绝缘层13、非晶态的金属氧化物半导体有源层图形的制作，在此不再赘述，不同之处在于：
图7为本发明实施例四中金属氧化物薄膜晶体管的截面结构示意图，图8a至图8i为本发明实施例四中金属氧化物薄膜晶体管的制作过程示意图，结合图7以及图8a至图8i所示，非晶态金属氧化物半导体薄膜14不进行光刻工艺，紧接着沉积第二金属层15。
具体地，结合参照图8a所示，在栅极绝缘层13上形成整面的非晶态的金属氧化物半导体薄膜14；形成覆盖金属氧化物半导体薄膜14的第二金属层15，第二金属层15和金属氧化物半导体薄膜14上下叠置，其中，第二金属层15的材料优选双层或三层复合膜，双层复合膜由下至上分别为晶化诱导层151和顶层153，其上层膜优选铜铝合金(Cu-Al)、铜镁合金(Cu-Mg)、铜镁铝合金(Cu-Mg-Al)、铜锰合金(Cu-Mn)、铜钛合金(Cu-Ti)、铜钙合金(Cu-Ca)等退火后能自我生成表面钝化保护层(self-forming barrier)的Cu合金，从而节省额外制作源极15a/漏极15b防退火氧化的保护层相关工艺，底层膜(晶化诱导层151)优选钛Ti、钽Ta、氮化钛TiN、氮化钽TaN等，底层膜膜厚优选5～100nm，进一步优选10～50nm。三层复合膜的顶层153和底层(晶化诱导层151)材质优选同双层复合膜，中间层152膜优选纯铜Cu。
结合参照图8b所示，在第二金属层15上涂布光阻21，采用半色调(half-tone)掩膜对光阻21进行曝光显影，经显影制作出TFT区域和像素电极区域对应的光阻21图形，其中TFT沟道区域和像素电极区域为光阻21的半色调区域，使得在显影后留下的光阻21中，沟道区域上的光阻21和像素电极区域上的光阻21的厚度小于源极/漏极区域上的光阻21厚度；
结合参照图8c所示，采用可同时蚀刻铜Cu、钛Ti(或钽Ta)和非晶态的金属氧化物半导体薄膜14的复合膜蚀刻液进行第一次湿蚀刻，蚀刻去除TFT区域和像素电极区域之外的第二金属层15和金属氧化物半导体薄膜14，制作出源极/漏极层图形、有源层图形和像素电极图形，此时TFT背沟道上方源极15a和漏极15b未分离。
结合图8d所示，灰化(ashing)沟道区域和像素电极区域上的光阻21，灰化采用O2工艺气体，可选地添加SF6、CF4、NF3等含氟工艺气体，露出TFT背沟道上方和像素电极区域上方的第二金属层15；
然后采用只蚀刻Cu且不损伤Ti(或Ta)的蚀刻液，进行第二次湿蚀刻，去除TFT沟道区域上方和像素电极区域上方的第二金属层15中的上层膜层，以使晶化诱导层151由沟道区域露出；
结合图8e所示，下一步进行诱导晶化退火，同实施例一、二和三，将非晶态的金属氧化物半导体薄膜14转化为多晶态，同时Cu合金中的掺杂金属元素向Cu合金表面析出富集，第二金属层15的顶层153膜等退火后能自我生成表面钝化保护层，即在第二金属层15的上表面生成钝化层153a(即自我钝化保护层Cu-X-O)，阻止Cu合金持续被氧化，其中X＝Al，Mg，Mn，Ti，Ca等掺杂金属。
结合图8f所示，然后不经黄光工艺，直接进行基板11干蚀刻，干蚀刻工艺气体优选三氯化硼(BCl3)和氯气(Cl2)，可选地包含氧气(O2)、氩气(Ar)、四氯化碳(CCl4)、四氯化硅(SiCl4)、四氟甲烷(CF4)、六氟化硫(SF6)、三氟化氮(NF3)等。因三氯化硼BCl3/氯气Cl2干蚀刻的蚀刻选择比特性，钛Ti、钽Ta、氮化钛TiN、氮化钽TaN的氧化膜与第二金属层15的铜合金、与金属氧化物半导体薄膜14、与栅极绝缘层13蚀刻速率选择比均可达5以上，故在完全蚀刻去除TFT背沟道中源极/漏极层金属钛Ti、钽Ta、氮化钛TiN或氮化钽TaN的氧化膜时，基板11其他膜层区域的膜厚损失仍在可接受范围内。至此，只经一次黄光工艺即制作出源极15a/漏极15b、有源层140和像素电极16图形，无需采用单独的两道光罩形成有源层140和像素电极16，节省了制程工序的同时，也实现了高载流子迁移率的背沟道蚀刻(back channeletched，BCE)架构金属氧化物TFT。
结合图8g所示，接下来沉积第一绝缘层17，第一绝缘层17优选氧化硅SiOx、氧化铝AlOx、氮化硅SiNx、氮氧化硅SiOxNy或它们的复合膜，其中与其下金属氧化物半导体薄膜14的直接接触层优选SiOx、AlOx，其膜厚优选10～1000nm。
结合图8h所示，然后经一次黄光蚀刻制程去除像素电极16上方的第一绝缘层17；
结合图8i所示，接着形成第二绝缘层18，第二绝缘层18优选使用高氢含量的薄膜材料，如以硅烷SiH4和氨气NH3做为工艺气体的PECVD(等离子体增强化学的气相沉积法)SiNx，其氢含量通常在20％以上，其中，第二绝缘层18膜厚优选为10～1000nm。实验表明，金属氧化物半导体薄膜14与PECVD SiNx直接接触将使金属氧化物半导体转变为导体，即自然转变为像素电极16所需的低阻抗透明导电氧化物薄膜。也就是说，在像素电极区域的金属氧化物半导体薄膜14转变为像素电极16，像素电极区域以外的金属氧化物半导体薄膜14即为有源层140。
在本实施例中，有源层140和源极15a/漏极15b在同一道光罩制程蚀刻形成，并且像素电极16与有源层140位于同一层。有源层140在基板11上的正投影面积大于源极15a/漏极15b在基板11上的正投影面积。
接下来在第二绝缘层18上形成公共电极19。
本发明还提供一种金属氧化物薄膜晶体管，包括由上述金属氧化物薄膜晶体管的制作方法制作形成，具体结构请参照上述实施例，在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种金属氧化物薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成第一金属层，对所述第一金属层进行图形化形成栅极；
在所述基板上形成覆盖所述栅极的栅极绝缘层；
在所述栅极绝缘层上形成非晶态的金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的第二金属层，对所述第二金属层进行图形化以形成源极/漏极层的图形，其中，所述第二金属层包括与非晶态的所述金属氧化物半导体薄膜接触的晶化诱导层；
对形成有所述源极/漏极层的图形和非晶态的所述金属氧化物半导体薄膜的基板进行诱导晶化退火，在所述晶化诱导层的诱导下，使非晶态的所述金属氧化物半导体薄膜转变为结晶态的所述金属氧化物半导体薄膜，以形成由结晶态的所述金属氧化物半导体薄膜构成的有源层；
对所述晶化诱导层进行图形化，去除从沟道区域露出的所述晶化诱导层，以在所述源极/漏极层的图形上形成源极和漏极；
在所述基板上形成像素电极，所述像素电极与所述漏极电连接。
2.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述对所述第二金属层进行图形化以形成源极/漏极层的图形的步骤包括：
在所述第二金属层上涂布光阻，并对所述光阻进行曝光显影，利用显影留下的光阻图形作为遮罩对所述第二金属层进行蚀刻，以形成位于TFT区域的所述第二金属层；
去除所述TFT区域上的光阻；
形成覆盖所述第二金属层的透明导电层，在所述透明导电层上涂布光阻，并对所述光阻进行曝光显影，利用显影留下的光阻图形作为遮罩对所述透明导电层进行蚀刻，以形成位于源极/漏极区域和像素电极区域的所述透明导电层；
以图形化后的所述光阻为遮罩，继续蚀刻去除位于所述沟道区域的部分第二金属层，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
剥离所述光阻。
3.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述对所述第二金属层进行图形化以形成源极/漏极层的图形的步骤包括：
在所述第二金属层上涂布光阻，采用半色调掩膜对所述光阻进行曝光显影，使得在显影后留下的所述光阻中，所述沟道区域上的所述光阻厚度小于源极/漏极区域上的所述光阻厚度；
利用显影留下的光阻图形作为遮罩对所述第二金属层进行蚀刻，以形成位于TFT区域的所述第二金属层；
对所述光阻进行灰化，露出位于所述沟道区域的所述第二金属层；
利用保留下来的光阻图形作为遮罩继续对露出的所述第二金属层进行蚀刻，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
剥离所述光阻。
4.如权利要求2或3所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述在所述基板上形成像素电极的步骤包括：
形成覆盖所述第二金属层的透明导电层，对所述透明导电层进行图形化以形成像素电极和叠置于所述源极/漏极层图形上的透明导电层。
5.如权利要求3所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述在所述基板上形成像素电极的步骤包括：
形成覆盖所述栅极绝缘层、所述有源层、所述源极和所述漏极的第一绝缘层；
在所述第一绝缘层上制作形成接触孔，所述漏极由所述接触孔露出；
在所述第一绝缘层上形成像素电极，所述像素电极通过所述接触孔与所述漏极电连接。
6.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述形成所述有源层图形的步骤包括：
在所述栅极绝缘层上形成整面的非晶态的金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的第二金属层，在所述第二金属层上涂布光阻，采用半色调掩膜对所述光阻进行曝光显影，使得在显影后留下的所述光阻中，所述沟道区域和所述像素电极区域上的所述光阻厚度小于所述源极/漏极区域上的所述光阻厚度；
利用显影留下的光阻图形作为遮罩对所述第二金属层和所述金属氧化物半导体薄膜进行蚀刻，在TFT区域和像素电极区域形成上下叠置的所述第二金属层和所述金属氧化物半导体薄膜；
对所述光阻进行灰化，露出位于所述沟道区域和所述像素电极区域的所述第二金属层；
利用保留下来的光阻图形作为遮罩继续对所述第二金属层进行蚀刻，所述晶化诱导层由所述沟道区域露出，以在所述第二金属层上形成源极/漏极层的图形；
通过所述晶化诱导层诱导非晶态的所述金属氧化物半导体薄膜转变为结晶态，以形成由结晶态的所述金属氧化物半导体薄膜构成的有源层。
7.如权利要求6所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述有源层和所述源极与所述漏极在同一道光罩制程蚀刻形成，并且所述像素电极与所述有源层位于同一层。
8.如权利要求5或7所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述第二金属层还包括钝化层，所述钝化层与所述晶化诱导层上下相对设置，所述钝化层用于防止位于所述钝化层下方的所述第二金属层氧化。
9.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述第二金属层的蚀刻速率大于所述栅极绝缘层、所述有源层以及所述像素电极的蚀刻速率。
10.一种金属氧化物薄膜晶体管，其特征在于，包括由权利要求1至9中任一项所述的金属氧化物薄膜晶体管的制作方法制作形成。
CN202011241267.1A 2020-11-09 2020-11-09 金属氧化物薄膜晶体管及其制作方法 Pending CN112420849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011241267.1A CN112420849A (zh) 2020-11-09 2020-11-09 金属氧化物薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011241267.1A CN112420849A (zh) 2020-11-09 2020-11-09 金属氧化物薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN112420849A true CN112420849A (zh) 2021-02-26

Family

ID=74780834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011241267.1A Pending CN112420849A (zh) 2020-11-09 2020-11-09 金属氧化物薄膜晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN112420849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024116A1 (zh) * 2021-08-27 2023-03-02 京东方科技集团股份有限公司 氧化物半导体层、薄膜晶体管及其制备方法、显示面板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645630A (zh) * 2003-11-22 2005-07-27 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
US20100320467A1 (en) * 2007-11-14 2010-12-23 Panasonic Corporation Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
US20120091461A1 (en) * 2010-10-19 2012-04-19 Joo-Han Kim Thin film transistor substrate and method of manufacturing the same
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN110036458A (zh) * 2019-03-05 2019-07-19 京东方科技集团股份有限公司 形成结晶半导体层的方法、制造薄膜晶体管的方法、薄膜晶体管和显示设备
CN110137086A (zh) * 2019-05-22 2019-08-16 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN110993697A (zh) * 2019-11-28 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645630A (zh) * 2003-11-22 2005-07-27 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
US20100320467A1 (en) * 2007-11-14 2010-12-23 Panasonic Corporation Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
US20120091461A1 (en) * 2010-10-19 2012-04-19 Joo-Han Kim Thin film transistor substrate and method of manufacturing the same
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN103700665A (zh) * 2013-12-13 2014-04-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN110036458A (zh) * 2019-03-05 2019-07-19 京东方科技集团股份有限公司 形成结晶半导体层的方法、制造薄膜晶体管的方法、薄膜晶体管和显示设备
CN110137086A (zh) * 2019-05-22 2019-08-16 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN110993697A (zh) * 2019-11-28 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024116A1 (zh) * 2021-08-27 2023-03-02 京东方科技集团股份有限公司 氧化物半导体层、薄膜晶体管及其制备方法、显示面板及显示装置

Similar Documents

Publication Publication Date Title
JP5487702B2 (ja) 光電変換装置の製造方法
KR101425635B1 (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
JP4873528B2 (ja) 薄膜トランジスタの製造方法
KR101895421B1 (ko) 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
JP5209146B2 (ja) 半導体装置およびその製造方法
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
JP6618628B2 (ja) 半導体装置およびその製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2010243594A (ja) 薄膜トランジスタ基板およびその製造方法
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
TWI416736B (zh) 薄膜電晶體及其製造方法
CN112420849A (zh) 金属氧化物薄膜晶体管及其制作方法
TWI424531B (zh) 半導體裝置及其製造方法
JP5737358B2 (ja) 光電変換装置
TW201351659A (zh) 薄膜電晶體及其製造方法
CN114284299A (zh) 显示面板及其制备方法、移动终端
KR20150028449A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP5351341B2 (ja) 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN111048593A (zh) 一种薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination