CN112346646A - 高速大容量存储器及写入、读取和擦除方法 - Google Patents

高速大容量存储器及写入、读取和擦除方法 Download PDF

Info

Publication number
CN112346646A
CN112346646A CN201910720242.0A CN201910720242A CN112346646A CN 112346646 A CN112346646 A CN 112346646A CN 201910720242 A CN201910720242 A CN 201910720242A CN 112346646 A CN112346646 A CN 112346646A
Authority
CN
China
Prior art keywords
row
nand flash
data
column
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910720242.0A
Other languages
English (en)
Other versions
CN112346646B (zh
Inventor
李羚梅
刘博�
尚进
云天嵩
蒋航
苏晓旭
李鑫儒
何海星
赵保磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201910720242.0A priority Critical patent/CN112346646B/zh
Publication of CN112346646A publication Critical patent/CN112346646A/zh
Application granted granted Critical
Publication of CN112346646B publication Critical patent/CN112346646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种高速大容量存储器及写入、读取和擦除方法，高速大容量存储器包括：8行8列NAND FLASH存储芯片；8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。采用8X8共64片NAND FLASH组成存储阵列，每片FLASH存储容量为128Gb，可得总存储容量为1TB。并利用时序和多数据线复用方式实现高速读写功能，速率需要不小于819.2MB/S。

Description

高速大容量存储器及写入、读取和擦除方法
技术领域
本发明属于数据存储技术领域，尤其是涉及一种高速大容量存储器及写入、读取和擦除方法。
背景技术
电子行业的技术的发展，高速数据采集***已在无线通信，语音识别，图像处理，雷达声呐等领域得到广泛的应用。信息采集及存储要求也越来越高，在这种背景下，高速数据存储技术应运而生，在目前的技术背景下，主要由上位机实时控制高速存储板的落盘、擦除与读取操作,高速存储一般采用外挂SATA3.0硬盘的方式，目前SATA3.0的理论最高速率可达到6Gb/s，且SATA驱动程序相对复杂。相应的，给上位机运行造成了极大的负担。
发明内容
本发明实施例提供了一种高速大容量存储器及写入、读取和擦除方法，以至少解决上述存在的技术问题之一。
第一方面，本发明实施例提供了一种高速大容量存储器，其特征在于，包括：
8行8列NAND FLASH存储芯片；
8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；
32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；
FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对 NAND FLASH存储芯片进行读写控制。
进一步的，所述存储器还包括：
CE#、CLE、W/R、ALE和WE#控制线。
在匹配一致时，运行所述程序。
第二方面，本发明实施例还提供了一种利用上述高速大容量存储器的数据写入方法，包括：
利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第三行和第四行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第五行和第六行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第七行和第八行的NAND FLASH芯片的写入数据。
进一步的，在利用共用数据线由第一至第八列顺序依次向第一行和第二行的NANDFLASH芯片的写入数据之前，还包括：
获取所述NAND FLASH芯片阵列的坏块表；
根据所述坏块表执行写入操作。
进一步的，所述降低时钟频率，包括：
利用锁相环将时钟频率降低到40Mhz；
第三方面，本发明实施例还提供了一种利用上述告诉大容量存储器的数据读取方法，包括：
利用共用数据线由第一至第八列顺序依次从第一行和第二行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第三行和第四行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第五行和第六行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第七行和第八行的NAND FLASH芯片的读取数据。
第四方面，本发明实施例还提供了一种利用上述告诉大容量存储器的数据擦除方法，包括：
利用共用数据线对第一行和第二行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第三行和第四行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第五行和第六行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第七行和第八行的所有NAND FLASH芯片的数据进行擦除。
本发明实施例提供的高速大容量存储器及写入、读取和擦除方法，高速大容量存储器包括：8行8列NAND FLASH存储芯片；8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。采用8X8共64片NAND FLASH组成存储阵列，每片FLASH存储容量为128Gb，可得总存储容量为1TB。并利用时序和多数据线复用方式实现高速读写功能，速率需要不小于819.2MB/S。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的高速大容量存储器的结构示意图；
图2是本发明实施例提供的高速大容量存储器的写时序示意图；
图3是本发明实施例提供的高速大容量存储器的读时序图；
图4是本发明实施例提供的高速大容量存储器中FLASH芯片的工作流程图；
图5a是本发明实施例提供的高速大容量存储器Flash阵列数据读取第一行结果示意图；
图5b是本发明实施例提供的高速大容量存储器Flash阵列数据读取第二行结果示意图；
图5c是本发明实施例提供的高速大容量存储器Flash阵列数据读取第三行结果示意图；
图5d是本发明实施例提供的高速大容量存储器Flash阵列数据读取第四行结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的高速大容量存储器的结构示意图，参见图1，所述高速大容量存储器，包括：8行8列NAND FLASH存储芯片；8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写； FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。
图中D0-D7为数据线，用于读取和写入数据，CE#、CLE、W/R、ALE、WE# 为控制线，可通过时序操作对FLASH进行读写等控制。
具体的，硬件具体连接为：横向每行共8片FLASH，其中每2片FLASH 共用1组数据线(D0-D7)，纵向每列有8片FLASH，每列8片FLASH共用一组控制线。将所有数据线和控制线与FPGA连接，通过FPGA对FLASH进行时序操作。对于每列8片FLASH，每片FLASH有8bit数据线(D0-D7)，若每次对一列8片FLASH进行操作，则可组成8x8＝64bit数据总线，若每根总线速率为128Mb/s，则总速率为128x64＝8192Mb/s＝1GB/s。通过依次对8列FLASH 进行操作可以实现1GB/s速率下总共1TB数据的存储。
在正常读写时，每一个读写时隙只控制一列，执行写操作时，每个时隙写一列FLASH，共8page，共8×8KB＝64KB。图2是本发明实施例提供的高速大容量存储器的写时序示意图。参见图2，以64M为***时钟，每写8page (一列)需要65us，其中tprog为300us～500us，8列共65×8＝520us，大于tprog最大值，所以在向第八列发送完写命令时第一列已落盘完成，已可以向第一列发送写命令。所以program完成8×8page＝0.5MB需要520us，所以1ms可以program完1MB，即1s可以program1GB数据，满足不小于 819.2MB/s的写速率。图3是本发明实施例提供的高速大容量存储器的读时序图，参见图3，其中tR最大值为35us，这使得每读8page(一列)最多需要65+35＝100us，加入fifo转换时钟域后，又多出65us读fifo时间，共需165us。8列共165×8＝1320us，所以读8×8page＝0.5MB需要1320us，即 1s可以最少读380M数据。
通过上述数据和图可以看出，本发明实施例提供的高速大容量存储器可以实现高速读写性能。具体的，每个NAND FLASH芯片的工作流程仍然按照原有的工作流程，图4是本发明实施例提供的高速大容量存储器中FLASH芯片的工作流程图。
本发明实施例提供的本发明实施例提供的高速大容量存储器，通可得总存储容量为1TB。并利用时序和多数据线复用方式实现高速读写功能，速率需要不小于819.2MB/S。实现了大容量存储和高速读写的目的。
在已知写入数据数值的前提下，分别读取8列各页的结果如图5a至5d 所示：图5a是本发明实施例提供的高速大容量存储器Flash阵列数据读取第一行结果示意图；图5b是本发明实施例提供的高速大容量存储器Flash 阵列数据读取第二行结果示意图；图5c是本发明实施例提供的高速大容量存储器Flash阵列数据读取第三行结果示意图；图5d是本发明实施例提供的高速大容量存储器Flash阵列数据读取第四行结果示意图。如果err_flag为FFFF，证明16路dout数据无误码，经多次测试无误码。可实现1Gb/s 的落盘速率，误码率低，结构清晰，成本低
相应的，本发明还提供了上述高速大容量存储器的数据写入方法，包括：
利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第三行和第四行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第五行和第六行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第七行和第八行的NAND FLASH芯片的写入数据。
写操作共分为4个阶段：
1)T1,T2的LUN1 cnt_wr_stage＝1
2)T3,T4的LUN1 cnt_wr_stage＝2
3)T1,T2的LUN2 cnt_wr_stage＝3
4)T3,T4的LUN2 cnt_wr_stage＝4
详细工作流程如下：(假设无坏块，那么128page*4096block＝524288)
写T1，T2中的LUN1，依次自第一列至第八列，cnt_wr_1＝1-524288；
写T3，T4中的LUN1，依次自第一列至第八列，cnt_wr_2＝1-524288；
写T3，T4中的LUN1，依次自第一列至第八列，cnt_wr_2＝524288；
写T1，T2中的LUN2，依次自第一列至第八列，cnt_wr_3＝1-524288；
写T1，T2中的LUN2，依次自第一列至第八列，cnt_wr_3＝1-524288；
写T3，T4中的LUN2，依次自第一列至第八列，cnt_wr_4＝1-524288；
写T3，T4中的LUN2，依次自第一列至第八列，cnt_wr_4＝1-524288；
每一列的写地址分别存储在addr_manage模块中的addr_wr_1至 addr_wr_8，在每写完1page时更新写地址，当遇到坏块时跳过该坏块。当 LUN写满，需要转阶段，即cnt_wr_stage变化时，将地址清零。
将cnt_wr_1～cnt_wr_4的值提供给上位机，即可通过简单运算计算 FLASH阵列剩余空间。
当FLASH阵列写满，会拉高flash_full_flag，提示硬盘已经写满。
实际上，NAND FLASH芯片中可能会存在坏块，在写入数据时，应对NAND FLASH芯片中的坏块进行检测，并记录坏块所在的位置。
示例性的，可以采用如下方式：
1读取第一列T1，T2中的LUN1中的坏块，并做或运算得到坏块表1
Die/LUN是接收和执行FLASH命令的基本单元。不同的LUN可以同时接收和执行不同的命令。
Figure BDA0002156919880000081
8读取第八列T1，T2中的LUN1中的坏块，并做或运算得到坏块表8
9读取第一列T3，T4中的LUN1中的坏块，并做或运算得到坏块表9
Figure BDA0002156919880000082
16读取第八列T3，T4中的LUN1中的坏块，并做或运算得到坏块表16
17读取第一列T1，T2中的LUN2中的坏块，并做或运算得到坏块表17
Figure BDA0002156919880000083
24读取第八列T1，T2中的LUN2中的坏块，并做或运算得到坏块表24
25读取第一列T3，T4中的LUN2中的坏块，并做或运算得到坏块表25
Figure BDA0002156919880000091
32读取第八列T3，T4中的LUN2中的坏块，并做或运算得到坏块表32
时序控制方面主要由坏块读取完毕标志err_table_en_sum、开始读取坏块使能en_err_manage及计数器cnt_err(1～32)完成。读取的坏块分别存储在err_1.vhd～err_32.vhd中。
第一次调试时将坏块表err_tablei(0to 4095)，1≤i≤32，转为串行输出，并将结果保存下来，导入Matlab，由Matlab处理后存为 err_1.vhd～err_32.vhd，作为库函数导入到程序中。并将top层的 en_err_manage置常0，之后坏块表固定，每次工作不再读取坏块。
坏块的判断依据为：如果某块为坏块，则此块第一页的所有数据为x’ 00’，不是x’FF’，但也有可能会几个数据不为x’00’，所以标准的判断方法为将读取的4096数据作与运算，如果结果为x’00’，则此块为坏块。
相应的，本发明还提供了上述高速大容量存储器的数据读取方法，包括：
利用共用数据线由第一至第八列顺序依次从第一行和第二行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第三行和第四行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第五行和第六行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第七行和第八行的NAND FLASH芯片的读取数据。
具体的，与上述写入的方式近似，其具体可以通过如下方式实现：
1读T1，T2中的LUN1，依次自第一列至第八列，cnt_rd_1＝1
Figure BDA0002156919880000101
524288读T1，T2中的LUN1，依次自第一列至第八列，cnt_rd_1＝524288
1读T3，T4中的LUN1，依次自第一列至第八列，cnt_rd_2＝1
Figure BDA0002156919880000102
524288读T3，T4中的LUN1，依次自第一列至第八列，cnt_rd_2＝524288
1读T1，T2中的LUN2，依次自第一列至第八列，cnt_rd_3＝1
Figure BDA0002156919880000103
524288读T1，T2中的LUN2，依次自第一列至第八列，cnt_rd_3＝524288
1读T3，T4中的LUN2，依次自第一列至第八列，cnt_rd_4＝1
Figure BDA0002156919880000104
524288读T3，T4中的LUN2，依次自第一列至第八列，cnt_rd_4＝524288
每一列的读地址分别存储在addr_manage模块中的addr_rd_1至 addr_rd_8，在每读完1page时更新读地址，当遇到坏块时跳过该坏块。
当cnt_rd_stage<cnt_wr_stage且cnt_rd_i＝cnt_wr_i时，需要转换读取阶段，即cnt_rd_stage＝cnt_rd_stage+1,此时将读地址清零。
当cnt_rd_stage＝cnt_wr_stage且cnt_rd_i＝cnt_wr_i时，证明读取完毕，read_complete_flag信号拉高，在cnt_rd_detail＝8and rd_mode＝ '1'期间拉高，其它时间置0，若start_write写使能拉高，证明有新数据写入，也会将read_complete_flag置0。
相应的，本发明实施例还提供了一种高速大容量存储器的数据擦除方法，包括：
利用共用数据线对第一行和第二行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第三行和第四行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第五行和第六行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第七行和第八行的所有NAND FLASH芯片的数据进行擦除。
具体的，可以通过如下方式实现：
与读写不同，格式化阶段不再单独对每一列操作，而是8列一起擦除，详细工作流程如下(每个LUN共4096block)：
1擦除T1，T2中的LUN1，八列一起操作，cnt_era_1＝1
Figure BDA0002156919880000111
4096擦除T1，T2中的LUN1，八列一起操作，cnt_era_1＝4096
1擦除T3，T4中的LUN1，八列一起操作，cnt_era_2＝1
Figure BDA0002156919880000112
4096擦除T3，T4中的LUN1，八列一起操作，cnt_era_2＝4096
1擦除T1，T2中的LUN2，八列一起操作，cnt_era_3＝1
Figure BDA0002156919880000113
4096擦除T1，T2中的LUN2，八列一起操作，cnt_era_3＝4096
1擦除T3，T4中的LUN2，八列一起操作，cnt_era_4＝1
Figure BDA0002156919880000121
4096擦除T3，T4中的LUN2，八列一起操作，cnt_era_4＝4096
八列的读地址存储在addr_manage模块中的addr_era，在每擦除完一块时更新擦除地址，当格式化完毕后erase_complete_flag使能拉高。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种高速大容量存储器，其特征在于，包括：
8行8列NAND FLASH存储芯片；
8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；
32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；
FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。
2.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：
CE#、CLE、W/R、ALE和WE#控制线。
3.一种利用权利要求1所述的高速大容量存储器的数据写入方法，其特征在于，包括：
利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第三行和第四行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第五行和第六行的NAND FLASH芯片的写入数据；
利用共用数据线由第一至第八列顺序依次向第七行和第八行的NAND FLASH芯片的写入数据。
4.根据权利要求3所述的方法，其特征在于，在利用共用数据线由第一至第八列顺序依次向第一行和第二行的NAND FLASH芯片的写入数据之前，还包括：
获取所述NAND FLASH芯片阵列的坏块表；
根据所述坏块表执行写入操作。
降低时钟频率，以方便读取所述FPGA的编码。
5.一种利用权利要求1所述的高速大容量存储器的数据读取方法，其特征在于，包括：
利用共用数据线由第一至第八列顺序依次从第一行和第二行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第三行和第四行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第五行和第六行的NAND FLASH芯片的读取数据；
利用共用数据线由第一至第八列顺序依次从第七行和第八行的NAND FLASH芯片的读取数据。
6.一种利用权利要求1所述的高速大容量存储器的数据擦除方法，其特征在于：
利用共用数据线对第一行和第二行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第三行和第四行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第五行和第六行的所有NAND FLASH芯片的数据进行擦除；
利用共用数据线对第七行和第八行的所有NAND FLASH芯片的数据进行擦除。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
在每块NAND FLASH芯片的数据擦除后，更新擦除地址。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所有NAND FLASH芯片的数据擦除完成后，将擦除完成标识位升高。
CN201910720242.0A 2019-08-06 2019-08-06 高速大容量存储器及写入、读取和擦除方法 Active CN112346646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910720242.0A CN112346646B (zh) 2019-08-06 2019-08-06 高速大容量存储器及写入、读取和擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910720242.0A CN112346646B (zh) 2019-08-06 2019-08-06 高速大容量存储器及写入、读取和擦除方法

Publications (2)

Publication Number Publication Date
CN112346646A true CN112346646A (zh) 2021-02-09
CN112346646B CN112346646B (zh) 2023-05-23

Family

ID=74366308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910720242.0A Active CN112346646B (zh) 2019-08-06 2019-08-06 高速大容量存储器及写入、读取和擦除方法

Country Status (1)

Country Link
CN (1) CN112346646B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100226179A1 (en) * 2009-03-05 2010-09-09 Mosaid Technologies Incorporated Nand flash architecture with multi-level row decoding
US20100325346A1 (en) * 2007-05-10 2010-12-23 Memoright Memoritech (Shenzhen) Co., Ltd. Parallel flash memory controller, chip and control method thereof
CN201955772U (zh) * 2010-12-09 2011-08-31 成都傅立叶电子科技有限公司 基于nand阵列的高速大容量存储板
CN105702300A (zh) * 2016-01-11 2016-06-22 浙江大学 一种基于FPGA的NAND Flash容错***
CN107491267A (zh) * 2017-07-17 2017-12-19 北京航天光华电子技术有限公司 一种基于lvds接口的高速图像数据存储装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100325346A1 (en) * 2007-05-10 2010-12-23 Memoright Memoritech (Shenzhen) Co., Ltd. Parallel flash memory controller, chip and control method thereof
US20100226179A1 (en) * 2009-03-05 2010-09-09 Mosaid Technologies Incorporated Nand flash architecture with multi-level row decoding
CN201955772U (zh) * 2010-12-09 2011-08-31 成都傅立叶电子科技有限公司 基于nand阵列的高速大容量存储板
CN105702300A (zh) * 2016-01-11 2016-06-22 浙江大学 一种基于FPGA的NAND Flash容错***
CN107491267A (zh) * 2017-07-17 2017-12-19 北京航天光华电子技术有限公司 一种基于lvds接口的高速图像数据存储装置

Also Published As

Publication number Publication date
CN112346646B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US10853238B2 (en) Unaligned data coalescing
CN103186350B (zh) 混合存储***及热点数据块的迁移方法
JP3105092B2 (ja) 半導体メモリ装置
US9645918B2 (en) Storage devices including non-volatile memory and memory controller and methods of allocating write memory blocks
US20090164698A1 (en) Nonvolatile storage device with NCQ supported and writing method for a nonvolatile storage device
CN108595110B (zh) 一种利用Nand特性提高读性能的方法及固态硬盘
CN111007985B (zh) 一种存储***空间回收的兼容处理方法、***及设备
CN105528299B (zh) 读取命令排程方法以及使用该方法的装置
CN103955433A (zh) 盖瓦磁记录硬盘、盖瓦磁记录硬盘写数据的方法及装置
CN115933994B (zh) 一种数据处理方法、装置、电子设备及存储介质
CN103970669A (zh) 用于加速在固态设备中的回收操作的物理到逻辑地址映射
CN104281413A (zh) 命令队列管理方法、存储器控制器及存储器储存装置
CN115113799A (zh) 主机命令的执行方法及装置
CN107797756A (zh) 固态硬盘***的优先写入方法以及使用该方法的装置
CN101266828A (zh) 混合型闪存存储装置及其操作方法
CN117413247A (zh) 一种数据处理方法、设备及***
CN101996137A (zh) 存储装置与其资料处理方法
CN112230849A (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN101667458A (zh) 一种固态硬盘全盘擦除的方法和相应的设备
CN117012266A (zh) 基于emmc的性能测试方法、装置及其存储介质
CN112346646A (zh) 高速大容量存储器及写入、读取和擦除方法
CN116149570A (zh) 一种存储***、存储***的控制方法及相关组件
TWI792534B (zh) 以局部清理操作來進行垃圾回收的方法與相關控制器和儲存系統
CN113220639B (zh) 一种面向空间应用的文件存储***控制装置
CN102156619B (zh) 闪存储存装置、闪存控制器及闪存的数据写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant