CN112106298A - 具有受控的转换速率的负载开关 - Google Patents
具有受控的转换速率的负载开关 Download PDFInfo
- Publication number
- CN112106298A CN112106298A CN201980030222.9A CN201980030222A CN112106298A CN 112106298 A CN112106298 A CN 112106298A CN 201980030222 A CN201980030222 A CN 201980030222A CN 112106298 A CN112106298 A CN 112106298A
- Authority
- CN
- China
- Prior art keywords
- node
- coupled
- capacitor
- pfet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 230000008878 coupling Effects 0.000 claims abstract description 41
- 238000010168 coupling process Methods 0.000 claims abstract description 41
- 238000005859 coupling reaction Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 101710178035 Chorismate synthase 2 Proteins 0.000 description 3
- 101710152694 Cysteine synthase 2 Proteins 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
Abstract
一种实施在IC芯片(102)上的负载开关电路(100)包含:第一节点(PN1),其用于耦合到输入电压;第二节点(PN2),其用于耦合到外部负载;第一电容器节点及第二电容器节点(PN4、PN5),其用于耦合到外部电容器的第一端子及第二端子;以及第一PFET(MP1),其耦合在所述第一节点与所述第二节点之间以控制去往所述外部负载(Rload、Cload)的输出电压(Vout)。所述负载开关电路还包含具有第一NFET(MN1)的驱动器电路(104),所述第一NFET具有耦合到所述第一节点的漏极及耦合到所述第一PFET的栅极的源极。转换速率控制电路(106)耦合到所述第一NFET的栅极,且包含耦合到所述第一NFET的所述栅极的所述第一电容器节点及耦合到所述第二节点的所述第二电容器节点。
Description
技术领域
本发明大体来说涉及功率管理***的电路,且更确切来说涉及具有受控的转换速率的负载开关。
背景技术
无论何时启用功率管理***的负载开关,所述开关均需要固定或可调整的软起动。软起动避免大的涌浪电流进入负载,可潜在地将输入电力供应器下拉到低于推荐的操作条件。虽然大多数商业负载开关均利用N型导通门,但使用P型导通门的负载开关具有针对辐射环境的优点,例如空间。这些负载开关需要控制良好的软起动及驱动器,所述驱动器容易针对转换速率限制被编程以实施所述软起动。
发明内容
实施例提供一种具有P型导通元件及控制良好的转换速率的负载开关电路。P型导通元件的驱动器电路包含耦合到P型导通元件的栅极的单位增益缓冲器。转换速率控制电路包含用于耦合到转换速率电容器的两个节点,转换速率电容器可位于外部。电路的第一节点将转换速率电容器的第一端子耦合到单位增益缓冲器的非反相输入;第二节点将转换速率控制电容器的第二端子耦合到负载开关的输出节点。将单位增益缓冲器放置在转换速率电容器与P型导通元件的栅极之间以使得转换速率电容器的值更小以达成给定转换速率。将转换速率电容器连接到输出节点而不是连接到上部轨(例如,Vin)或下部轨(例如,接地)使得能更好地控制转换速率。此外,由于转换速率电容器配置在反馈中,转换速率对输出电容不敏感。在一个实施例中,源极跟随器N型晶体管提供单位增益缓冲器。
在实施例中,描述一种实施在集成电路芯片上的负载开关电路。所述负载开关电路包含:第一节点,其用于耦合到输入电压;第二节点,其用于耦合到外部负载;第一电容器节点,其用于耦合到外部电容器的第一端子;第二电容器节点,其用于耦合到所述外部电容器的第二端子;第一P型场效晶体管(PFET),其耦合在所述第一节点与所述第二节点之间以控制去往所述外部负载的输出电压;驱动器电路,其包括第一N型场效晶体管(NFET),所述第一N型场效晶体管具有耦合到所述第一节点的漏极及耦合到所述第一PFET的栅极的源极;及转换速率控制电路,其耦合到所述第一NFET的栅极,所述转换速率控制电路包括:所述第一电容器节点,其耦合到所述第一NFET的所述栅极;及所述第二电容器节点,其耦合到所述第二节点。
在另一实施例中,描述一种实施在集成电路芯片上的负载开关电路。所述负载开关电路包含:第一节点,其用于耦合到输入电压;第二节点,其用于耦合到外部负载;第三节点,其用于耦合到接地平面;第一电容器节点,其用于耦合到外部电容器的第一端子;第二电容器节点,其用于耦合到所述外部电容器的第二端子;第一PFET,其耦合在所述第一节点与所述第二节点之间以控制去往所述外部负载的输出电压;驱动器电路,其包括耦合在所述第一节点与所述第三节点之间的单位增益缓冲器,所述单位增益缓冲器的输出耦合到所述第一PFET的栅极;及转换速率控制电路,其耦合到所述单位增益缓冲器的非反相输入,所述转换速率控制电路包括:所述第一电容器节点,所述第一电容器节点耦合到通向所述单位增益缓冲器的所述非反相输入;及所述第二电容器节点,其耦合到所述第二节点。
在又一实施例中,描述一种操作负载开关电路的方法。所述方法包含:提供实施在集成电路(IC)芯片上的负载开关电路,所述负载开关电路包括P型导通元件;将外部电容器的第一端子耦合到所述IC芯片的第一电容器引脚,所述第一电容器引脚耦合所述外部电容器单位增益缓冲器的非反相输入,所述非反相输入控制所述P型导通元件的栅极;及将所述外部电容器的第二端子耦合到所述IC芯片的第二电容器引脚,所述第二电容器引脚将所述外部电容器耦合到所述负载开关电路的输出节点。
附图说明
在附图的各图中通过举例而限制性地图解说明实施例,在附图中相似元件符号指示类似的元件。在此说明中提及的“一”或“一个”实施例未必是指同一实施例,且此类提及可意指至少一个。无论是否明确描述,在实施例中所描述的特征、结构及特性也适用于其它实施例。术语“耦合(couple或couples)”意指间接或直接电连接,除非做出限制。“通信耦合”可包含无线连接。因此,连接可通过直接电连接或通过经由其它装置及连接的间接电连接。
图1描绘根据本说明实施例的P型负载开关电路。
图2描绘根据本说明实施例的在起动及短路期间及之后来自图1的负载开关电路的一定数目个信号。
图3A描绘使用根据本说明实施例的P型负载开关电路所形成的一定数目次运行的栅极电压及输出电压。
图3B描绘绘示跨越根据本说明实施例的P型负载开关的各次运行的转换速率的图表。
图4A描绘使用P型负载开关电路进行的一定数目次运行的栅极电压及输出电压,在所述P型负载开关电路中转换速率电容器的第二端子耦合到接地。
图4B描绘绘示跨越P型负载开关的各次运行的转换速率的图表,在所述P型负载开关中转换速率电容器的第二端子耦合到接地。
图5A描绘使用根据本说明实施例的P型负载开关进行的一定数目次运行的栅极电压及输出电压,其中针对输出电容展示三种不同的设定。
图5B描绘绘示跨越根据本说明实施例的P型负载开关的各次运行的转换速率的图表,其中针对输出电容展示三种不同的设定。
图6描绘根据本说明实施例的图1的负载开关的一般化版本。
图7描绘操作负载开关电路的方法。
图8描绘根据现有技术的P型负载开关。
具体实施方式
现在将参考附图详细地描述本发明的具体实施例。
出于此专利申请案的目的,所提及的上部轨及下部轨是指上部电力供应线及下部电力供应线。上部轨是指输入电压Vin,且下部轨是指本地接地,本地接地可与接地相同或可不相同。同样地,所提及的信号上的电压的低值或高值是指被视为0或1的值,即二进制值。两个信号可具有相同的二进制值0或1,但不共享完全相同的电压。
图8描绘具有功率PFET MP81作为导通元件的负载开关电路800。负载开关电路800是具有连接成米勒配置的软起动电容器Css的电流模式栅极驱动器。功率PFET MP81耦合在上部轨Vin与输出节点Vout之间且控制提供给外部负载的电流,所述外部负载是由负载电阻Rload及负载电容Cload表示。PFET MP82耦合在上部轨Vin与功率PFET MP81的栅极之间;PFET MP82的栅极接收断电反相(PDB)信号,在给电路通电时所述断电反相(PDB)信号具有低值。用于提供功率PFET MP81的受控接通的转换速率控制电路包含电流汇集点CS81、三个NFET MN81、MN82及MN83以及将栅极节点耦合到通常位于外部的软起动电容器Css的连接。电流汇集点CS81与NFET MN83串联耦合在上部轨Vin与下部轨(例如,电路的接地平面)之间,其中NFET MN83与二极管耦合。NFET MN81及NFET MN82串联耦合在功率PFET MP81的栅极与下部轨之间;当NFET MN82的栅极耦合到NFET MN83的栅极以形成电流镜时,NFET MN81的栅极经耦合以接收信号PDB。
当给负载开关电路800通电时,信号PDB是低的,此会接通PFET MP82且将栅极节点拉高;栅极节点上的高值确保导通元件、功率PFET MP81是关断的。同时,电流源CS81将电流DC提供给NFET MN83的漏极及栅极以接通NFET MN82及MN83两者。然而,虽然NFET MN82试图匹配流过NFET MN83的电流,但信号PDB是低的,这使得NFET MN81保持关断。在栅极节点被拉高的情况下,软起动电容器Css的耦合到栅极节点的端子被充电。当将信号PDB切换为高时,PFET MP82关断且NFET MN81接通,以使得从栅极节点汲取恒定电流,从而允许接通功率PFET MP81。同时,软起动电容器Css将向栅极节点释放电荷,从而放慢接通功率PFET MP81的速率。在需要输出转换速率的大的动态范围的装置中,需要大的电流来驱动输出PFET的栅极。由于驱动电流是大的,因此也需要大的软起动电容器Css。
图1描绘实施在集成电路(IC)芯片102上的实例性负载开关电路100。负载开关电路100被展示为独立IC芯片102,但也可被实施为包含额外电路的较大芯片的一部分。大多数商业负载开关使用NFET作为导通元件;然而,图1的实施例被设计成在空间中使用且在辐射环境中利用第一PFET MP1以提高性能。如此图中所展示,IC芯片102包含可耦合到外部电路或电压源的五个节点;在一个实施例中,在封装期间将这些节点耦合到引脚。第一节点PN1用于耦合到输入电压Vin以为负载开关电路100提供上部轨。第二节点PN2用于耦合到外部负载(在此图中表示为负载电容Cload及负载电阻Rload),且提供输出电压Vout。第三节点PN3用于耦合到接地平面且为负载开关电路100提供下部轨。第四节点PN4(也可被称为第一电容器节点)用于耦合到外部软起动电容器Css的第一端子,所述外部软起动电容器Css用于存储有助于控制导通元件的转换速率的能量。第五节点PN5或第二电容器节点用于耦合到外部软起动电容器Css的第二端子。
如图1中所展示,负载开关电路100包含驱动器电路104及转换速率控制电路106。其它电路(未专门展示)可包含用于驱动器电路104的控制逻辑且任选地可包含快速输出放电电路、热关机电路、反向电流保护电路及限流电路。第一PFET MP1是功率PFET且耦合在第一节点与第二节点之间,具有经耦合以接收输入电压Vin的源极、经耦合以提供输出电压Vout的漏极以及也被称为栅极节点的栅极。
转换速率控制电路106包含第二PFET MP2、第一电流汇集点CS1以及第四节点PN4及第五节点PN5两者。第四节点PN4耦合到节点SS,节点SS为驱动器电路104提供输入。在栅极上接收断电反相(PDB)信号非第二PFET MP2与第一电流汇集点CS1串联耦合在第一节点与第三节点之间,其中节点SS耦合到位于第二PFET MP2的漏极与第一电流汇集点CS1之间的节点110。
驱动器电路104包含第一NFET MN1、第三PFET MP3及第二电流汇集点CS2。第三PFET MP3耦合在第一节点与导通元件(第一PFET MP1)的栅极之间;第三PFET MP3的栅极接收信号PDB。第一NFET MN1与第二电流汇集点CS2串联耦合在第一节点与第三节点之间,其中第一PFET MP1的栅极耦合到位于第一NFET MN1的源极与第二电流汇集点CS2之间的节点108。第一NFET MN1的栅极被标记为SS,且在第一PFET MP1接通时耦合到节点SS的转换速率控制电路106提供软起动斜坡。
负载开关电路100的操作如下。当给***通电时,信号PDB是低的;第二PFET晶体管MP2及第三PFET晶体管MP3接通,从而将SS节点及栅极节点拉到输入电压Vin以使得外部软起动电容器Css被充电,第一NFET MN1接通,第一PFET MP1关断且没有电流流过负载开关。为达成此目的,第二PFET MP2经设计以提供比第一电流汇集点CS1所传递的电力大的电流;类似地,第三PFET MP3经设计以提供比第二电流汇集点CS2所传递的电流大的电流。当启用负载开关时,信号PDB变高;第二PFET MP2及第三PFET MP3关断,以使得第一电流汇集点CS1及第二电流汇集点CS2分别在SS节点及栅极节点上下拉。通过第一电流汇集点CS1的第一电流Iss以稳定的速率将SS节点及外部软起动电容器Css放电以缓慢地关断第一NFET MN1。第一NFET MN1是被实施为低阈值电压(Vt)晶体管的源极跟随器晶体管且使得栅极节点上的值随SS节点上的值而变。第一电流汇集点CS1所传递的第一电流Iss对第一PFET MP1的接通转换速率进行设定。第二电流Igate是栅极的下拉电流。由于输出开关是P型,电路不需要负电荷泵来传递正电压;然而,如果需要较低接通电阻,RDSON,那么可添加负电荷泵。通常,第一电流Iss与第二电流Igate之间的比率介于1:10与1:1,000之间;比率的典型值是1:20到1:100。
在SS节点与栅极节点之间使用第一NFET MN1的源极跟随器作为缓冲器允许使用较小的值外部软起动电容器Css的更小的值以达成给定转换速率。此外,将外部软起动电容器Css连接在SS节点与输出节点之间而不是连接在SS节点与本地接地之间使得更好地控制转换速率,如将关于图3A、3B、4A、4B所说明。由于外部软起动电容器Css配置在反馈中,因此转换速率对输出电容Cout不敏感,如图5A、5B所说明。下文描述支配方程式及其偏差。
图2含有图表A、B及C,所述图表A、B及C各自描绘与含有转换速率控制驱动器的负载开关的驱动器电路相关联的信号;在将具有6Amp负载的电路通电及启用后续接着具有7.5Amp限流设定的10毫欧姆短路期间展示信号。图表A描绘输出电压Vout;图表B描绘SS节点上的电压Vss及栅极节点上的电压Vgate两者,这两个电压图表的一些区段中具有几乎相同的值;且图表C描绘输出电流Iout。当图表开始时,给电路通电,其中信号PDB是低的。在信号PDB低的情况下,第二PFET MP2及第三PFET MP3两者接通,此会上拉SS节点及栅极节点两者。电压Vgate及Vss上升到高的二进制值,此将第一PFET MP1保持为关断且给软起动电容器Css充电。在时间T1处,信号PDB变高且电压Vss及Vgate的值开始下降,但由于软起动电容器Css释放其上所存储的电压因此最初下降被放慢,从而使输出电压Vout成为斜坡电压且使输出电流Iout具有对应的斜坡。
在电流已稳定之后,时间T2处发生短路。由于电路具有由用户设定的过电流限制,因此过电流电路在栅极节点上立即上拉以关断开关,但然后允许达到限流的电流随输出电流Iout流动,以使得不会中断服务,但也不会在负载的下游造成损坏。当检测到短路时,软起动复位电路(未专门展示)接通且将节点SS上的电压Vss上拉到接近电压Vgate的值的高值,这在短路期间给软起动电容器Css充电。当在时间T3处解决短路之后,软起动电容器Css的放电使SS节点上的电压Vss的下降放慢且因此栅极节点上的电压Vgate的下降放慢。因此,输出电压Vout展现出所期望的斜升。
图3A描绘使用根据本说明实施例的P型负载开关进行的一定数目次运行的栅极电压Vgate及输出电压Vout,其中Vout为7V且软起动电容器Css具有2.7nF的电容。每一次运行表示五个标准工艺拐点中的一者及三个温度中的一者,即-55℃、27℃及130℃。可以看到,电压Vgate的每一图表展现出米勒平台,且输出电压Vout的每一图表展现出平滑转变。图3B提供用图表展示针对每一相应的运行从图3A的图表提取的转换速率的曲线图。图3B描绘Y轴上的转换速率及在X轴上的运行数目且说明25%的运行之中的变化率。
相比之下,图4A描绘使用P型负载开关进行的一定数目次运行的栅极电压Vgate及输出电压Vout,在所述P型负载开关中,在Vout为7V的情况下软起动电容器Css的第二端子耦合到下部轨。利用电容为35nF的软起动电容器Css。每一次运行还表示相同的五个标准工艺拐点中的一者及相同的三个温度中的一者。可以看到,电压Vgate的图表未展现出米勒平台且输出电压Vout的图表展现出比图3A中陡的斜坡。图4B用图表展示从图4A的图表提取的每一次相应的运行的转换速率,且展示38%的运行之中的变化率。对图3B及4B的图表的比较说明由说明提供的对转换速率的控制更严格。
图5A描绘使用根据本说明实施例的P型负载开关进行的一定数目次运行的栅极电压Vgate及输出电压Vout,其中Vout为7V且软起动电容器Css具有193nF的电容。每一次运行表示五个标准工艺拐点中的一者及三个温度-55℃、27℃及130℃中的一者以及是10uF、100uF及660uF中的一者的输出电容Cout。图5B提供曲线图,所述曲线图用图表展示出Y轴上是每一运行的转换速率且X轴上是运行数目且说明变化率为23%,这说明输出电容的改变不会对转换速率造成影响。
图6描绘一般化负载开关电路600,其是负载开关电路100的等效电路。第一PFETMP1具有耦合到上部轨Vin的源极及耦合到输出电压Vout的漏极。驱动器电路604包括耦合在由输入电压Vin形成的上部轨与下部轨之间的单位增益缓冲器605。单位增益缓冲器605经耦合以向第一PFET MP1的栅极及单位增益缓冲器605的反相端子提供栅极电压Vg。转换速率控制电路606将引入电压Vi提供给单位增益缓冲器605的非反相输入。转换速率控制电路606包含停用开关SW1、转换速率控制元件SRC1及两个电容器引脚PN4、PN5。停用开关SW1及转换速率控制元件SRC1串联耦合在上部轨与下部轨之间,其中停用开关SW1与转换速率控制元件SRC1之间的节点610经耦合以提供引入电压Vi。在一个实施例中,转换速率控制元件SRC1是所展示的电流汇集点;在一个实施例中,转换速率控制元件SRC1是电阻器(未专门展示)。转换速率控制元件SRC1传递电流Ig。停用开关SW1由停用信号控制且在停用开关SW1闭合时关断第一PFET MP1。
以下说明阐明将外部软起动电容器Css耦合到输出节点而不是耦合到电路中的下部轨的优点。第一PFET MP1的栅极电压Vg与第一PFET MP1的漏极上的输出电压Vout反相关,即当栅极电压Vg增大时,漏极或输出电压Vout减小。此关系产生知名的米勒电容效应,即由于输入端子与输出端子之间的电容效应放大,因此第一PFET MP1的表观输入电容增大。
图6中将米勒电容展示为电容Cm,栅极/漏极电容Cgd的经放大值。通过以下方程式给出由于米勒效应而增大的输入电容:
Cm=C(1+|Av|) 方程式1
其中Av是电路的增益且等于第一PFET MP1的增益乘以负载电阻Rload,且C是反馈电容,即Css。在电路中,电路的增益通常远大于1以至于可从方程式删除1,以将所述方程式简化为
Cm=Css·|Av| 方程式2
下拉电流Ig可表达为软起动电容器Css的电容乘以随时间变化的跨越栅极/漏极界面的电压的改变的乘积,即以下方程式表达:
其中在方程式的后半部分中引入电压Vi取代栅极电压Vg,这是因为由于使用单位增益放大器605的设计,因此Vi=Vg。此方程式可进一步精简为:
下拉电流Ig与寄生电容器Cm的电容之间的关系由以下方程式表达:
当方程式5的每一侧除以Cm时,方程式5变为:
通过将方程式4的每一侧除以值Css且使用方程式6来代替方程式4的最右侧元素,可将所述方程式写为:
方程式7界定图6的电路的转换速率。此外,在寄生电容Cm远大于转换速率电容Css的情况下,可将所述转换速率简化为
通过取方程式7的两侧的积分,方程式变为:
然后,可将方程式9简化为:
其中t是时间。一旦获悉输出电压Vout,则可使用以下方程式计算输出电流Iout:
其中Zout是输出阻抗。可通过以下方程式确定通过负载Iload的电流:
输出电流Iout随负载电阻Rload且随1/Cout*s而变化,因此转换速率dVout/dt受电路提供的闭环反馈***的更严格控制。
图7描绘操作根据本说明实施例的负载开关电路的方法700。方法700开始于提供705实施在IC芯片上的负载开关电路,其中所述负载开关电路具有P型导通元件,例如第一PFET MP1。方法700继续将外部电容器的第一端子耦合710到IC芯片的第一电容器引脚。第一电容器引脚将外部电容器耦合到控制P型导通元件的栅极的单位增益缓冲器的非反相输入。方法继续将外部电容器的第二端子耦合715到IC芯片的第二电容器引脚;第二电容器引脚将外部电容器耦合到P型导通元件的漏极,这提供输出电压Vout。在图1及图6的实施例中,外部电容器Css耦合到第一电容器引脚PN4及第二电容器引脚PN5。
申请人已描述负载开关电路包含功率PFET及具有受控转换速率的驱动器电路。使用驱动功率PFET的单位增益缓冲器与转换速率电容器的组合提供受控转换速率,转换速率电容器具有耦合到单位增益缓冲器的输入的第一端子及耦合到电路的输出的第二端子,所述电路的输出也是功率PFET的漏极。这些元件的组合提供具有低静态电流Iq的驱动器且提供在高侧P型开关的驱动器中实施转换速率控制的有效且低成本的手段。负载开关的实施例提供以下优点中的一或多者:
·由于软起动电容器放置在反馈中而不是将软起动电容器的第二端子耦合到接地平面,因此更好地控制转换速率。转换速率对高达大负载值的负载电容Cload不敏感。
·电路中的转换速率电容器Css可为耦合到接地平面的类似电容器的不到十分之一且达成相同的转换速率。此外,与图8中所展示的现有技术相比,用于达成给定转换速率的Css的值可减小一定倍数,所述倍数由两个电流的比率Igate/Iss确定。
·由于一旦SS节点及栅极节点上的电压放电一直到接地转换速率电流Iss及栅极电流Igate就变为低值,因此驱动器具有当然低的Iq。不需要用于关断Iq消耗电路的额外电路***。可根据第一PFET MP1的大小及所需的最小转换速率调整转换速率电流Iss及栅极电流的值以适合于应用。
尽管已详细展示及描述各种实施例,但权利要求书并不限于任何特定实施例或实例。组件、元件、步骤、动作或功能均不是必不可少的。可在随附权利要求书的精神及范围内使用修改形式及变化形式来实践本文中的实例。
Claims (13)
1.一种实施在集成电路芯片上的负载开关电路,所述负载开关电路包括:
第一节点,其用于耦合到输入电压;
第二节点,其用于耦合到外部负载;
第一电容器节点,其用于耦合到外部电容器的第一端子;
第二电容器节点,其用于耦合到所述外部电容器的第二端子;
第一P型场效晶体管PFET,其耦合在所述第一节点与所述第二节点之间以控制去往所述外部负载的输出电压;
驱动器电路,其包括第一N型场效晶体管NFET,所述第一N型场效晶体管具有耦合到所述第一节点的漏极及耦合到所述第一PFET的栅极的源极;及
转换速率控制电路,其耦合到所述第一NFET的栅极,所述转换速率控制电路包括耦合到所述第一NFET的所述栅极的所述第一电容器节点及耦合到所述第二节点的所述第二电容器节点。
2.根据权利要求1所述的负载开关电路,其进一步包括用于耦合到接地平面的第三节点,其中:
所述转换速率控制电路进一步包括第二PFET,所述第二PFET与第一电流汇集点串联耦合在所述第一节点与所述第三节点之间,位于所述第二PFET的漏极与所述第一电流汇集点之间的一点耦合到所述第一NFET的所述栅极,所述第二PFET的栅极经耦合以接收断电反相信号,所述断电反相信号经耦合以在所述第一PFET接通时是高的;且
所述驱动器电路进一步包括:第三PFET,其耦合在所述第一节点与所述第一PFET的所述栅极之间;及第二电流汇集点,其耦合在所述第一PFET的所述栅极与所述第三节点之间,所述第三PFET的栅极经耦合以接收所述断电反相信号。
3.根据权利要求2所述的负载开关电路,其中由所述第一电流汇集点传递的第一电流小于由所述第二电流汇集点传递的第二电流。
4.根据权利要求3所述的负载开关电路,其中所述第一电流与所述第二电流的比率介于1:10与1:1,000之间。
5.根据权利要求3所述的负载开关电路,其中所述第一电流与所述第二电流的比率介于1:20与1:100之间。
6.一种实施在集成电路IC芯片上的负载开关电路,所述负载开关电路包括:
第一节点,其用于耦合到输入电压;
第二节点,其用于耦合到外部负载;
第三节点,其用于耦合到接地平面;
第一电容器节点,其用于耦合到外部电容器的第一端子;
第二电容器节点,其用于耦合到所述外部电容器的第二端子;
第一P型场效晶体管PFET,其耦合在所述第一节点与所述第二节点之间以控制去往所述外部负载的输出电压;
驱动器电路,其包括耦合在所述第一节点与所述第三节点之间的单位增益缓冲器,所述单位增益缓冲器的输出耦合到所述第一PFET的栅极;及
转换速率控制电路,其耦合到所述单位增益缓冲器的非反相输入,所述转换速率控制电路包括:所述第一电容器节点,其耦合到通向所述单位增益缓冲器的所述非反相输入;及所述第二电容器节点,其耦合到所述第二节点。
7.根据权利要求6所述的负载开关电路,其中所述转换速率控制电路进一步包括耦合在通向所述单位增益缓冲器的所述非反相输入与所述第三节点之间的转换速率控制元件。
8.根据权利要求6所述的负载开关电路,其中所述转换速率控制电路进一步包括停用开关,所述停用开关耦合在所述第一节点与通向所述单位增益缓冲器的所述非反相输入之间以使得能够接通及关断所述第一PFET。
9.根据权利要求8所述的负载开关电路,其中所述停用开关包括第二PFET。
10.根据权利要求8所述的负载开关电路,其中所述转换速率控制元件包括电流汇集点。
11.根据权利要求8所述的负载开关电路,其中所述转换速率控制元件包括电阻器。
12.一种操作负载开关电路的方法,所述方法包括:
提供实施在集成电路IC芯片上的负载开关电路,所述负载开关电路包括P型导通元件;
将外部电容器的第一端子耦合到所述IC芯片的第一电容器引脚,所述第一电容器引脚将所述外部电容器耦合到控制所述P型导通元件的栅极的单位增益缓冲器的非反相输入;及
将所述外部电容器的第二端子耦合到所述IC芯片的第二电容器引脚,所述第二电容器引脚将所述外部电容器耦合到所述负载开关电路的输出节点。
13.根据权利要求12所述的方法,其中将所述第一端子耦合到所述第一电容器引脚会将所述第一端子耦合到N型源极跟随器晶体管的栅极。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862688131P | 2018-06-21 | 2018-06-21 | |
US62/688,131 | 2018-06-21 | ||
US201862688735P | 2018-06-22 | 2018-06-22 | |
US62/688,735 | 2018-06-22 | ||
US16/190,493 | 2018-11-14 | ||
US16/190,493 US10756725B2 (en) | 2018-06-21 | 2018-11-14 | Load switch having a controlled slew rate |
PCT/US2019/038108 WO2019246329A1 (en) | 2018-06-21 | 2019-06-20 | Load switch having a controlled slew rate |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112106298A true CN112106298A (zh) | 2020-12-18 |
CN112106298B CN112106298B (zh) | 2024-05-24 |
Family
ID=68980839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980030222.9A Active CN112106298B (zh) | 2018-06-21 | 2019-06-20 | 具有受控的转换速率的负载开关 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10756725B2 (zh) |
EP (1) | EP3811518A4 (zh) |
CN (1) | CN112106298B (zh) |
WO (1) | WO2019246329A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11302395B2 (en) | 2019-06-25 | 2022-04-12 | Micron Technology, Inc. | Apparatus having transistors with raised extension regions |
US10938381B1 (en) * | 2020-04-24 | 2021-03-02 | Qualcomm Incorporated | Area efficient slew-rate controlled driver |
US11664716B2 (en) * | 2020-05-19 | 2023-05-30 | Qualcomm Incorporated | Adaptive switch driving |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110007442A1 (en) * | 2009-07-07 | 2011-01-13 | Nec Electronics Corporation | Rapid discharging circuit upon detection of abnormality |
US20110241738A1 (en) * | 2010-03-30 | 2011-10-06 | Shuji Tamaoka | Switching device driving unit and semiconductor apparatus |
EP2426820A1 (en) * | 2010-09-07 | 2012-03-07 | Dialog Semiconductor GmbH | Circuit controlling HS-NMOS power switches with slew-rate limitation |
US20140139160A1 (en) * | 2012-11-19 | 2014-05-22 | Rohm Co., Ltd. | Switch driving circuit |
US20150077890A1 (en) * | 2013-09-17 | 2015-03-19 | Megachips Corporation | Esd protection circuit |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU903838A1 (ru) | 1980-03-19 | 1982-02-07 | Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин | Стабилизатор напр жени с плавным запуском |
US6094086A (en) * | 1997-05-12 | 2000-07-25 | Industrial Technology Research Institute | High drive CMOS output buffer with fast and slow speed controls |
JP2001285050A (ja) * | 2000-03-30 | 2001-10-12 | Mitsubishi Electric Corp | 出力バッファ回路 |
US6606271B2 (en) * | 2001-05-23 | 2003-08-12 | Mircron Technology, Inc. | Circuit having a controllable slew rate |
US7453287B2 (en) * | 2006-06-12 | 2008-11-18 | Rohm Co., Ltd. | Switching power-supply circuit and semiconductor integrated circuit |
US7804345B2 (en) * | 2008-01-15 | 2010-09-28 | Omnivision Technologies, Inc. | Hybrid on-chip regulator for limited output high voltage |
US7990119B2 (en) * | 2008-07-29 | 2011-08-02 | Telefonaktiebolaget L M Ericsson (Publ) | Multimode voltage regulator circuit |
US8633736B2 (en) | 2010-05-27 | 2014-01-21 | Standard Microsystems Corporation | Driver with accurately controlled slew rate and limited current |
EP2637305B1 (en) | 2012-03-09 | 2021-11-10 | Aros Electronics AB | Control circuitry for controlling a semiconductor switch |
US8742803B2 (en) * | 2012-09-26 | 2014-06-03 | Broadcom Corporation | Output driver using low voltage transistors |
US9331686B2 (en) * | 2014-06-05 | 2016-05-03 | Realtek Semiconductor Corp. | Method and apparatus for reducing power bouncing of integrated circuits |
DE102015002501B3 (de) * | 2015-02-27 | 2016-07-07 | Dialog Semiconductor (Uk) Limited | Anstiegsraten- und Einschaltstrom-Controller |
JP6416016B2 (ja) | 2015-02-27 | 2018-10-31 | ラピスセミコンダクタ株式会社 | 基準電流調整回路、半導体装置及び基準電流調整方法 |
US9698768B2 (en) * | 2015-07-14 | 2017-07-04 | Infineon Technologies Austria Ag | System and method for operating a switching transistor |
US9929652B1 (en) * | 2015-12-08 | 2018-03-27 | Navitas Semiconductor, Inc. | GaN FET with integrated driver and slew rate control |
US9729059B1 (en) * | 2016-02-09 | 2017-08-08 | Faraday Semi, LLC | Chip embedded DC-DC converter |
US10432175B2 (en) * | 2018-01-10 | 2019-10-01 | Texas Instruments Incorporated | Low quiescent current load switch |
-
2018
- 2018-11-14 US US16/190,493 patent/US10756725B2/en active Active
-
2019
- 2019-06-20 WO PCT/US2019/038108 patent/WO2019246329A1/en active Application Filing
- 2019-06-20 CN CN201980030222.9A patent/CN112106298B/zh active Active
- 2019-06-20 EP EP19822442.0A patent/EP3811518A4/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110007442A1 (en) * | 2009-07-07 | 2011-01-13 | Nec Electronics Corporation | Rapid discharging circuit upon detection of abnormality |
US20110241738A1 (en) * | 2010-03-30 | 2011-10-06 | Shuji Tamaoka | Switching device driving unit and semiconductor apparatus |
EP2426820A1 (en) * | 2010-09-07 | 2012-03-07 | Dialog Semiconductor GmbH | Circuit controlling HS-NMOS power switches with slew-rate limitation |
US20140139160A1 (en) * | 2012-11-19 | 2014-05-22 | Rohm Co., Ltd. | Switch driving circuit |
US20150077890A1 (en) * | 2013-09-17 | 2015-03-19 | Megachips Corporation | Esd protection circuit |
Also Published As
Publication number | Publication date |
---|---|
EP3811518A1 (en) | 2021-04-28 |
US10756725B2 (en) | 2020-08-25 |
WO2019246329A1 (en) | 2019-12-26 |
US20190393870A1 (en) | 2019-12-26 |
CN112106298B (zh) | 2024-05-24 |
EP3811518A4 (en) | 2021-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
CN112106298B (zh) | 具有受控的转换速率的负载开关 | |
EP4220334A1 (en) | Method and apparatus for limiting startup inrush current for low dropout regulator | |
CN111801893A (zh) | 低静态电流负载开关 | |
EP2426820B1 (en) | Circuit controlling HS-NMOS power switches with slew-rate limitation | |
JP7421037B2 (ja) | ドライバ及びスルーレート制御回路 | |
CN107800279B (zh) | 用于功率连接的低电流控制的方法和装置 | |
US20190028095A1 (en) | Low Resistive Load Switch with Output Current Control | |
US11435770B2 (en) | Fixed current-gain booster for capacitive gate power device with input voltage control | |
US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
US20230376060A1 (en) | Supply voltage regulator | |
US20180248476A1 (en) | Methods and systems of reducing charge pump substrate noise | |
US8513930B2 (en) | Active power switch topology for switching regulators | |
CN101153880A (zh) | 负电压检测器 | |
US7952385B2 (en) | Temperature variance nullification in an inrush current suppression circuit | |
CN108092256B (zh) | 一种输出动态下拉电路及过压保护开关 | |
CN116339427A (zh) | 传输门驱动器 | |
CN108683416B (zh) | 一种负载开关控制电路 | |
KR20120116946A (ko) | 비동기 리미터 회로를 구비한 스위칭 모드 전원 | |
EP3545597B1 (en) | Circuit and method for managing an inrush current | |
US20040251955A1 (en) | Charge pump with constant output current | |
US20150200586A1 (en) | Boost DC-DC Converter with Inrush Current Protection Device and Inrush Current Protecting Method | |
US20190079550A1 (en) | Devices and methods for dynamic overvoltage protection in regulators | |
EP3276805B1 (en) | Voltage conversion circuit | |
US20240204765A1 (en) | Driver discharge circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |