CN111969054A - 一种逆导型SiC GTO半导体器件及其制备方法 - Google Patents
一种逆导型SiC GTO半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111969054A CN111969054A CN202010841224.0A CN202010841224A CN111969054A CN 111969054 A CN111969054 A CN 111969054A CN 202010841224 A CN202010841224 A CN 202010841224A CN 111969054 A CN111969054 A CN 111969054A
- Authority
- CN
- China
- Prior art keywords
- doping type
- layer
- base region
- ohmic contact
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002441 reversible effect Effects 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000002347 injection Methods 0.000 claims abstract description 28
- 239000007924 injection Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 44
- 229910010271 silicon carbide Inorganic materials 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种逆导型SiC GTO半导体器件及其制备方法，属于高压电力电子技术领域。该半导体结构包括：第一掺杂类型P+注入层，第二掺杂类型N+注入层，第一掺杂类型P缓冲层，第一掺杂类型P‑漂移层，第二掺杂类型N基区，第二掺杂类型隔离N基区201‑2，以及第一掺杂类型P+阳极层；将普通GTO正向导通和PiN二极管反向续流的功能集成在一种半导体器件中，与两种器件并联使用相比，封装可靠性高，并且可大幅节省芯片面积，降低连接寄生阻抗，提高器件开关速度，同时避免模块式封装体积大、功率密度低的缺点；其制备方法在普通GTO工艺流程基础上加入少量步骤即可完成。
Description
技术领域
本发明涉及高压电力电子技术领域，具体涉及一种逆导型SiC GTO半导体器件及其制备方法。
背景技术
碳化硅(SiC)材料的禁带宽度约为硅(Si)的3倍，临界击穿电场约为硅的10倍，耐高温能力约为硅的4倍。碳化硅功率半导体器件拥有更低的功耗，更能胜任于更高的开关频率和温度下的工业应用环境。在所有SiC功率半导体器件中，门极可关断晶闸管(GTO)不仅具有高阻断电压的特性，且其电流容量大，导通压降较低。与同电压等级绝缘栅双极晶体管(IGBT)相比，在相同电流密度条件下其导通压降低，导通损耗较小，可大幅提高电能转换效率。随着外延层质量的不断提高，目前耐压22千伏(kV)的GTO已有报道，其可大大降低串联功率半导体器件数量，降低***成本、体积，在功率变换、脉冲功率及电力***应用中有着很好的应用前景。
在开关型功率变换器中，当使用GTO驱动感性负载时，需要给电感提供续流通路，或者在其他应用场合，比如脉冲功率放电，由于放电电流波形呈现周期性的阻尼振荡，亦要求GTO具有承受反向电流的功能，而普通的SiC GTO本身不具备自续流能力。现有技术中，SiC GTO获得反向电流导通的方式一般有以下两种：1)将普通GTO与同电压、电流等级的SiCPiN二极管反向并联使用，这种方法由于PiN二极管与GTO分别进行制备，增加了***整体制作成本，并且两者间联接寄生电感大，严重影响了GTO的开关速度，增加了额外功耗，并且由于两者分别进行封装，制作过程复杂且耗时较长；2)将普通GTO与SiC二极管进行封装模块使用，其与前一种方法相比寄生参数可降低，但两者相加体积较大，不利于提高***的功率密度和集成度，且成本也较高，进一步限制该方法的实际应用场合。
发明内容
本发明的目的在于针对上述现有技术的不足，提供了一种逆导型SiC GTO半导体器件及其制备方法，将GTO与PiN二极管集成在同一芯片上，使得RC-GTO同时具备阳极-阴极正向导通与阴极-阳极反向续流的能力，将两种芯片的功能集成在一种半导体器件中，大幅降低芯片面积，有效降低了制作成本，提高了***功率密度和集成度。
为实现上述目的，本发明采用了如下技术方案：
本发明提供了一种逆导型SiC GTO功率半导体器件，从下至上依次叠层设置，阴极金属电极，第一掺杂类型P+注入层，第二掺杂类型N+注入层，第一掺杂类型P缓冲层，第一掺杂类型P-漂移层，第二掺杂类型N基区，第二掺杂类型隔离N基区，以及第一掺杂类型P+阳极层，第一介质钝化层和第二介质钝化层。
进一步，所述第一掺杂类型P+注入层和第二掺杂类型N+注入层在垂直方向上高度相同。
进一步，所述第二掺杂类型N+注入层在垂直方向上的区域边界与第二掺杂类型N基区对齐。
进一步，所述第一掺杂类型P+注入层和第二掺杂类型N+注入层在垂直方向上高度相同。
进一步，所述第二掺杂类型隔离N基区左、右均刻蚀深槽，分别与第二掺杂类型N基区进行电气隔离，并通过填充介质层与上方金属电极进行电气隔离。
进一步，包括以下制备步骤：
1)选择漂移层厚度120～250μm，掺杂浓度为1e14-1e15 cm-3的五层晶圆，并对衬底采用CMP工艺减薄；
2)SiC晶圆正面刻蚀形成P+阳极台面，露出N基区上表面；
3)正面刻蚀，将第二步工艺获得的N基区通过刻蚀介质填充槽形成所述第二掺杂类型N基区和第二掺杂类型隔离N基区；
4)正面进行离子注入，在所述第二掺杂类型N基区表面形成所述金属电极的欧姆接触区域，同时在所述第二掺杂类型N基区表面形成所述金属电极的欧姆接触区域，以及器件的终端区域；
5)翻转晶圆，经两次离子注入分别形成所述第一掺杂类型P+注入层和所述第二掺杂类型N+注入层，同时形成所述金属电极32的欧姆接触区域；
6)正面、背面分别溅射金属层，采用剥离工艺，同一步快速热退火工艺形成性能良好的A极，C极，及G极欧姆接触；
7)正面形成G极欧姆接触厚金属，同时淀积钝化层形成第二掺杂类型隔离N基区左右隔离槽的填充；
8)正面形成A极欧姆接触厚金属，同时淀积钝化层形成第一金属电极31与第二金属电极33的电气隔离；
9)正面刻蚀氧化物，露出G极欧姆接触厚金属的pad；
第十步，正面PI聚合物涂覆，背面电极后金属形成C极欧姆接触厚金属；
10)正面PI刻蚀，露出G极欧姆接触厚金属以及A极欧姆接触厚金属两者的pad即制备得逆导型SiC GTO器件。
本发明的有益效果为：相比现有技术，本发明提供的有益效果：RC-GTO器件实现芯片正向导通和逆向导通的功能，一方面可大幅减小芯片面积，另一方面其利用一种器件的工艺制作流程制备了具备两种分立器件功能的单一器件结构，从而在芯片面积降低、工艺流程缩减两方面有效控制了制作成本；RC-GTO器件背部为平面型电极，避免了常规深槽刻蚀形成P+注入层与N+衬底位于不同高度平面而带来的封装应力大、器件可靠性差的明显缺陷；RC-GTO器件粘片、引线等封装工艺都得到缩减，从而与分立器件方案相比，同时由于焊点数量减小，器件可靠性得到明显提升。
附图说明
图1是本发明实施例提供的逆导型SiC GTO半导体器件的一种结构示意图；
图2是本发明实施例提供的逆导型SiC GTO正向和反向电压-电流曲线；
图3是本发明实施例提供的逆导型SiC GTO实现正、反向导通电流均为50A时的芯片面积；
图4是本发明实施例提供的逆导型SiC GTO的制备方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。
在功率应用***中，当使用GTO驱动感性负载时，需要给电感提供续流通路，或者在其他应用场合，比如脉冲功率放电，由于放电电流波形呈现周期性的阻尼振荡，亦要求GTO具有承受反向电流的功能。普通的SiC GTO的“G”极施加触发电流，“C”极施加负压，即正向导通模式，开启压降为N+衬底/P buffer PN结的内建电势，若撤去“G”极触发电流，“C”极施加正压，N+衬底/PbufferPN结反向偏置，无法完成反向导通过程，直至PN结击穿，因此，普通的SiC GTO其本身不具备反向自续流能力。为此，本发明提供了一种逆导型SiC GTO半导体器件，将GTO器件与PiN二极管的反向续流功能集成在同一器件上，使得逆导型SiC GTO同时具备正向导通和反向续流的功能，从而有效降低制作成本，避免两种分立器件并联使用开关速度低、***可靠性差的缺陷，同时也避免了模块式封装带来的***体积大、功率密度低、封装成本高的劣势，并且，在普通GTO制备工艺流程中加入少量步骤即可完成逆导型SiCGTO的制备。具体分析过程可参见下述实施例。
图1示出了本发明实施例提供的15kV电压等级的逆导型SiC GTO半导体器件结构的示意。本发明提供的逆导型SiC GTO器件结构包括：
位于顶部的阳极金属电极31(图中标为“A”极)，位于底部的阴极金属电极32(图中标为“C”极)以及栅极金属电极33(图中标为“G”极)，从上之下依次设置，第一掺杂类型P+阳极101层，第二掺杂类型N基区层201-1、201-2、201-3，第一掺杂类型P-漂移层102，其垂直方向厚度120μm，掺杂浓度2e14 cm-3，第一掺杂类型P缓冲层103，以及第二掺杂类型N+注入层202，第一掺杂类型P+注入层104；
所述第一掺杂类型P+阳极101层等间隔的设置于第二掺杂类型N基区层201-1上表面；
所述第二掺杂类型N基区层201-1、201-2、201-3三个区域为同一层，其材料参数，如厚度、掺杂浓度相同；
由于RC-GTO器件其N基区层材料作为GTO部分的门极欧姆接触与PiN部分阴极欧姆接触的共用材料层，为了保证GTO可靠触发，防止由G注入的GTO触发电流由N基区经二极管阴极流出，即防止正向触发电流的浪费，并且，为了避免逆向导通过程中二极管部分电流对GTO产生不利影响，因此，优选地，所述N基区202左、右均通过刻蚀深槽与N基区层201-1、201-3进行电气隔离；
所述栅极金属电极33等间隔设置于P+阳极101之间，其左、右、上通过介质层41-2填充与P+阳极101层及阳极金属电极31进行电气隔离；
其中，阳极金属电极31由P+阳极101层及N基区201-3层共同引出，其功能是即作为正向导通模式中GTO的阳极，又作为反向续流模式中PiN二极管的阴极；
所述阳极金属电极31通过介质层41-1与N基区层201-1、201-2进行电气隔离；
所述第二掺杂类型N+注入层202，以及第一掺杂类型P+注入层104两者均与P缓冲层103下表面相连；
其中，N+注入层202与P+注入层104在水平方向上彼此相连；
相比于硅(Si)材料，碳化硅(SiC)可以提供3.3倍于前者的热导率、2.5倍于前者的饱和电子迁移率及10倍于前者的击穿电场强度，使得SiC器件的耐压容量、工作频率和电流密度都得到了较大提高。因此，优选地，所述逆导型半导体器件结构为碳化硅逆导型GTO。
与用于制作N型SiC GTO器件的P型衬底相比较而言，SiC材料更容易获得高质量、低缺陷的N型外延衬底，因此，优选地，所述所述第一掺杂类型为P型，第二掺杂类型为N型，即所述器件为碳化硅p型逆导GTO。
为了在最大程度上消除正向导通中的snapback效应，需要延长空穴在P缓冲层中的横向导通路径，同时为了精准控制逆导器件中GTO与PiN二极管的比例，提高逆导SiC GTO器件的正向和反向的折中性能，并使得正向、反向导通电流互相匹配，因此，优选地，所述N+注入层202在垂直方向上的区域边界与N基区201-3对齐；
由于背面工艺要通过同一工艺步骤在N+及P+两者掺杂层上形成阴极金属电极32，为了避免两种层高度不均而引起的电极金属膜层应力大、封装可靠性差、器件寿命低的缺陷，因此，优选地，所述N+注入层202以及P+注入层104两者在垂直方向上高度相同。
图2所示为本发明实施例提供的逆导型SiC GTO正向和反向电压-电流曲线；其各层材料参数、尺寸信息设置如下：参见图1，P+101层浓度1e19 cm-3、厚度2μm，N基区层(201-1、201-2与201-3)浓度2e17 cm-3、厚度2.5μm，P-102层浓度2e14 cm-3、厚度120μm，P buffer103层浓度2e17 cm-3、厚度1.3μm，N+202层浓度2e19 cm-3、厚度0.7μm，P+104层浓度2e19 cm-3、厚度0.7μm；N+202层与N基区201-3层横向长度均为130μm，P+104层横向长度358μm，N基区201-1长度255μm，N基区201-2横向长度100μm，N基区201-2左右沟槽宽度均1.5μm。
可以看出，本发明实施例提供的逆导型SiC GTO正向和与普通GTO反并联PiN二极管使用的正反向电压-电流特性非常接近，经仔细对比，其在50A电流下的正向其正向导通压降与常规GTO相差很小，小于1％，逆向导通压降略高于分立PiN二极管，但不高于6.2％。
图3为本发明提供的逆导型SiC GTO实现正、反向导通电流均为50A时的芯片面积，可以看出，与普通GTO反并联PiN二极管的使用方式相比，逆导型GTO可以节省近84％的芯片面积，从而可有效控制芯片制作成本，满足芯片多种应用场合的需求。
本发明提供的逆导型SiC GTO，如各层掺杂浓度、厚度以及横向尺寸等参数，可以通过半导体器件仿真软件对器件特性模拟来大致确定一个范围，最优参数一般需要根据器件的实际应用中的电压、电流容量以及工作频率进行验证，需要进行实测数据验证选取。
如图4，本发明的另一个目的是提供一种逆导型SiC GTO器件的制备方法
第一步，选择漂移层厚度120～250μm，掺杂浓度为1e14-1e15 cm-3的五层晶圆，并对衬底采用CMP工艺减薄；
第二步，SiC晶圆正面刻蚀形成P+阳极台面，露出N基区上表面；
第三步，正面刻蚀，将第二步工艺获得的N基区通过刻蚀介质填充槽形成N基区层201-1、201-3以及隔离N基区201-2；
第四步，正面进行离子注入，在N基区层201-1表面形成金属电极33的欧姆接触区域，同时在N基区201-3表面形成金属电极31的欧姆接触区域，以及器件的终端区域；
第五步，翻转晶圆，经两次离子注入分别形成P+注入层104和N+注入层202，同时形成金属电极32的欧姆接触区域；
第六步，正面、背面分别溅射金属层，采用剥离工艺，同一步快速热退火工艺形成性能良好的”A”极，“C”极，及”G”极欧姆接触；
第七步，正面形成”G”极欧姆接触厚金属33，同时淀积钝化层形成隔离N基区201-2左右隔离槽的填充；
第八步，正面形成”A”极欧姆接触厚金属31，同时淀积钝化层形成金属电极31与金属电极33的电气隔离；
第九步，正面刻蚀氧化物，露出”G”极欧姆接触厚金属33的pad；
第十步，正面PI聚合物涂覆，背面电极后金属形成”C”极欧姆接触厚金属32；
第十一步，正面PI刻蚀，露出”G”极欧姆接触厚金属33以及”A”极欧姆接触厚金属31两者的pad；
即制备得逆导型SiC GTO器件。
因此，由于SiC材料中离子注入退火激活温度高(>1500℃)，而大部分金属材料的熔点均低于此值，为了保证金属电极的可靠形成和良好性能，因此，优选地，所述背面离子注入工艺先于器件正面的欧姆接触电极工艺；
由于逆导型SiC GTO需要在晶圆背部P缓冲层上同步形成P+和N+欧姆电极接触，需要通过背部衬底减薄将多余半导体层去除后进行高剂量的离子注入，因此，优选地，所述背面减薄工艺先于背面离子注入工艺；为了避免过多的增加工艺步骤和光刻所需掩膜版的数量，优选地，所述正面和背面注入的离子经同一步高温退火工艺进行激活；
由于SiC材料P型欧姆接触形成温度一般高于N型欧姆接触，将”A”极，“C”极与“G”欧姆接触同步形成，一方面减少工艺步骤，节约制作成本，另一方面提高P型掺杂上SiC欧姆接触的性能，进一步减小器件寄生阻抗，提升器件整体性能，因此，优选地，所述”A”极，“C”极，及“G”极欧姆接触经同一步高温退火工艺形成。
综上所述，本发明实施例提供了一种逆导型SiC GTO器件及其制备方法，将普通GTO正向导通和PiN二极管反向续流的功能集成在一种半导体器件中，与两种器件并联使用相比，可大幅节省芯片面积，降低连接寄生阻抗，提高器件开关速度，同时避免模块式封装体积大、功率密度低的缺点；其制备方法在普通GTO工艺流程基础上加入少量步骤即可完成。
在本发明的描述中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
Claims (6)
1.一种逆导型SiCGTO功率半导体器件，其特征在于：从下至上依次叠层设置，阴极金属电极，第一掺杂类型P+注入层，第二掺杂类型N+注入层，第一掺杂类型P缓冲层，第一掺杂类型P-漂移层，第二掺杂类型N基区，第二掺杂类型隔离N基区，以及第一掺杂类型P+阳极层，第一介质钝化层和第二介质钝化层。
2.根据权利要求1所述的一种逆导型SiCGTO功率半导体器件，其特征在于，所述第一掺杂类型P+注入层和第二掺杂类型N+注入层在垂直方向上高度相同。
3.根据权利要求1所述的一种逆导型SiCGTO功率半导体器件，其特征在于，所述第二掺杂类型N+注入层在垂直方向上的区域边界与第二掺杂类型N基区对齐。
4.根据权利要求3所述的一种逆导型SiCGTO功率半导体器件，其特征在于，所述第一掺杂类型P+注入层和第二掺杂类型N+注入层在垂直方向上高度相同。
5.根据权利要求4所述的一种逆导型SiCGTO功率半导体器件，其特征在于，所述第二掺杂类型隔离N基区左、右均刻蚀深槽，分别与第二掺杂类型N基区进行电气隔离，并通过填充介质层与上方金属电极进行电气隔离。
6.根据权利要求5所述的一种逆导型SiCGTO功率半导体器件，其特征在于，包括以下制备步骤：
1)选择漂移层厚度120～250μm，掺杂浓度为1e14-1e15cm-3的五层晶圆，并对衬底采用CMP工艺减薄；
2)SiC晶圆正面刻蚀形成P+阳极台面，露出N基区上表面；
3)正面刻蚀，将第二步工艺获得的N基区通过刻蚀介质填充槽形成所述第二掺杂类型N基区和第二掺杂类型隔离N基区；
4)正面进行离子注入，在所述第二掺杂类型N基区表面形成所述金属电极的欧姆接触区域，同时在所述第二掺杂类型N基区表面形成所述金属电极的欧姆接触区域，以及器件的终端区域；
5)翻转晶圆，经两次离子注入分别形成所述第一掺杂类型P+注入层和所述第二掺杂类型N+注入层，同时形成所述金属电极32的欧姆接触区域；
6)正面、背面分别溅射金属层，采用剥离工艺，同一步快速热退火工艺形成性能良好的A极，C极，及G极欧姆接触；
7)正面形成G极欧姆接触厚金属，同时淀积钝化层形成第二掺杂类型隔离N基区左右隔离槽的填充；
8)正面形成A极欧姆接触厚金属，同时淀积钝化层形成第一金属电极31与第二金属电极33的电气隔离；
9)正面刻蚀氧化物，露出G极欧姆接触厚金属的pad；
第十步，正面PI聚合物涂覆，背面电极后金属形成C极欧姆接触厚金属；
10)正面PI刻蚀，露出G极欧姆接触厚金属以及A极欧姆接触厚金属两者的pad即制备得逆导型SiCGTO器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010841224.0A CN111969054A (zh) | 2020-08-20 | 2020-08-20 | 一种逆导型SiC GTO半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010841224.0A CN111969054A (zh) | 2020-08-20 | 2020-08-20 | 一种逆导型SiC GTO半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111969054A true CN111969054A (zh) | 2020-11-20 |
Family
ID=73388569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010841224.0A Pending CN111969054A (zh) | 2020-08-20 | 2020-08-20 | 一种逆导型SiC GTO半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111969054A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993063A (zh) * | 2021-01-28 | 2021-06-18 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
| CN113270493A (zh) * | 2021-05-17 | 2021-08-17 | 湖南大学 | 一种逆导型碳化硅n-GTO晶闸管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742382A (en) * | 1985-03-20 | 1988-05-03 | Bbc Brown, Boveri & Company, Limited | Semiconductor component |
| US20020030199A1 (en) * | 2000-07-27 | 2002-03-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN102969245A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种逆导型集成门极换流晶闸管制作方法 |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
-
2020
- 2020-08-20 CN CN202010841224.0A patent/CN111969054A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742382A (en) * | 1985-03-20 | 1988-05-03 | Bbc Brown, Boveri & Company, Limited | Semiconductor component |
| US20020030199A1 (en) * | 2000-07-27 | 2002-03-14 | Mitsubishi Denki Kabushiki Kaisha | Reverse conducting thyristor |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN102969245A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种逆导型集成门极换流晶闸管制作方法 |
| CN104637997A (zh) * | 2015-01-28 | 2015-05-20 | 电子科技大学 | 一种双模逆导门极换流晶闸管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993063A (zh) * | 2021-01-28 | 2021-06-18 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
| CN112993063B (zh) * | 2021-01-28 | 2022-08-19 | 湖北光安伦芯片有限公司 | 一种光通信芯片欧姆接触电极的制作方法 |
| CN113270493A (zh) * | 2021-05-17 | 2021-08-17 | 湖南大学 | 一种逆导型碳化硅n-GTO晶闸管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8168999B2 (en) | Semiconductor device having IGBT and diode | |
| US7400017B2 (en) | Reverse conducting semiconductor device and a fabrication method thereof | |
| US6323509B1 (en) | Power semiconductor device including a free wheeling diode and method of manufacturing for same | |
| US7629626B1 (en) | Semiconductor device having insulated gate bipolar transistor | |
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| JP3968912B2 (ja) | ダイオード | |
| US7939887B2 (en) | Active semiconductor component with a reduced surface area | |
| CN111969054A (zh) | 一种逆导型SiC GTO半导体器件及其制备方法 | |
| US8222671B2 (en) | Power semiconductor devices | |
| CN109904221B (zh) | 一种超结双向开关 | |
| JPH09116152A (ja) | パワー半導体素子 | |
| CN111403385A (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| JP6806213B2 (ja) | 半導体素子 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| EP0862220A1 (en) | Semiconductor switching device and a power converter using the same and a drive method therefor | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| US7053404B2 (en) | Active semiconductor component with an optimized surface area | |
| KR20150080945A (ko) | 전력 반도체 소자 | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 | |
| CN110797404B (zh) | 一种rc-igbt半导体器件 | |
| CN111599859B (zh) | 一种具有过压保护功能的晶闸管及制造方法 | |
| CN113270493A (zh) | 一种逆导型碳化硅n-GTO晶闸管及其制备方法 | |
| CN117954472A (zh) | 一种ligbt器件及其制备方法 | |
| JP2002076343A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201120 |
|
| RJ01 | Rejection of invention patent application after publication |