CN111834273A - 半导体芯片样品目标位置的定位方法和定位装置 - Google Patents

半导体芯片样品目标位置的定位方法和定位装置 Download PDF

Info

Publication number
CN111834273A
CN111834273A CN202010716832.9A CN202010716832A CN111834273A CN 111834273 A CN111834273 A CN 111834273A CN 202010716832 A CN202010716832 A CN 202010716832A CN 111834273 A CN111834273 A CN 111834273A
Authority
CN
China
Prior art keywords
sample
target position
semiconductor chip
electron microscope
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010716832.9A
Other languages
English (en)
Other versions
CN111834273B (zh
Inventor
邹锭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010716832.9A priority Critical patent/CN111834273B/zh
Publication of CN111834273A publication Critical patent/CN111834273A/zh
Application granted granted Critical
Publication of CN111834273B publication Critical patent/CN111834273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

该发明公开了一种半导体芯片样品目标位置的定位方法和定位装置，所述定位方法包括：S1：提供半导体芯片样品；S2：通过光学显微镜观察样品以确定目标位置，对所述目标位置进行标记；S3：通过电子显微镜观察样品以确定所述目标位置的标记，根据所述目标位置的标记对样品进行研磨至相应位置。根据本发明实施例的定位半导体芯片样品目标位置的方法，能够确定目标位置后对样品进行处理，从而能够避免研磨过度，保证目标位置的完整性，也能够减少扫描范围和制样时间。

Description

半导体芯片样品目标位置的定位方法和定位装置
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体芯片样品目标位置的定位方法和定位装置。
背景技术
在半导体技术发展过程中，随着工艺和制程技术的提高，如何高效，准确的找到目标位置并保证目标位置的完整也成为了当前众多高难度的挑战之一.对于所有半导体芯片来讲，整个的器件区域通常面积较大，用传统的研磨以后用扫描电镜观察的方法，由于存在扫描范围，研磨的不均匀性和扫描电镜透射深度的问题，无法观察整个器件区域的构造，也无法确定目标位置或者需要反复研磨很多次才能将器件区域观察完全进而才能确定目标位置，所以存在很大的将目标位置研磨过度的风险，不能保证目标位置的完整性，而且反复对样品进行研磨确认也非常消耗时间。
发明内容
本发明的目的在于提供一种半导体芯片样品目标位置的定位方法，能够确定目标位置后对样品进行处理，从而能够避免研磨过度，保证目标位置的完整性，也能够减少扫描范围和制样时间。
根据本发明实施例的半导体芯片样品目标位置的定位方法，包括：S1：提供半导体芯片样品；S2：通过光学显微镜观察样品以确定目标位置，对所述目标位置进行标记；S3：通过电子显微镜观察样品以确定所述目标位置的标记，根据所述目标位置的标记对样品进行研磨至相应位置。
由此根据本发明实施例的定位半导体芯片样品目标位置的方法，通过光学显微镜对样品进行观察过以确定目标位置，并对目标位置进行标记，电子显微镜根据标记来确定目标位置，光学显微镜对层间介质层的穿透能力较大，能够穿透层间介质层观察确定目标位置，通过对目标位置进行标记，使得电子显微镜能够通过标记来确认目标位置，从而不需要电子显微镜观察整个器件区域层后来确认目标位置，也能够减少扫描范围，使得研磨的更加均匀。
相比现有技术中仅通过电子显微镜观察，由于电子显微镜的透射深度小，无法观察整个半导体芯片样品的器件区域层的构造，也无法确认目标位置，需要经过反复研磨多次才能将器件区域层观察后来确认目标位置，本发明中通过光学显微镜观察后对目标位置进行标记，电子显微镜能够看到目标位置打好的标记，根据目标位置的标记来对半导体芯片样品进行研磨减薄来制样，从而不需要对半导体芯片样品反复研磨多次来确认目标位置，进而能够避免目标位置研磨过度的风险，也能够减少制样的消耗时间，保证目标位置的完整性。
根据本发明的一些实施例，在通过所述光学显微镜观察样品以确定目标位置之前，执行以下步骤：去除所述半导体芯片样品表面的金属层。
可选地，在去除样品表面的金属层的步骤中，包括以下步骤：对所述样品表面的金属层进行研磨；通过所述光学显微镜观察样品以能够观察所述层间介质层来确认研磨掉所述金属层。
可选地，采用物理机械研磨去除所述金属层。
可选地，采用化学刻蚀去除所述金属层
根据本发明的一些实施例，在所述步骤S2中，采用激光器对所述目标位置进行激光标记。
本发明还提出了一种半导体芯片样品目标位置的定位装置。
根据本发明实施例的半导体芯片样品目标位置的定位装置包括：电子显微镜、光学显微镜、标记装置和处理装置，所述处理装置用于对样品进行处理，所述光学显微镜对样品进行观察以确定目标位置，所述标记装置用于对所述目标位置进行标记，所述电子显微镜用于样品进行观察。
根据本发明的一些实施例，所述处理装置为研磨装置和/或刻蚀装置。
根据本发明的一些实施例，所述标记装置为激光器。
附图说明
图1为本发明的一个实施例的半导体芯片样品目标位置的定位方法的流程示意图；
图2为本发明的一个实施例的半导体芯片样品目标位置的定位方法部分流程示意图；
图3-图5为本发明的一个实施例的半导体芯片样品目标位置的定位方法的对应结构示意图；
图6为本发明的一个实施例的半导体芯片样品目标位置的定位装置的结构示意图。
附图标记：
1000：半导体芯片样品目标位置的定位装置；
100：半导体芯片样品，1：金属层，2：层间介质层，3：器件区域层，4：目标位置的标记；
200：电子显微镜；
300：光学显微镜；
400：标记装置；
500：处理装置。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体芯片样品目标位置的定位方法和半导体芯片样品目标位置的定位装置1000作进一步详细说明。
下面参考附图描述根据本发明实施例的半导体芯片样品目标位置的定位方法，结合图1和图3-图5所示，根据本发明实施例的半导体芯片样品目标位置的定位方法包括以下步骤：
S1：提供半导体芯片样品100；对于半导体芯片样品100而言，如图3所示，半导体芯片样品100可以包括层间介质层2和器件区域层3，层间介质层2位于器件区域层3的上方，其中层间介质层2可以形成为绝缘层，例如层间介质层2可以为氧化硅层，目标位置位于器件区域层3。其中在制备电子显微镜(例如扫描电子显微镜SEM和透射电子显微镜TEM)200样品时，需保护半导体芯片样品100的目标位置的完整性，以避免在制备过程中对目标位置造成损伤而导致制样失败。
S2：通过光学显微镜300观察样品以确定目标位置，对所述目标位置进行标记；由于电子显微镜200穿透深度较小，无法透过层间介质层2观察半导体芯片样品100的器件区域层3结构信息，而光学显微镜300对层间介质层2的穿透力较强，能够穿透层间介质层2观察到区域器件层的结构信息，这样通过光学显微镜300能够先观察确定器件区域层3的目标位置，根据光学显微镜300观测可对目标位置进行标记，以便于电子显微镜200的观察和对半导体芯片样品100的处理制备。
S3：通过电子显微镜200观察样品以确定所述目标位置的标记4，根据所述目标位置的标记4对样品进行研磨。具体地，在对目标位置进行标记后，通过电子显微镜200观察半导体芯片样品100，此时电子显微镜200虽然无法穿透层间介质层2观察到器件区域层3的目标位置，但电子显微镜200能够看到目标位置打好的标记4，从而实现对目标位置的定位，这样根据电子显微镜200观察的目标位置的标记4对层间介质层2进行研磨，从而不需要对整个器件区域层3进行扫描，减小了扫描范围，而且确认目标位置后进行研磨制样，也能够避免在样品制备时将目标位置研磨过度，以保证目标位置的完整性。
由此根据本发明实施例的定位半导体芯片样品目标位置的方法，采用光学显微镜300先对半导体芯片样品100进行观察过以确定目标位置，其中层间介质层2由氧化硅材料制成，这样层间介质层2呈透明状，光束可以穿过层间介质层2使得光学显微镜300能够看到其下方结构，而电子束对层间介质层2的穿透力小无法穿透层间介质层2，由此光学显微镜300对层间介质层2的穿透能力较大，能够穿透层间介质层2观察确定目标位置，通过对目标位置进行标记，使得电子显微镜200能够通过标记来确认目标位置，从而不需要电子显微镜200观察整个器件区域层3后来确认目标位置，也能够减少扫描范围，使得研磨的更加均匀。
相比现有技术中仅通过扫描电镜观察，由于电子显微镜200的透射深度小，无法观察整个半导体芯片样品100的器件区域层3的构造，也无法确认目标位置，需要经过反复研磨多次才能将器件区域层3观察后来确认目标位置，本发明中通过光学显微镜300观察后对目标位置进行标记，电子显微镜200能够看到目标位置打好的标记，根据目标位置的标记来对半导体芯片样品100进行研磨减薄来制样，从而不需要对半导体芯片样品100反复研磨多次来确认目标位置，进而能够避免目标位置研磨过度的风险，也能够减少制样的消耗时间，保证目标位置的完整性。
对于半导体芯片而言，半导体芯片样品100还可以包括金属层1，其中金属层1位于半导体芯片样品100的上部，由于电子显微镜200和光学显微镜300无法穿透金属层1，这样，在对半导体芯片样品100进行观察时，光学显微镜300和电子显微镜200均无法透过金属层1观察层间介质层2和器件区域层3，这样，也无法对目标位置进行确认。由此可选地，在采用光学显微镜300对半导体芯片样品100观察以确定目标位置之前，可先去除样品表面的金属层1，从而利于光学显微镜300和电子显微镜200对样品结构信息的观察，也便于定位目标位置。对于去除样品表面的金属层1的方法而言，可采用物理去除工艺进行，例如可采用机械研磨方法去除金属层1，也可以采用化学反应去除金属层1。
在本发明的一些实施例中，可采用物理机械研磨去除金属层1，例如可采用机械研磨设备将样品表面的金属层1研磨掉来去除金属层1。其中采用物理工艺去除样品表面的金属层1的方法可以包括：对样品表面的金属层1进行研磨，通过光学显微镜300观察以能够观察到层间介质层2来确认研磨掉金属层1，即在对半导体芯片样品100表面的金属层1进行研磨时，可通过光学显微镜300对半导体芯片样品100进行实时观察，由于光学显微镜300无法穿透金属层1，但光学显微镜300能够穿透层间介质层2，根据光学显微镜300的观察能够确认半导体芯片样品100表面的金属层1是否完全研磨掉。
在本发明的另一些实施例中，在去除表面的金属层1步骤中可采用化学刻蚀去除所述金属层1，即可通过金属层1与其它化学液体的产生化学反应来去除金属层1。例如，当半导体芯片样品100表面的金属较薄或者只有一层金属层1时，可通过特定的化学反应去除金属层1，从而能够减少去除金属层1的时间。需要说明的是，在去除样品表面的金属层1的工艺中，也可以采用化学和物理工艺结合的方法来去除金属层1。
在本发明的一些实施例中，如图2所示，在步骤S3中根据标记的所述目标位置进行研磨，其可以包括以下步骤：S301：对样品的表面进行研磨；S302：实时观察样品边缘外侧的结构到目标位置的距离以预测所述目标位置上方的所述层间介质层2的预测厚度，根据所述预测厚度研磨样品。具体地，在对半导体芯片样品100表面进行研磨时，根据边缘效应，半导体芯片样品100的边缘外侧会先研磨掉，这样在对半导体芯片样品100进行观察时，能够观察从外侧观察到半导体芯片样品100的结构信息，由此，根据观测到的结构信息，能够预判目标位置到层间介质层2的上表面的距离，从而能够预判目标位置上方的层间介质层2的厚度，这样可根据预测厚度对层间介质层2来进行研磨处理，不仅能够减少研磨时间，也能够避免研磨过度，提高制样成功率。
进一步地，由于电子显微镜200在不同电压条件下电子束穿透的层间介质层2的深度不一样，例如在电子显微镜200在低电压条件下穿透的深度较小，在高电压条件下穿透的深度大，在对半导体芯片样品100的边缘进行研磨时，由于半导体芯片样品100研磨的较快，半导体芯片样品100的边缘厚度大于半导体芯片样品100的目标位置处的厚度，通过电子显微镜200对半导体芯片样品100进行观察，当半导体芯片样品100到一定厚度时，此时半导体芯片样品100边缘的厚度满足在高电压条件下的电子显微镜200能够穿透边缘处的层间介质层2观察到其下方的器件区域层3，同时电子显微镜200在低电压条件下无法观测到器件区域层3，而同时通过高电压条件下的电子显微镜200对标记的目标位置进行观察时无法观察到目标位置，这样根据观察结果能够推测边缘处器件区域层3上方的层间介质层2的厚度。并对半导体芯片样品100继续进行研磨。
随着对半导体芯片样品100的研磨，目标位置上方的层间介质层2的厚度逐渐减小，当通过高电压条件下的电子显微镜200能够穿透层间介质层100观测到目标位置，而低电压条件下电子显微镜200无法观察到目标位置时，这样根据电子显微镜200在低电压和高电压条件下的观测结果从而能够判断目标位置处器件上方层间介质层2的厚度，从而根据预测厚度对半导体芯片样品100进行研磨。进一步地，当对目标位置的进行标记时可对目标位置的最外侧进行标记，由于晶圆的外边缘研磨较快，这样当目标位置最外侧的标记在低电压条件下电子显微镜能够观察到目标位置时，目标位置处的层间介质层2的厚度也不会太厚也不会太薄，进而能够避免研磨对器件造成损伤，也能够通过电子显微镜200观察的更加清楚。
可选地，在步骤S3中，根据所述目标位置的标记对样品进行研磨的步骤中还包括S303：观察样品的目标位置上方的层间介质的预测厚度达到预设厚度后，增加电子显微镜200的电压以对样品进行观察。具体地，电子显微镜200的透射深度较小，通过增加电子显微镜200的电压，能够增强电子显微镜200的透射深度，这样电子显微镜200能够穿透较浅的层间介质层2来观察期下方的器件区域层3。由此在对层间介质层2进行研磨时，当观测的层间介质层2到目标位置的厚度达到一定厚度时，增强电子显微镜200的电压，以使得电子显微镜200能够透过层间介质层2来观测目标位置，从而可控制研磨过程，保证层间介质层2无限减薄而不损伤器件区域层3，需要说明的是，这里的预设厚度可指电子显微镜200增压后能够透射的深度，即这里的预设厚度小于或等于增压后电子显微镜200的透射深度。
可选地，在所述步骤S2中，可采用激光器对所述目标位置进行激光标记。这样激光标记能够贯穿到半导体芯片样品100的表面，电子显微镜200穿透深度小，由此电子显微镜200能够通过半导体芯片样品100表面的标记来确认目标位置。
本发明还提出了一种半导体芯片样品目标位置的定位装置1000。
如图6所示，根据本发明实施例的半导体芯片样品目标位置的定位装置1000可以包括：电子显微镜200、光学显微镜300、标记装置400和处理装置500，处理装置500用于对样品进行处理以露出目标位置，光学显微镜300对样品进行观察以确定目标位置，标记装置400用于对目标位置进行标记，电子显微镜200用于对标记后的样品进行观察。
具体地，电子显微镜200的透射深度较小，无法穿透半导体芯片样品100的金属层1和层间介质层2来来观察目标位置，且电子显微镜200和光学显微镜300均无法穿透金属层1，通过处理装置500可以去除半导体芯片样品100表面的金属层1，光学显微镜300穿透层间介质层2的能力较强，去除半导体芯片样品100表面的金属层1后，光学显微镜300能够穿透层间介质层2观察其下方的器件区域层3，从而能够确认目标位置，确认目标位置后，通过标记装置400可对目标位置进行标记，这样电子显微镜200即使无法穿透层间介质层2看到目标位置，但电子显微镜200能够根据标记来确定目标位置，这样在进行制样时，根据电子显微镜200看到的目标位置的标记来对层间介质层2进行研磨，从而不需要反复多次研磨来确定目标位置，可减少稻苗电子显微镜的扫描范围和时间，也能够避免由于确认目标位置反复研磨而造成目标位置的过度研磨损伤，进而能够提高制样效率。
由此根据本发明实施例的半导体芯片样品目标位置的定位装置1000，通过处理装置500去除表面的金属层1，通过光学显微镜300确认目标位置，并通过标记装置400对目标位置进行标记，这样电子显微镜200能够根据目标位置打好的标记来确定目标位置，从而可不需要边研磨边确认目标位置，能够减少扫描范围和消耗的时间，而且根据边缘效应，在对层间介质层2进行研磨时，半导体芯片样品100的边缘外侧会先研磨下去，根据半导体芯片样品100外侧观察到的结构的信息到标记的距离来预判目标位置上方的层间介质层2的厚度，根据预判的厚度对层间介质层2进行研磨，从而能够避免研磨过度，也能够提高制样成功率。
可选地，处理装置500为研磨装置和/或刻蚀装置。即处理装置500可以为物理机械研磨设备，或者处理装置500可以为化学刻蚀设备，再或者处理装置500可以为能够采用机械研磨和化学刻蚀的设备，这样在对半导体芯片样品100进行制样时，可采用物理方法对半导体芯片样品100进行机械研磨处理以进行制样，也可采用化学刻蚀通过化学反应来对半导体芯片样品100进行处理以进行制样，或者可通过物理工艺和化学工艺结合的方法对半导体芯片样品100进行处理。例如，在去除样品表面的金属层1时，可采用机械研磨的方式去除金属层1，也可以采用特殊的化学反应来去除样品表面的金属层1。
进一步地，标记装置400可以为激光器，通过激光器可对半导体芯片样品100的目标位置进行激光标记，激光标记能够贯穿到半导体芯片样品100的表面，这样电子显微镜200通过激光标记能够确认目标位置，从而便于处理设备对半导体芯片样品100的处理制样，而且在半导体芯片样品100处理过程中，由于通过电子显微镜200能够观测目标位置，也能够避免处理过程中对目标位置造成的损伤，提高制样成功率。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种半导体芯片样品目标位置的定位方法，其特征在于，包括：
S1：提供半导体芯片样品；
S2：通过光学显微镜观察样品以确定目标位置，对所述目标位置进行标记；
S3：通过电子显微镜观察样品以确定所述目标位置的标记，根据所述目标位置的标记对样品进行研磨至相应位置。
2.根据权利要求1所述的半导体芯片样品目标位置的定位方法，其特征在于，在通过所述光学显微镜观察样品以确定目标位置之前，执行以下步骤：去除所述半导体芯片样品表面的金属层。
3.根据权利要求2所述的半导体芯片样品目标位置的定位方法，其特征在于，在去除样品表面的金属层的步骤中，包括以下步骤：对所述样品表面的金属层进行研磨；通过所述光学显微镜观察样品以能够观察所述层间介质层来确认研磨掉所述金属层。
4.根据权利要求2所述的半导体芯片样品目标位置的定位方法，其特征在于，采用物理机械研磨去除所述金属层。
5.根据权利要求2所述的半导体芯片样品目标位置的定位方法，其特征在于，采用化学刻蚀去除所述金属层。
6.根据权利要求1所述的半导体芯片样品目标位置的定位方法，其特征在于，在步骤S3根据所述目标位置的标记进行研磨中，包括：
S301：对样品的表面进行研磨；
S302：实时观察样品边缘外侧的结构到目标位置的标记的距离以预测所述目标位置上方的所述层间介质层的预测厚度，根据所述预测厚度研磨样品。
7.根据权利要求6所述的半导体芯片样品目标位置的定位方法，在步骤S3中包括S303：观察样品的所述目标位置上方的所述层间介质层的预测厚度达到预设厚度后，增加电子显微镜的电压以对样品进行观察并对样品进行研磨。
8.根据权利要求1所述的半导体芯片样品目标位置的定位方法，其特征在于，在所述步骤S2中，采用激光器对所述目标位置进行激光标记。
9.一种半导体芯片样品目标位置的定位装置，其特征在于，包括：电子显微镜、光学显微镜、标记装置和处理装置，所述处理装置用于对样品进行处理，所述光学显微镜对样品进行观察以确定目标位置，所述标记装置用于对所述目标位置进行标记，所述电子显微镜用于样品进行观察。
10.根据权利要求9所述的半导体芯片样品目标位置的定位装置，其特征在于，所述处理装置为研磨装置和/或刻蚀装置。
11.根据权利要求9所述的半导体芯片样品目标位置的定位装置，其特征在于，所述标记装置为激光器。
CN202010716832.9A 2020-07-23 2020-07-23 半导体芯片样品目标位置的定位方法和定位装置 Active CN111834273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010716832.9A CN111834273B (zh) 2020-07-23 2020-07-23 半导体芯片样品目标位置的定位方法和定位装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010716832.9A CN111834273B (zh) 2020-07-23 2020-07-23 半导体芯片样品目标位置的定位方法和定位装置

Publications (2)

Publication Number Publication Date
CN111834273A true CN111834273A (zh) 2020-10-27
CN111834273B CN111834273B (zh) 2021-04-13

Family

ID=72926530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010716832.9A Active CN111834273B (zh) 2020-07-23 2020-07-23 半导体芯片样品目标位置的定位方法和定位装置

Country Status (1)

Country Link
CN (1) CN111834273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115808341A (zh) * 2022-12-27 2023-03-17 胜科纳米(苏州)股份有限公司 一种半导体芯片样品剖面的研磨制样方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023108B (zh) * 2009-09-23 2012-06-06 中芯国际集成电路制造(上海)有限公司 透射电子显微镜样品的制备方法
CN104880340B (zh) * 2014-02-28 2018-01-02 中芯国际集成电路制造(上海)有限公司 透射电子显微镜样品的制备方法
CN204450180U (zh) * 2015-01-14 2015-07-08 中芯国际集成电路制造(北京)有限公司 一种样品研磨辅助装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115808341A (zh) * 2022-12-27 2023-03-17 胜科纳米(苏州)股份有限公司 一种半导体芯片样品剖面的研磨制样方法
CN115808341B (zh) * 2022-12-27 2024-01-26 胜科纳米(苏州)股份有限公司 一种半导体芯片样品剖面的研磨制样方法

Also Published As

Publication number Publication date
CN111834273B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US7022586B2 (en) Method for recycling a substrate
US11062879B2 (en) Face-on, gas-assisted etching for plan-view lamellae preparation
US10101246B2 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
CN102062710B (zh) 一种透射电子显微镜观测样品制备方法
US10784114B2 (en) Methods of enhancing surface topography on a substrate for inspection
JP4570980B2 (ja) 試料台及び試料加工方法
CN111834273B (zh) 半导体芯片样品目标位置的定位方法和定位装置
CN105118797A (zh) 一种栅氧化层缺陷的分析方法
CN110571163B (zh) 晶圆键合工艺的气泡缺陷处理方法
CN103645075A (zh) Tem样品的制作方法及其tem样品
CN105223383A (zh) 一种平面tem样品的制备方法
US7745236B2 (en) Floating gate process methodology
JP4335656B2 (ja) 顕微鏡用試料作製方法
CN108987263B (zh) 使SiC表面平坦化的方法
EP4044216A1 (en) Method for testing the stress robustness of a semiconductor substrate
KR100965216B1 (ko) 웨이퍼에서의 레이저 마킹 방법
KR102531691B1 (ko) 집속 이온빔을 이용한 투과전자현미경 시편의 제작방법
US20220285217A1 (en) Wafer thinning method
JP2002318178A (ja) 半導体結晶の欠陥評価方法
JP4037023B2 (ja) 透過電子顕微鏡用試料の切り込み加工方法及び作成方法
KR20050112261A (ko) 투과전자현미경 분석용 시편의 제작 방법.
Prejean et al. CMOS backside deprocessing with TMAH/IPA as a sample preparation procedure for failure analysis
Gounet et al. Failure analysis of Through-Silicon-Vias Aided by high-speed FIB silicon removal
US20210175122A1 (en) Semiconductor Wafer Dicing Process
Shen et al. Glancing Angle FIB De-layering for Embedded Defect and PVC Fault Isolation Analysis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant