CN111584452A - 引线框架、集成芯片结构及电源模块 - Google Patents

引线框架、集成芯片结构及电源模块 Download PDF

Info

Publication number
CN111584452A
CN111584452A CN202010257543.7A CN202010257543A CN111584452A CN 111584452 A CN111584452 A CN 111584452A CN 202010257543 A CN202010257543 A CN 202010257543A CN 111584452 A CN111584452 A CN 111584452A
Authority
CN
China
Prior art keywords
pin
base island
chip
lead frame
integrated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010257543.7A
Other languages
English (en)
Inventor
赖辉朋
全新
冯润渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGDAO ELECTRONICS CO Ltd
Original Assignee
SHENZHEN JINGDAO ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGDAO ELECTRONICS CO Ltd filed Critical SHENZHEN JINGDAO ELECTRONICS CO Ltd
Priority to CN202010257543.7A priority Critical patent/CN111584452A/zh
Publication of CN111584452A publication Critical patent/CN111584452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种引线框架、集成芯片结构及电源模块。该引线框架包括：与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，不与基岛连接的第三引脚，与第三基岛连接的第四引脚，与第四基岛连接的第五引脚，与第五基岛连接的第六引脚；第一、第二、第三、第四、第五基岛上至少具有一个芯片设置区，第一、第四、第五用于设置整流二极管芯片，第三基岛用于设置功率芯片；其中，第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米。减少了电路***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本，在实现引线框架的功能的同时提高了引线框架上设置芯片后形成的产品的可靠性。

Description

引线框架、集成芯片结构及电源模块
技术领域
本发明涉及集成电路封装技术领域，特别是涉及一种引线框架、一种集成芯片结构及一种电源模块。
背景技术
SOP，即Small Outline Package,一种小外形封装技术，指采用表面贴装式封装的集成电路芯片，此芯片通常有两排引脚，引脚对称，贴装到具有SOP结构的印刷电路板的芯片插座上进行终端集成。
随着集成电路技术的飞速发展，对封装工艺的要求也越来越高。但是受限于封装体的尺寸，如何在一个封装体内封装更多的芯片，成为现今研究的热点。
典型的封装工艺所能实现的多基岛引线框架通常在每个基岛上布置一个芯片，这对封装体整体尺寸的小型化和封装体内封装芯片的数量都构成了限制。特别在电源应用领域，电路中常需要用整流桥实现交流电转化为直流电，而用于连接整流桥的四个整流二极管芯片由于数量和连接关系的限制，难以集成于同一个封装体内。
发明内容
基于此，有必要针对上述问题，提供一种引线框架及一种集成芯片结构及一种电源模块。
一种引线框架,包括：
与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，不与基岛连接的第三引脚，与第三基岛连接的第四引脚，与第四基岛连接的第五引脚，与第五基岛连接的第六引脚；
所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛上至少具有一个用于设置芯片的芯片设置区，所述第一基岛、所述第四基岛、所述第五基岛用于设置整流二极管芯片，所述第三基岛用于设置功率芯片；其中，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均大于等于1.4毫米。
在其中一个实施例中，所述第二基岛用于设置控制芯片。
在其中一个实施例中，所述第四基岛具有大于等于2个用于设置芯片的芯片设置区。
在其中一个实施例中，所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛中，相邻两个基岛之间的间距大于等于0.2毫米且小于等于0.3毫米。
在其中一个实施例中，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均小于等于2.0毫米。
在其中一个实施例中，所述引线框架还包括第七引脚，所述第七引脚为所述引线框架的扩展引脚。
在其中一个实施例中，所述功率芯片为金属-氧化物半导体场效应晶体管。
上述引线框架，包括：与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，不与基岛连接的第三引脚，与第三基岛连接的第四引脚，与第四基岛连接的第五引脚，与第五基岛连接的第六引脚；所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛上至少具有一个用于设置芯片的芯片设置区，所述第一基岛、所述第四基岛、所述第五基岛用于设置整流二极管芯片，所述第三基岛用于设置功率芯片；其中，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均大于等于1.4毫米。通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电路***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架的功能的同时提高了引线框架上设置芯片后形成的产品的可靠性。
一种集成芯片结构，包括塑封体，所述集成芯片结构还包括上述任一项所述的引线框架，所述塑封体设置于所述引线框架上，第一引脚为所述集成芯片结构的第一交流输入引脚、第二引脚为所述集成芯片结构的接地引脚、第三引脚为所述集成芯片结构的片选信号引脚，第四引脚为所述集成芯片结构的漏极引脚、第五引脚为所述集成芯片结构的高压供电引脚，第六引脚为所述集成芯片结构的第二交流输入引脚。
在其中一个实施例中，所述集成芯片结构还包括设置于所述第四基岛上的N型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。
在其中一个实施例中，所述集成芯片结构还包括设置于所述第三基岛上的P型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。
上述集成芯片结构，包括塑封体及上述任一项所述的引线框架，所述塑封体设置于所述引线框架上，所述第一引脚为所述集成芯片结构的第一交流输入引脚、所述第二引脚为所述集成芯片结构的接地引脚、所述第三引脚为所述集成芯片结构的片选信号引脚，所述第四引脚为所述集成芯片结构的漏极引脚、所述第五引脚为所述集成芯片结构的高压供电引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电路***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本，提高了集成芯片结构的集成度。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架形成的集成芯片结构的交流输入、集成芯片结构的接地和集成芯片结构的高压供电功能的同时，提高了引线框架形成的集成芯片结构的可靠性。
一种电源模块，包括上述任一项所述的集成芯片结构。
上述电源模块，包括上述任一项所述的集成芯片结构，通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电源模块***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本，提高了电源模块内集成芯片结构的集成度。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架形成的集成芯片结构的交流输入、集成芯片结构的接地和集成芯片结构的高压供电功能的同时，提高了引线框架形成的集成芯片结构的可靠性，提高了电源模块的可靠性和市场竞争力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为一实施例中引线框架的结构示意图；
图2为另一实施例中引线框架的结构示意图；
图3为一实施例中集成芯片结构内部芯片设置示意图；
图4为另一实施例中集成芯片结构内部芯片设置示意图；
图5为再一实施例中集成芯片结构内部芯片设置示意图；
图6为一实施例中集成芯片结构的外观图；
图7为另一实施例中集成芯片结构的外观图；
图8为一实施例中电源模块的电路示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在集成电路(IC)行业，随着产品的集成度越来越高，下游电源模块或者驱动发光二极管(LED)的元器件变得越来越来越少，电路变得越来越简单，同时伴随着驱动电路的元器件的大幅减少，其生产成本也越来越低。为进一步减少当前市场上常用驱动电路上元器件数量和降低其生产成本，同时增强集成芯片结构的可靠性和竞争力，本申请提供了新的引线框架、集成芯片结构及电源模块。
如图1所示，在一个实施例中，提供一种引线框架,所述引线框架包括：与第一基岛102连接的第一引脚202，与第二基岛104连接的第二引脚204，不与基岛连接的第三引脚206，与第三基岛106连接的第四引脚208，与第四基岛108连接的第五引脚210，与第五基岛110连接的第六引脚212。第一基岛102、第二基岛104、第三基岛106、第四基岛108、第五基岛110上至少具有一个用于设置芯片的芯片设置区(图中未示出)，第一基岛102、第四基岛108、第五基岛110用于设置整流二极管芯片，第三基岛106用于设置功率芯片；其中，第一引脚202和第二引脚204、第五引脚210和第六引脚212之间的距离均大于等于1.4毫米。
在一个实施例中，第一基岛102和第五基岛110的长度均大于等于0.8毫米且小于等于1.0毫米，且第一基岛102和第五基岛110的宽度均大于等于1.0毫米且小于等于1.2毫米。第二基岛104的长度大于等于0.8毫米且小于等于1.0毫米，且第二基岛104的宽度大于等于1.0毫米且小于等于1.4毫米。在其他实施例中，每个基岛的尺寸可以根据需要布置芯片的数量和尺寸等进行设置，每个基岛的形状可以根据需要布置的芯片的尺寸和位置等进行设置，例如可以为正方形、长方形、L型等或者其他不规则形状等。并且多个基岛中的部分或全部基岛可以用于布置特殊尺寸的芯片或者需要特定布置位置的芯片。
在一个实施例中，整流二极管芯片为实现全波整流的N衬底二极管，二极管芯片的长度均大于等于0.7毫米且小于等于1.0毫米，且宽度大于等于0.7毫米且小于等于1.0毫米。
在一个实施例中，第二基岛104用于设置控制芯片。在一个实施例中，第二基岛104上设置的控制芯片为电源管理芯片。通过将芯片设置在独立的基岛上减少了整流二极管构成的整流电路对控制芯片的干扰，提高控制芯片的可靠性。
在一个实施例中，第四基岛108具有大于等于2个用于设置芯片的芯片设置区。
在一个实施例中，第一基岛102、第二基岛104、第三基岛106、第四基岛108、第五基岛110上除了具有设置芯片的芯片设置区外，还具有用于连接引线的引线焊接区，用于通过引线实现基岛上布置的芯片之间的电性连接，引线焊接区可以位于芯片设置区之外，基岛可以通过引线实现与其他基岛上布置的芯片之间的电性连接，该引线可以为金属引线，例如铜引线、金引线、银引线等，该引线可以通过引线键合的方法进行电性连接。
在一个实施例中，第一基岛102、第二基岛104、第三基岛106、第四基岛108、第五基岛110中的部分或全部基岛可以通过连筋(或称连接筋)与引线框架连接。该连筋可以与基岛连接，并连接至引线框架的边缘甚至外侧，以起到支撑该基岛的作用，特别对于尺寸较大以及易变形的基岛，可以有效的支撑基岛，使其结构和位置保持稳定。该连筋在连接到引线框架时，可以根据需要连接到引线框架的一侧或者多侧。该连筋伸出引线框架的部分可以在封装后进行裁切，以使封装体的边缘平整和美观。
在一个实施例中，第一基岛102、第二基岛104、第三基岛106、第四基岛108、第五基岛110中至少有一个基岛上设置有电阻芯片。
在一个实施例中，第一基岛102、第二基岛104、第三基岛106、第四基岛108、第五基岛110中，相邻两个基岛之间的间距大于等于0.2毫米且小于等于0.3毫米，即是任意两个相邻基岛之间的距离大于等于0.2毫米且小于等于0.3毫米，例如0.22毫米、0.24毫米、0.25毫米、0.27毫米、0.29毫米等。
在一个实施例中，第一引脚202和第二引脚204、第五引脚210和第六引脚212之间的距离均小于等于2.0毫米。
如图2所示，在一个实施例中，引线框架还包括第七引脚214，第七引脚214为引线框架的扩展引脚。在一个实施例中，第七引脚与相邻引脚之间的距离为0.8毫米。
在一个实施例中，第一基岛的长度为1.2毫米宽度为1.9毫米，第二基岛的长度为1.4毫米宽度为1.9毫米，第三基岛的长度为1.6毫米宽度为2.7毫米，第四基岛的长度为2.8毫米，第五基岛的宽度为1.0毫米。引线框架的长度为4.6毫米宽度为3.3毫米，相邻基岛之间距离为0.2毫米。
在一个实施例中，第七引脚214与第六基岛连接，所述第六基岛上至少具有一个用于设置芯片的芯片设置区。在一个实施例中，第七引脚214不与基岛连接。
在一个实施例中，引线框架上的部分或者全部引脚伸出引线框架的端部可以设置为弯折状，以便于与印刷电路板(PCB)连接，从而实现引线框架上的引脚与外部电路的电连接，当对该引线框架进行封装后，该多个引脚仍然伸出塑封体外。
在一个实施例中，所述功率芯片为金属-氧化物半导体场效应晶体管。
上述引线框架，包括：与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，不与基岛连接的第三引脚，与第三基岛连接的第四引脚，与第四基岛连接的第五引脚，与第五基岛连接的第六引脚；所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛上至少具有一个用于设置芯片的芯片设置区，所述第一基岛、所述第四基岛、所述第五基岛用于设置整流二极管芯片，所述第三基岛用于设置功率芯片；其中，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均大于等于1.4毫米。通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电路***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架的功能的同时提高了引线框架上设置芯片后形成的产品的可靠性。
在一个实施例中，提供一种集成芯片结构，包括塑封体，所述集成芯片结构还包括上述任一项所述的引线框架，所述塑封体设置于所述引线框架上，所述第一引脚为所述集成芯片结构的第一交流输入引脚(AC1引脚)、所述第二引脚为所述集成芯片结构的接地引脚(GND引脚)、所述第三引脚为所述集成芯片结构的片选信号引脚(CS引脚)，所述第四引脚为所述集成芯片结构的漏极引脚(D引脚)、所述第五引脚为所述集成芯片结构的高压供电引脚(HV引脚)，所述第六引脚为所述集成芯片结构的第二交流输入引脚(AC2引脚)。
在一个实施例中，所述集成芯片结构还包括设置于所述第四基岛上的N型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。如图3所示，为引线框架如图1时一实施例中集成芯片结构内部芯片设置图，其中，整流二极管芯片1位于第一基岛102，整流二极管芯片4、整流二极管芯片5和续流二极管芯片6位于第四基岛108，整流二极管芯片7位于第五基岛110，控制芯片2位于第二基岛104，功率芯片3位于第三基导106，整流二极管芯片1、4、5、7的负极均通过导电胶设置在对应的基岛上，并通过导电胶与对应的基导电连接，整流二极管芯片1的正极与集成芯片结构的接地引脚(GND引脚)204、整流二极管芯片1的负极与整流二极管芯片4的正极、整流二极管芯片5的正极与整流二极管芯片7的负极、整流二极管芯片7的正极与集成芯片结构的接地引脚(GND引脚)204均通过引线进行连接后，共同构成集成芯片结构内的整流电路，续流二极管6的负极通过导电胶与第四基岛连接，续流二极管6的正极通过引线与集成芯片结构的漏极引脚(D引脚)208连接，控制芯片2的电源端与集成芯片结构的高压供电引脚(HV引脚)210之间通过引线连接，为控制芯片2提供电源，控制芯片2的栅极端与功率芯片3的控制端之间通过引线连接后，控制功率芯片3的开通和关断，控制芯片2的接地端通过引线连接集成芯片结构的接地引脚(GND引脚)204，功率芯片3的输出端分别与控制芯片2的片选端(CS端)和所述集成芯片结构的片选信号引脚(CS引脚)206之间通过引线连接，实现电源信号的反馈，控制芯片2通过绝缘胶设置于第二基导上，功率芯片3的输入端通过导电胶设置在第三基导基岛106上，通过导电胶与集成芯片结构的漏极引脚(D引脚)208连接。
如图4所示，为引线框架芯片如图2所示时一实施例中集成芯片结构内部芯片设置图，其中，整流二极管芯片11位于第一基岛102，整流二极管芯片44、整流二极管芯片55和续流二极管芯片66位于第四基岛108，整流二极管芯片77位于第五基岛110，控制芯片22位于第二基岛104，功率芯片33位于第三基导106，整流二极管芯片11、44、55、77的负极均通过导电胶设置在对应的基岛上，并通过导电胶与对应的基导电连接，整流二极管芯片11的正极与集成芯片结构的接地引脚(GND引脚)204、整流二极管芯片11的负极与整流二极管芯片44的正极、整流二极管芯片55的正极与整流二极管芯片77的负极、整流二极管芯片77的正极与集成芯片结构的接地引脚(GND引脚)204均通过引线进行连接后，共同构成集成芯片结构内的整流电路，续流二极管66的负极通过导电胶与第四基岛连接，续流二极管66的正极通过引线与集成芯片结构的漏极引脚(D引脚)208连接，控制芯片22的电源端与集成芯片结构的高压供电引脚(HV引脚)210之间通过引线连接，为控制芯片22提供电源，控制芯片22的栅极端与功率芯片33的控制端之间通过引线连接后，控制功率芯片33的开通和关断，控制芯片22的接地端通过引线连接集成芯片结构的接地引脚(GND引脚)204，控制芯片22的扩展端(ROVP端)通过引线连接集成芯片结构的扩展引脚(ROVP引脚)214，功率芯片33的输出端分别与控制芯片22的片选端(CS端)和所述集成芯片结构的片选信号引脚(CS引脚)206之间通过引线连接，实现电源信号的反馈，控制芯片22通过绝缘胶设置于第二基导上，功率芯片33的输入端通过导电胶设置在第三基导基岛106上，通过导电胶与集成芯片结构的漏极引脚(D引脚)208连接。
在其中一个实施例中，所述集成芯片结构还包括设置于所述第三基岛上的P型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。如图5所示，为一实施例中集成芯片结构内部引线框架芯片设置图，其中，整流二极管芯片10位于第一基岛102，整流二极管芯片40、整流二极管芯片50位于第四基岛108，整流二极管芯片70位于第五基岛110，控制芯片20位于第二基岛104、功率芯片30、续流二极管芯片60位于第三基导106，整流二极管芯片10、40、50、70的负极均通过导电胶设置在对应的基岛上，并通过导电胶与对应的基导电连接，整流二极管芯片10的正极与集成芯片结构的接地引脚204、整流二极管芯片10的负极与整流二极管芯片40的正极、整流二极管芯片50的正极与整流二极管芯片70的负极、整流二极管芯片70的正极与集成芯片结构的接地引脚204均通过引线进行连接后，共同构成集成芯片结构内的整流电路，续流二极管60的正极通过导电胶与第三基岛连接，续流二极管60的负极通过引线与集成芯片结构的高压供电引脚210连接，控制芯片20的电源端与集成芯片结构的高压供电引脚210之间通过引线连接，为控制芯片20提供电源，控制芯片20的栅极端与功率芯片的控制端之间通过引线连接后，控制功率芯片30的开通和关断，控制芯片20的接地端通过引线连接集成芯片结构的接地引脚204，功率芯片30的输出端分别与控制芯片20的片选端和所述集成芯片结构的片选信号引脚206之间通过引线连接，实现电源信号的反馈，控制芯片20通过绝缘胶设置于第二基导上，功率芯片30的输入端通过导电胶设置在第三基导基岛106上，通过导电胶与集成芯片结构的漏极引脚208连接。
如图6所示，为一实施例中集成芯片结构的外观图，包括塑封体301、第一交流输入引脚302、接地引脚304、片选信号引脚306、漏极引脚308、高压供电引脚310、第二交流输入引脚312。
如图7所示，为另一实施例中集成芯片结构的外观图，包括塑封体401、第一交流输入引脚(AC1引脚)402、接地引脚(GND引脚)404、片选信号引脚(CS引脚)406、漏极引脚(D引脚)408、高压供电引脚(HV引脚)410、第二交流输入引脚(AC2引脚)412，扩展引脚(ROVP引脚)414。
上述集成芯片结构，包括塑封体及上述任一项所述的引线框架，所述塑封体设置于所述引线框架上，所述第一引脚为所述集成芯片结构的第一交流输入引脚、所述第二引脚为所述集成芯片结构的接地引脚、所述第三引脚为所述集成芯片结构的片选信号引脚，所述第四引脚为所述集成芯片结构的漏极引脚、所述第五引脚为所述集成芯片结构的高压供电引脚，所述第六引脚为所述集成芯片结构的第二交流输入引脚。通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电路***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本，提高了集成芯片结构的集成度。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架形成的集成芯片结构的交流输入、集成芯片结构的接地和集成芯片结构的高压供电功能的同时，提高了引线框架形成的集成芯片结构的可靠性。
一种电源模块，包括上述任一项所述的集成芯片结构。
如图8所示，为一实施例中的电源模块，包括第一滤波电容C1、储能电感L1、第二滤波电容C2、负载R2，集成芯片结构U1，集成芯片结构U1的第一交流输入引脚AC1和第二交流输入引脚AC2分别与交流电源的火线端L、第一滤波电容C1的一段和零线端N、第一滤波电容C1的另一端电连接；集成芯片结构U1的高压供电引脚HV与第二滤波电容C2、负载R2的一端连接；集成芯片结构U1的漏极引脚D与储能电感L1的一端连接，储能电感L1的另一端与第二滤波电容C2及负载R2的另一端连接；集成芯片结构U1的片选信号引脚CS通过电阻R3接地。使用该电池模块的LED产品并联在负载R2的两端。
上述电源模块，包括上述任一项所述的集成芯片结构，通过将整流二极管芯片设置在第一基岛、第四基岛、第五基岛的芯片设置区，并将功率芯片设置在第三基岛上，实现了将整流桥的四个整流二极管芯片与控制芯片集成在同一个引线框架上的目的，减少了电源模块***元器件的数量，增加了相同大小的引线框架上设置的芯片的数量，降低了生产成本，提高了电源模块内集成芯片结构的集成度。第一引脚和第二引脚、第五引脚和第六引脚之间的距离均大于等于1.4毫米，在实现引线框架形成的集成芯片结构的交流输入、集成芯片结构的接地和集成芯片结构的高压供电功能的同时，提高了引线框架形成的集成芯片结构的可靠性，提高了电源模块的可靠性和市场竞争力。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种引线框架,其特征在于，所述引线框架包括：
与第一基岛连接的第一引脚，与第二基岛连接的第二引脚，不与基岛连接的第三引脚，与第三基岛连接的第四引脚，与第四基岛连接的第五引脚，与第五基岛连接的第六引脚；
所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛上至少具有一个用于设置芯片的芯片设置区，所述第一基岛、所述第四基岛、所述第五基岛用于设置整流二极管芯片，所述第三基岛用于设置功率芯片；其中，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均大于等于1.4毫米。
2.根据权利要求1所述的引线框架，其特征在于，所述第二基岛用于设置控制芯片。
3.根据权利要求1所述的引线框架，其特征在于，所述第四基岛具有大于等于2个用于设置芯片的芯片设置区。
4.根据权利要求1所述的引线框架，其特征在于，所述第一基岛、所述第二基岛、所述第三基岛、所述第四基岛、所述第五基岛中，相邻两个基岛之间的间距大于等于0.2毫米且小于等于0.3毫米。
5.根据权利要求1所述的引线框架，其特征在于，所述第一引脚和所述第二引脚、所述第五引脚和所述第六引脚之间的距离均小于等于2.0毫米。
6.根据权利要求1所述的引线框架，其特征在于，所述引线框架还包括第七引脚，所述第七引脚为所述引线框架的扩展引脚。
7.根据权利要求1所述的引线框架，其特征在于，所述功率芯片为金属-氧化物半导体场效应晶体管。
8.一种集成芯片结构，包括塑封体，其特征在于，所述集成芯片结构包括权利要求1-7任一项所述的引线框架，所述塑封体设置于所述引线框架上，第一引脚为所述集成芯片结构的第一交流输入引脚、第二引脚为所述集成芯片结构的接地引脚、第三引脚为所述集成芯片结构的片选信号引脚，第四引脚为所述集成芯片结构的漏极引脚、第五引脚为所述集成芯片结构的高压供电引脚，第六引脚为所述集成芯片结构的第二交流输入引脚。
9.根据权利要求8所述的集成芯片结构，其特征在于，所述集成芯片结构还包括设置于所述第四基岛上的N型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。
10.根据权利要求8所述的集成芯片结构，其特征在于，所述集成芯片结构还包括设置于所述第三基岛上的P型衬底的续流二极管芯片，所述集成芯片结构的整流二极管芯片均为N型衬底的整流二极管芯片。
11.一种电源模块，其特征在于，所述电源模块包括权利要求8-10任一项所述的集成芯片结构。
CN202010257543.7A 2020-04-03 2020-04-03 引线框架、集成芯片结构及电源模块 Pending CN111584452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010257543.7A CN111584452A (zh) 2020-04-03 2020-04-03 引线框架、集成芯片结构及电源模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010257543.7A CN111584452A (zh) 2020-04-03 2020-04-03 引线框架、集成芯片结构及电源模块

Publications (1)

Publication Number Publication Date
CN111584452A true CN111584452A (zh) 2020-08-25

Family

ID=72124335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010257543.7A Pending CN111584452A (zh) 2020-04-03 2020-04-03 引线框架、集成芯片结构及电源模块

Country Status (1)

Country Link
CN (1) CN111584452A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745186A (zh) * 2021-08-30 2021-12-03 深圳云潼科技有限公司 芯片框架和功率模块芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201717263U (zh) * 2010-07-06 2011-01-19 日银Imp微电子有限公司 一种桥式驱动电路芯片
CN107516654A (zh) * 2017-08-01 2017-12-26 广东气派科技有限公司 一种集成电路封装结构
CN110600450A (zh) * 2019-10-25 2019-12-20 山东晶导微电子股份有限公司 用于布置芯片的引线框架、封装体以及电源模块
CN210182373U (zh) * 2019-01-25 2020-03-24 江苏友润微电子有限公司 一种双基岛多芯片多工艺封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201717263U (zh) * 2010-07-06 2011-01-19 日银Imp微电子有限公司 一种桥式驱动电路芯片
CN107516654A (zh) * 2017-08-01 2017-12-26 广东气派科技有限公司 一种集成电路封装结构
CN210182373U (zh) * 2019-01-25 2020-03-24 江苏友润微电子有限公司 一种双基岛多芯片多工艺封装结构
CN110600450A (zh) * 2019-10-25 2019-12-20 山东晶导微电子股份有限公司 用于布置芯片的引线框架、封装体以及电源模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745186A (zh) * 2021-08-30 2021-12-03 深圳云潼科技有限公司 芯片框架和功率模块芯片

Similar Documents

Publication Publication Date Title
CN101325197B (zh) 具有共同封装的肖特基二极管的高压高功率升压变换器
US6661032B2 (en) Light emitting diode package structure having an electro-static protective diode
US6635902B1 (en) Serial connection structure of light emitting diode chip
US20120193772A1 (en) Stacked die packages with flip-chip and wire bonding dies
CN105283956A (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
CN103107171B (zh) 一种倒装芯片的半导体器件
TWI415309B (zh) Preform Molded Polycrystalline Bearing Modules with Lead Frame Type
US11387226B2 (en) Chip power supply system, chip, PCB, and computer device
CN110600450A (zh) 用于布置芯片的引线框架、封装体以及电源模块
CN219017646U (zh) 一种用于高压buck开关电源芯片的封装体
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
CN111584452A (zh) 引线框架、集成芯片结构及电源模块
US8283757B2 (en) Quad flat package with exposed common electrode bars
CN201523329U (zh) 直插式双二极管小电流整流模块
CN111564425B (zh) 集成芯片结构、引线框架、电源模块
CN216213439U (zh) 一种全彩led显示单元及led线路板
CN212461690U (zh) 一种tvs抑制保护及续流保护型整流桥集成封装模块
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN111710665A (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN216749880U (zh) 集成驱动元件用组合框架、集成驱动组件
CN201657457U (zh) 小功率单向全波桥式整流器
CN205984972U (zh) 一种引线框架结构
CN212182321U (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN214898436U (zh) 一种多基岛引线框架芯片封装结构及电源模组驱动电路
CN117673064B (zh) 智能功率模块和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825