CN111446261B - 一种显示面板及其制备方法、显示装置 - Google Patents
一种显示面板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN111446261B CN111446261B CN202010260716.0A CN202010260716A CN111446261B CN 111446261 B CN111446261 B CN 111446261B CN 202010260716 A CN202010260716 A CN 202010260716A CN 111446261 B CN111446261 B CN 111446261B
- Authority
- CN
- China
- Prior art keywords
- layer
- display panel
- electrode layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 11
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 239000011159 matrix material Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 324
- 238000002161 passivation Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 25
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- -1 polyethylene Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000747 poly(lactic acid) Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004626 polylactic acid Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种显示面板及其制备方法、显示装置,一方面,通过在所述显示面板中增加黑色矩阵层,削弱无机半导体自发光器件的光对薄膜晶体管层内部器件的影响,同时可以避免不同像素间产生串色现象。另一方面,通过在所述显示面板中增加反光层,可以将无机半导体自发光器件朝向薄膜晶体管层的光进行反射处理,提高无机半导体自发光器件的光的利用率,进而提高显示面板的发光效率。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种显示面板及其制备方法、显示装置。
背景技术
显示装置可以把计算机的数据变换成各种文字、数字、符号或直观的图像显示出来,并且可以利用键盘等输入工具把命令或数据输入计算机,借助***的硬件和软件随时增添、删改、变换显示内容。显示装置根据所用之显示器件分为等离子、液晶、发光二极管和阴极射线管等类型。
LCD(英文全称:Liquid Crystal Display,液晶显示器)。液晶显示器是以液晶材料为基本组件,在两块平行板之间填充液晶材料,通过电压来改变液晶材料内部分子的排列状况,以达到遮光和透光的目的来显示深浅不一,错落有致的图象,而且只要在两块平板间再加上三原色的滤光层,就可实现彩色图象的显示。
随着显示技术的发展,高分辨率、轻薄、高色域和高亮度成了市场和技术的需求,在此背景下,柔性、自发光等技术逐渐取代传统的刚性LCD平板显示。现有自发光技术主要分为无机半导体自发光(micro/mini LED)和有机半导体自发光(OLED)技术两类,其中micro/mini LED技术因结构简单,稳定性和发光效率高而成为了研究热点。
其中,micro/mini LED要实现精细化、大型化和低成本化显示,需与LCD及OLED一样在玻璃或塑料等可大尺寸化批量生产的基板上进行TFT驱动显示,基于此,TFT+micro/mini LED将是量产化的重要方向。
由于无机半导体自发光(micro/mini LED)器件产生的光线发射角度很大,具有发散性,因此会有部分光线向下照射显示面板中的像素电极层以及薄膜晶体管层等器件,长时间的照射会对显示面板中的器件产生影响,例如温度升高造成器件老化。另外,由于无机半导体自发光(micro/mini LED)器件产生的光线发射角度很大,会在相邻像素之间形成光串色现象;无机半导体自发光(micro/mini LED)器件产生的光线会背向显示面板的显示方向发射,由此会造成无机半导体自发光器件的光的利用率降低,显示面板的发光效率低下等问题。因此,需要寻求一种新型的显示面板以解决上述问题。
发明内容
本发明的目的是提供一种显示面板及其制备方法、显示装置,其能够解决现有的显示面板中存在的光串色现象、光线利用率低下以及显示面板发光效率低下等问题。
为了解决上述问题,本发明提供了一种显示面板,其包括:基板;薄膜晶体管层,设置于所述基板上;第一钝化层,设置于所述薄膜晶体管层上;像素电极层,设置于所述第一钝化层上,且通过第一过孔连接至所述薄膜晶体管层上;接触电极层,设置于所述像素电极层上;第二钝化层,设置于所述像素电极层上,且延伸至所述第一钝化层上;以及黑色矩阵层,设置于所述第二钝化层上。
进一步的,其中所述显示面板还包括:反光层,设置于所述黑色矩阵层上,且部分覆盖于所述接触电极层上。
进一步的,其中所述显示面板还包括:反光层,设置于所述第一钝化层与所述像素电极层之间。
进一步的,其中所述显示面板还包括:绝缘层,设置于所述反光层与所述像素电极层之间。
进一步的,其中所述薄膜晶体管层包括:栅极层,设置于所述基板上;栅极绝缘层,设置于所述栅极层上,且延伸覆盖于所述基板上;有源层,设置于所述栅极绝缘层上;以及源漏极层,设置于所述有源层上;其中,所述第一钝化层设置于所述源漏极层上。
进一步的,其中所述薄膜晶体管层包括:有源层,设置于所述基板上;栅极绝缘层,设置于所述有源层上;栅极层,设置于所述栅极绝缘层上;层间绝缘层,设置于所述栅极层上;以及源漏极层,设置于所述层间绝缘层上,且通过连接孔连接至所述有源层上;其中,所述第一钝化层设置于所述源漏极层上。
为了解决上述问题,本发明还提供了一种显示面板的制备方法,其包括以下步骤:提供一基板;在所述基板上制备薄膜晶体管层;在所述薄膜晶体管层上制备第一钝化层;在所述第一钝化层上制备像素电极层,且所述像素电极层通过第一过孔连接至所述薄膜晶体管层上;在所述像素电极层上制备接触电极层;在所述像素电极层上制备第二钝化层,且所述第二钝化层延伸至所述第一钝化层上;以及在所述第二钝化层上制备黑色矩阵层。
进一步的,其中所述显示面板的制备方法还包括以下步骤:在所述黑色矩阵层上制备反光层,且所述反光层部分覆盖于所述接触电极层上。
进一步的,其中所述显示面板的制备方法还包括以下步骤:在所述第一钝化层与所述像素电极层之间制备反光层。
为了解决上述问题,本发明还提供了一种显示装置,包括本发明所涉及的显示面板。
本发明的优点是:本发明涉及一种显示面板及其制备方法、显示装置,一方面,通过在所述显示面板中增加黑色矩阵层,削弱无机半导体自发光器件的光对薄膜晶体管层内部器件的影响,同时可以避免不同像素间产生串色现象。另一方面,通过在所述显示面板中增加反光层,可以将无机半导体自发光器件朝向薄膜晶体管层的光进行反射处理,提高无机半导体自发光器件的光的利用率,进而提高显示面板的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为实施例1的显示面板的结构示意图。
图2为实施例1的显示面板的制备流程图。
图3为实施例1的显示面板的制备半成品图一。
图4为实施例1的显示面板的制备半成品图二。
图5为实施例1的显示面板的制备半成品图三。
图6为实施例1的显示面板的制备半成品图四。
图7为实施例1的显示面板的制备半成品图五。
图8为实施例2的显示面板的结构示意图。
图9为实施例2的显示面板的制备流程图。
图10为实施例3的显示面板的结构示意图。
图11为实施例3的显示面板的制备流程图。
图中部件标识如下:
100、显示面板
1、基板 2、薄膜晶体管层
3、第一钝化层 4、像素电极层
5、接触电极层 6、第二钝化层
7、黑色矩阵层 8、反光层
9、绝缘层 10、平坦层
21、栅极层 22、栅极绝缘层
23、有源层 24、源漏极层
25、层间绝缘层。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例,以向本领域中的技术人员完整介绍本发明的技术内容,以举例证明本发明可以实施,使得本发明公开的技术内容更加清楚,使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现,本发明的保护范围并非仅限于文中提到的实施例,下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是附图中的方向,本文所使用的方向用语是用来解释和说明本发明,而不是用来限定本发明的保护范围。
在附图中,结构相同的部件以相同数字标号表示,各处结构或功能相似的组件以相似数字标号表示。此外,为了便于理解和描述,附图所示的每一组件的尺寸和厚度是任意示出的,本发明并没有限定每个组件的尺寸和厚度。
当某些组件,被描述为“在”另一组件“上”时,所述组件可以直接置于所述另一组件上;也可以存在一中间组件,所述组件置于所述中间组件上,且所述中间组件置于另一组件上。当一个组件被描述为“安装至”或“连接至”另一组件时,二者可以理解为直接“安装”或“连接”,或者一个组件通过一中间组件“安装至”或“连接至”另一个组件。
实施例1
如图1所示,本实施例提供了一种显示装置,包括显示面板100。所述显示面板100包括:基板1、薄膜晶体管层2、第一钝化层3、像素电极层4、接触电极层5、第二钝化层6、黑色矩阵层7以及反光层8。
其中,基板1可以采用柔性基板,具有阻隔水氧作用,基板1可具有较好的抗冲击能力,可以有效保护显示面板100。基板1的材质包括玻璃、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚对苯二甲酸乙二醇酯、聚酰亚胺或聚氨酯中的一种或多种。
如图1所示,所述薄膜晶体管层2设置于所述基板1上,用以控制像素的电子转化,且为显示面板100提供电路支持。其中,所述薄膜晶体管层2包括:栅极层21、栅极绝缘层22、有源层23以及源漏极层24。
如图1所示,所述栅极层21设置于所述基板1上,其材质为金属,如铜Cu或钼Mo。
如图1所示,栅极绝缘层22设置于所述栅极层21上,且延伸覆盖于所述基板1上。其主要是用于防止栅极层21与有源层23之间接触产生短路现象。栅极绝缘层22的材质可以采用SiO2、SiNx中的一种或多种。
如图1所示,有源层23设置于所述栅极绝缘层22上,其材质可以为ITZO或者IGZO。
如图1所示,源漏极层24设置于所述有源层23上,其材质为金属,如铜Cu或钼Mo。
如图1所示,第一钝化层3设置于所述薄膜晶体管层2上,其主要是用于防止像素电极层4与有源层23之间的接触产生短路现象。
如图1所示,像素电极层4设置于所述第一钝化层3上,且通过第一过孔连接至所述薄膜晶体管层2上。具体的,所述像素电极层4通过第一过孔连接至所述源漏极层24上。由此可以通过源漏极层24从薄膜晶体管2中获得电信号,为显示面板100的发光提供电信号。
如图1所示,接触电极层5设置于所述像素电极层4上,由此可以与接触电极层5之间形成电连接。
如图1所示,第二钝化层6设置于所述像素电极层4上,且延伸至所述第一钝化层3上,由此可以避免黑色矩阵层7与像素电极之间的接触。
如图1所示,黑色矩阵层7设置于所述第二钝化层6上。由于无机半导体自发光(micro/mini LED)器件产生的光线发射角度很大,具有发散性,因此会有部分光线向下照射显示面板100中的像素电极层4以及薄膜晶体管层2等,长时间的照射会对像素电极层4以及薄膜晶体管层2等产生影响,例如温度升高造成器件老化。另一方面,由于无机半导体自发光(micro/mini LED)器件产生的光线发射角度很大,会在相邻像素之间形成光串色现象。本实施例通过在所述显示面板100中增加黑色矩阵层7,可以削弱无机半导体自发光器件的光对薄膜晶体管层内部器件的影响,同时可以避免不同像素间产生串色现象。
如图1所示,反光层8设置于所述黑色矩阵层7上,且部分覆盖于所述接触电极层5上。由于无机半导体自发光(micro/mini LED)器件产生的光线发射角度很大,具有发散性,因此会有部分光线背向显示面板的显示方向,由此会造成无机半导体自发光器件的光的利用率降低,显示面板的发光效率低下等问题。本实施例中通过增加反光层8,可以将无机半导体自发光器件朝向薄膜晶体管层的光进行反射处理,提高无机半导体自发光器件的光的利用率,进而提高显示面板的发光效率。
如图2所示,本实施例还提供了本实施例所述的显示面板100的制备方法,其包括以下步骤:S1,提供一基板1;S2,在所述基板1上制备薄膜晶体管层2;S3,在所述薄膜晶体管层2上制备第一钝化层3;S4,在所述第一钝化层3上制备像素电极层4,且所述像素电极层4通过第一过孔连接至所述薄膜晶体管层2上;S5,在所述像素电极层4上制备接触电极层5;S6,在所述像素电极层4上制备第二钝化层6,且所述第二钝化层6延伸至所述第一钝化层3上;S7,在所述第二钝化层6上制备黑色矩阵层7;以及S8,在所述黑色矩阵层7上制备反光层8,且所述反光层8部分覆盖于所述接触电极层5上。
如图3所示,其为像素电极层4制备完成之后的半成品图。
如图4所示,S5具体为在所述像素电极层4上沉积接触电极层5,并通过曝光显影、刻蚀工艺对接触电极层5进行图案化处理,形成如图7所示的图案。
如图5所示,S6具体为通过PECVD(英文全称:Plasma Enhanced Chemical VaporDeposition,等离子体增强化学的气相沉积法)在接触电极层5上沉积第二钝化层6。
如图6、图7所示,S7具体为在第二钝化层6上涂布制备黑色矩阵层7,然后通过光刻工艺挖孔露出接触电极层5。
S8具体为在所述黑色矩阵层7上进行反光层8沉积,并通过光刻工艺实现图案化,露出接触电极层5,形成图1所示的显示面板。
实施例2
如图8所示,本实施例的显示面板包括了实施例1的显示面板的大部分技术特征,本实施例的显示面板与实施例1的显示面板的区别在于:本实施例的显示面板中反光层8设置于所述第一钝化层3与所述像素电极层4之间,而不是实施例1的显示面板中的设置于所述黑色矩阵层7上。
如图2所示,本实施例的显示面板与实施例1的显示面板的区别还在于:本实施例中的所述显示面板还包括绝缘层9,设置于所述反光层8与所述像素电极层4之间。主要是避免反光层8与像素电极层4接触产生反光层漏电现象,进而避免产生寄生电容增加,充电率不足,显示效果异常等现象。
如图8所示,本实施例的显示面板与实施例1的显示面板的区别还在于:本实施例的显示面板还包括平坦层10,设置于所述第一钝化层3与所述反光层8之间。平坦层10主要是起平整作用,为其上的反光层10的制备提供一平整的表面。
综上,本实施例的显示面板通过增加黑色矩阵层7,可以削弱无机半导体自发光器件的光对薄膜晶体管层内部器件的影响,同时可以避免不同像素间产生串色现象。本实施例的显示面板中增加反光层8,可以将无机半导体自发光器件朝向薄膜晶体管层的光进行反射处理,提高无机半导体自发光器件的光的利用率,进而提高显示面板100的发光效率。
如图9所示,本实施例还提供了本实施例所述的的显示面板100的制备方法,其包括以下步骤:S1,提供一基板1;S2,在所述基板1上制备薄膜晶体管层2;S3,在所述薄膜晶体管层2上制备第一钝化层3;S4,在所述第一钝化层3上制备一层平坦层10;S5,在所述平坦层10上制备反光层8;S6,在所述反光层8上制备绝缘层9;S7,在所述反光层上制备像素电极层4,且所述像素电极层4通过第一过孔连接至所述薄膜晶体管层2上;S8,在所述像素电极层4上制备接触电极层5;S9,在所述像素电极层4上制备第二钝化层6,且所述第二钝化层6延伸至所述绝缘层9上;以及S10,在所述第二钝化层6上制备黑色矩阵层7。
实施例3
如图10所示,本实施例的显示面板包括实施例1的显示面板的大部分技术特征,本实施例的显示面板与实施例1的显示面板的区别在于:本实施例的显示面板中反光层8设置于所述第一钝化层3与所述像素电极层4之间,而不是实施例1的显示面板中的设置于所述黑色矩阵层7上。
如图10所示,本实施例的显示面板与实施例1的显示面板的区别还在于:本实施例的显示面板还包括绝缘层9,设置于所述反光层8与所述像素电极层4之间。主要是避免反光层8与像素电极层4接触产生反光层漏电现象,进而避免产生寄生电容增加,充电率不足,显示效果异常等现象。
如图10所示,本实施例的显示面板与实施例1的显示面板的区别还在于:本实施例的显示面板中的所述薄膜晶体管层2包括:栅极层21、栅极绝缘层22、有源层23、源漏极层24以及层间绝缘层25。
其中,有源层23设置于所述基板1上;栅极绝缘层22设置于所述有源层23上;栅极层21设置于所述栅极绝缘层22上;层间绝缘层25设置于所述栅极层21上;源漏极层24设置于所述层间绝缘层25上,且通过连接孔连接至所述有源层23上;其中,所述第一钝化层3设置于所述源漏极层24上。
综上,本实施例的显示面板通过增加黑色矩阵层7,可以削弱无机半导体自发光器件的光对薄膜晶体管层内部器件的影响,同时可以避免不同像素间产生串色现象。本实施例的显示面板中增加反光层8,可以将无机半导体自发光器件朝向薄膜晶体管层的光进行反射处理,提高无机半导体自发光器件的光的利用率,进而提高显示面板100的发光效率。
如图11所示,本实施例还提供了本实施例所述的的显示面板100的制备方法,其包括以下步骤:S1,提供一基板1;S2,在所述基板1上制备薄膜晶体管层2;S3,在所述薄膜晶体管层2上制备第一钝化层3;S4,在所述第一钝化层3上制备反光层8;S5,在所述反光层8上制备绝缘层9;S6,在所述反光层上制备像素电极层4,且所述像素电极层4通过第一过孔连接至所述薄膜晶体管层2上;S7,在所述像素电极层4上制备接触电极层5;S8,在所述像素电极层4上制备第二钝化层6,且所述第二钝化层6延伸至所述绝缘层9上;以及S9,在所述第二钝化层6上制备黑色矩阵层7。
以上对本申请所提供的显示面板及其制备方法、显示装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (5)
1.一种显示面板,其特征在于,包括:
基板;
薄膜晶体管层,设置于所述基板上;
第一钝化层,设置于所述薄膜晶体管层上;
像素电极层,设置于所述第一钝化层上,且通过第一过孔连接至所述薄膜晶体管层上;
接触电极层,设置于所述像素电极层上;
第二钝化层,设置于所述像素电极层上,且延伸至所述第一钝化层上;以及
黑色矩阵层,设置于所述第二钝化层上,所述黑色矩阵层避开所述接触电极层远离所述基板一侧的表面设置;
反光层,设置于所述黑色矩阵层上,且部分覆盖于所述接触电极层上。
2.根据权利要求1所述的显示面板,其特征在于,所述薄膜晶体管层包括:
栅极层,设置于所述基板上;
栅极绝缘层,设置于所述栅极层上,且延伸覆盖于所述基板上;
有源层,设置于所述栅极绝缘层上;以及
源漏极层,设置于所述有源层上;
其中,所述第一钝化层设置于所述源漏极层上。
3.根据权利要求1所述的显示面板,其特征在于,所述薄膜晶体管层包括:
有源层,设置于所述基板上;
栅极绝缘层,设置于所述有源层上;
栅极层,设置于所述栅极绝缘层上;
层间绝缘层,设置于所述栅极层上;以及
源漏极层,设置于所述层间绝缘层上,且通过连接孔连接至所述有源层上;
其中,所述第一钝化层设置于所述源漏极层上。
4.一种显示面板的制备方法,其特征在于,包括以下步骤:
提供一基板;
在所述基板上制备薄膜晶体管层;
在所述薄膜晶体管层上制备第一钝化层;
在所述第一钝化层上制备像素电极层,且所述像素电极层通过第一过孔连接至所述薄膜晶体管层上;
在所述像素电极层上制备接触电极层;
在所述像素电极层上制备第二钝化层,且所述第二钝化层延伸至所述第一钝化层上,黑色矩阵层避开所述接触电极层远离所述基板的一侧表面设置;以及
在所述第二钝化层上制备黑色矩阵层;
在所述黑色矩阵层上制备反光层,反光层部分覆盖于所述接触电极层上。
5.一种显示装置,包括权利要求1-3中任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010260716.0A CN111446261B (zh) | 2020-04-03 | 2020-04-03 | 一种显示面板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010260716.0A CN111446261B (zh) | 2020-04-03 | 2020-04-03 | 一种显示面板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111446261A CN111446261A (zh) | 2020-07-24 |
CN111446261B true CN111446261B (zh) | 2023-11-28 |
Family
ID=71655725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010260716.0A Active CN111446261B (zh) | 2020-04-03 | 2020-04-03 | 一种显示面板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111446261B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111952331A (zh) * | 2020-09-01 | 2020-11-17 | 深圳市华星光电半导体显示技术有限公司 | 微发光二极管显示基板及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103531607A (zh) * | 2013-06-03 | 2014-01-22 | 友达光电股份有限公司 | 有机发光显示面板与其的制造方法 |
CN103676376A (zh) * | 2013-12-10 | 2014-03-26 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法及应用该阵列基板的液晶显示面板 |
CN107329342A (zh) * | 2017-08-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示面板及制造方法、显示装置 |
CN109461763A (zh) * | 2018-10-17 | 2019-03-12 | 深圳市华星光电技术有限公司 | 显示面板的制备方法及显示面板 |
CN110112141A (zh) * | 2019-04-26 | 2019-08-09 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及制备方法 |
CN110148631A (zh) * | 2019-05-09 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法以及显示装置 |
-
2020
- 2020-04-03 CN CN202010260716.0A patent/CN111446261B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103531607A (zh) * | 2013-06-03 | 2014-01-22 | 友达光电股份有限公司 | 有机发光显示面板与其的制造方法 |
CN103676376A (zh) * | 2013-12-10 | 2014-03-26 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法及应用该阵列基板的液晶显示面板 |
CN107329342A (zh) * | 2017-08-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示面板及制造方法、显示装置 |
CN109461763A (zh) * | 2018-10-17 | 2019-03-12 | 深圳市华星光电技术有限公司 | 显示面板的制备方法及显示面板 |
CN110112141A (zh) * | 2019-04-26 | 2019-08-09 | 深圳市华星光电技术有限公司 | 微发光二极管显示面板及制备方法 |
CN110148631A (zh) * | 2019-05-09 | 2019-08-20 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法以及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111446261A (zh) | 2020-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152443B2 (en) | Display panel having a storage capacitor and method of fabricating same | |
US20200212153A1 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
US10749140B2 (en) | Organic light-emitting display device | |
CN110047898B (zh) | 显示基板及其制造方法、显示装置 | |
CN109378326B (zh) | 显示面板及其制作方法 | |
US11778886B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
US10249652B2 (en) | Manufacturing method of flexible TFT substrate | |
CN109300944B (zh) | 显示面板及其制造方法、显示装置 | |
KR20070074594A (ko) | 유기 발광 다이오드들과 함께 집적된 산화 아연 로우 및컬럼 드라이버들을 이용하는 방법 및 디스플레이 | |
CN111627962B (zh) | 显示面板、显示装置以及显示面板的制作方法 | |
CN109037285B (zh) | 显示面板及其制作方法、显示装置、掩膜版组件 | |
US20190181209A1 (en) | Pixel structure, method for fabricating the same, and display device | |
CN104638017A (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
US20180337049A1 (en) | Tft substrate and manufacturing method thereof | |
CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN111446261B (zh) | 一种显示面板及其制备方法、显示装置 | |
CN111668238B (zh) | Oled显示面板及其制作方法 | |
KR101808528B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20150076485A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
CN111463267A (zh) | 一种显示面板及显示装置 | |
CN112736122A (zh) | 显示面板及显示装置 | |
CN111370590A (zh) | 一种显示面板及其制备方法、显示装置 | |
CN113795925A (zh) | 显示面板及显示装置 | |
US20230361133A1 (en) | Array substrate and preparation method thereof and display panel | |
US20240237449A1 (en) | Display Substrate and Display Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |