CN111430477A - 光电突触晶体管及其制作方法、神经处理*** - Google Patents

光电突触晶体管及其制作方法、神经处理*** Download PDF

Info

Publication number
CN111430477A
CN111430477A CN202010205518.4A CN202010205518A CN111430477A CN 111430477 A CN111430477 A CN 111430477A CN 202010205518 A CN202010205518 A CN 202010205518A CN 111430477 A CN111430477 A CN 111430477A
Authority
CN
China
Prior art keywords
gate
substrate
layer
dielectric layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010205518.4A
Other languages
English (en)
Inventor
刘宇
邵龑
冯叶
庞硕
谢芳梅
王恒
杨春雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN202010205518.4A priority Critical patent/CN111430477A/zh
Publication of CN111430477A publication Critical patent/CN111430477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种光电突触晶体管,包括:基底;栅极,设置于基底之上;栅介质层,设置于栅极之上;源电极、漏电极分别设置于栅极的两侧,且源电极、漏电极分别在栅极的一侧上沿着栅极的侧壁延伸至基底之上;沟道层,设置于栅介质层之上,且沟道层设置于源电极和漏电极之间;栅介质层设置于源电极和漏电极之间,其中,光电突触晶体管的最大刺激波长大于600nm。本发明也公开了一种光电突触晶体管的制作方法。本发明还公开了一种包括上述光电突触晶体管或采用上述制作方法制得的光电突触晶体管的神经处理***。本发明的光电突触晶体管相对于现有技术,最大刺激波长可大于600nm以上,适用的光探测范围较宽,且能耗低,有利于光电突触晶体管的推广和发展。

Description

光电突触晶体管及其制作方法、神经处理***
技术领域
本发明涉及晶体管器件领域,具体地,涉及一种光电突触晶体及其制作方法、神经处理***。
背景技术
随着机器学习、人工智能、区块链等技术的高速发展,人们对低功耗、高运算性能的中央处理器的需求日益增长,而基于冯·诺依曼架构的计算机在处理信息时要求处理器和内存之间进行大量数据传输单位,将不可避免地限制体系结构的计算效率。此外,基于冯·诺依曼架构计算机在不断提高计算速度的同时,能耗也急剧增加。当人们需要通过冯·诺依曼架构的计算机处理越来越多的模拟计算的时候,这些问题会变得更加严重。
现有的光电突触晶体管大多采用钙钛矿、有机半导体等材料,光探测范围小于600nm,适用的光探测范围较窄,且能耗较高,不利于光电突触晶体管的推广和发展。
发明内容
为解决上述现有技术存在的问题,本发明提供了一种宽波段、低能耗的光电突触晶体管及其制备方法、神经处理***。
为了达到上述发明目的,本发明采用了如下的技术方案:
根据本发明的一方面提供了一种光电突触晶体管,所述光电突触晶体管包括:
基底;
栅极,设置于所述基底之上;
栅介质层,设置于所述栅极之上;
源电极、漏电极分别设置于所述栅极的两侧,且所述源电极、所述漏电极分别在所述栅极的一侧上沿着所述栅极的侧壁延伸至所述基底之上;
沟道层,设置于所述栅介质层之上,且所述沟道层设置于所述源电极和所述漏电极之间;
所述栅介质层设置于所述源电极和所述漏电极之间,且所述栅介质层的一侧沿着所述源电极的侧壁延伸至所述源电极的远离所述栅极的表面上;所述栅介质层的另一侧沿着所述漏电极的侧壁延伸至所述漏电极的远离所述栅极的表面上;
其中,所述光电突触晶体管的最大刺激波长大于600nm。
进一步地,所述沟道层采用禁带宽度不超过1电子伏特的材料制成。
进一步地,所述沟道层采用Cu2-II-IV-VI4族光电薄膜吸收材料Cu2CdaZn1-aSnSe4制成,其中,0<a<1;
或者所述沟道层采用Cu2CdbZn1-bSnSe4制成,其中,0<b<1;
或者所述沟道层采用CuIncGa(1-c)Se2制成,其中,其中,0<c<1。
进一步地,所述栅极采用铟镓锌氧化物或氧化锌或铟锡氧化物制成。
进一步地,所述栅介质层采用氧化铝制成。
进一步地,所述栅介质层的厚度为40-100nm。
进一步地,所述基底包括第一基底层和设置于所述第一基底层上的第二基底层。
进一步地,所述第一基底层采用硅片制成;
和/或所述第二基底层采用二氧化硅制成;
和/或所述第二基底层的厚度为100-300nm。
进一步地,所述光电突触晶体管的最大刺激波长为1400nm。
根据本发明的另一方面,还提供了一种上述的光电突触晶体管的制作方法,所述制作方法包括:
提供一基底;
在所述基底上形成栅极;
在所述栅极上形成源电极、漏电极,所述源电极、所述漏电极分别在所述栅极的一侧上沿着所述栅极的侧壁延伸至所述基底之上;
在所述栅极上形成栅介质层,所述栅介质层设置于所述源电极和所述漏电极之间,且所述栅介质层的一侧沿着所述源电极的侧壁延伸至所述源电极远离所述栅极的表面上;所述栅介质层的另一侧沿着所述漏电极的侧壁延伸至所述漏电极的远离所述栅极的表面上;
在所述栅介质层上形成沟道层,且所述沟道层形成于所述源电极和所述漏电极之间。
进一步地,采用原子层沉积的方法在所述栅极上形成栅介质层。
根据本发明的又一方面,还提供了一种神经处理***,进一步地,所述神经处理***包括上述的光电突触晶体管和/或采用上述的光电突触晶体管的制作方法制作的光电突触晶体管。
本发明的有益效果:本发明的光电突触晶体管相对于现有技术,最大刺激波长可达到大于600nm以上,适用的光探测范围较宽,且能耗低,有利于光电突触晶体管的推广和发展。
附图说明
通过结合附图进行的以下描述,本发明的实施例的上述和其它方面、特点和优点将变得更加清楚,附图中:
图1是根据本发明的实施例的光电突触晶体管的结构示意图;
图2是根据本发明的实施例的光电突触晶体管的俯视图;
图3是根据本发明的实施例的光电突触晶体管的制作方法的流程示意图。
附图中:10、基底,11、第一基底层,12、第二基底层;20、栅极;30、栅介质层;40、源电极;50、漏电极;60、沟道层。
具体实施方式
以下,将参照附图来详细描述本发明的实施例。然而,可以以许多不同的形式来实施本发明,并且本发明不应该被解释为限制于这里阐述的具体实施例。相反,提供这些实施例是为了解释本发明的原理及其实际应用,从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中,为了清楚起见,可以夸大元件的形状和尺寸,并且相同的标号将始终被用于表示相同或相似的元件。
将理解的是,尽管在这里可使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开来。
实施例一
图1是根据本发明的实施例的光电突触晶体管的结构示意图。图2是根据本发明的实施例的光电突触晶体管的俯视图。
具体参照图1与图2,根据本发明的实施例的光电突触晶体管包括:基底10、栅极20、栅介质层30、源电极40、漏电极50以及沟道层60。可以理解的是,本发明并不限制于此,本发明的实施例的光电突触晶体管还可以包括其它形成光电突触晶体管的必要部件,例如与源电极40、漏电极50连接用于引出信号的导线。
作为本发明的一种实施方式,基底10包括第一基底层11和设置于第一基底层11上的第二基底层12。第一基底层11的材料选择,本领域技术人员可参照现有技术,如第一基底层11可采用硅片制成。优选地,第二基底层12可采用二氧化硅制成。进一步地,第二基底层12的厚度控制在100-300nm的范围内。
栅极20设置于基底10之上。优选地,栅极20采用铟镓锌氧化物制成。本发明并不限制于此,在其它实施方式中,还可以采用氧化锌或者铟锡氧化物制成。
栅介质层30设置于栅极20之上。优选地,栅介质层30采用氧化铝制成。栅介质层30作为栅极20与沟道层60之间的隧穿层,能够调控光生电子隧穿进入沟道层60或隧穿返回栅极20的几率,从而实现对光电突触晶体管输出增益和衰减周期的精确调控。栅介质层30的厚度直接影响到光生载流子在栅极20和沟道层60之间隧穿的几率,栅介质层30越厚,光生载流子的隧穿几率越小,相应的突触晶体管的输出信号增益越小,增益保存时间越久。为了平衡光生载流子的隧穿几率和增益保存时间,使光电突触晶体管获得良好的性能,栅介质层30的厚度控制在40-100nm之间,优选地,栅介质层30的厚度控制在50-100nm之间。
源电极40、漏电极50分别设置于栅极20的两侧。具体地,源电极40、漏电极50分别在栅极20的一侧上沿着栅极20的侧壁延伸至基底10之上。源电极40、漏电极50的材料选择,本领域技术人员可参照现有技术。如可选择金属金制作源电极40和漏电极50。
沟道层60设置于栅介质层30之上,且沟道层60设置于源电极40与漏电极50之间。沟道层60选用禁带宽度小、光吸收截止波长高且光电转换力强的材料。具体地,沟道层60可选用禁带宽度不超过1电子伏特的材料制成,优选地,沟道层选用禁带宽度为0.8电子伏特的材料制成。具体地,沟道层60可选用光电转换效率为10~30%的材料制成,优选地,沟道层60选用光电转换效率为15.6-21.3%的材料制成。下面具体提出几种优选地实施方式:沟道层60可采用Cu2-II-IV-VI4族光电薄膜吸收材料Cu2CdaZn1-aSnSe4制成,其中,0<a<1,优选地,0.2≤a≤0.8。在其它实施方式中,沟道层60还可以采用Cu2CdbZn1-bSnSe4制成,其中,0<b<1。或者沟道层60采用CuIncGa(1-c)Se2制成,其中,0<c<1。可以理解的是本发明并不限制于此,还可以选用其它合适的材料制成沟道层60,例如基于Cu2-II-IV-VI4族光电薄膜吸收材料的其它符合禁带宽度、光电转换效率要求的材料也可以作为沟道层60的材料,其中,II族元素为Cd、Zn、Pb(+2价),IV族元素为Sn,VI族元素为Se、Te。
本发明的实施例的光电突触晶体管与传统的场效应晶体管静电耦合原理不同,本发明的实施例的光电突触晶体管工作时沟道层接收输入光线的刺激,通过电解质中的离子迁移和极化实现耦合效应,使得光电突触晶体管获得模拟生物突触的一系列功能,如EPSC(excitatory postsynaptic current,突触后兴奋电流)和PPF(paired-pulsefacilitation,双脉冲易化)特性。且本发明的实施例的光电突触晶体管的最大刺激波长大于600nm,优选地,本发明的实施例的光电突触晶体管的最大刺激波长可达到1400nm,且本发明的实施例的光电突触晶体管能耗较低,适合应用在基于神经形态架构的计算机芯片中。
实施例二
图2是根据本发明的实施例的光电突触晶体管的制作方法的流程示意图。
具体参照图2,根据本实施例的光电突触晶体管的制作方法包括下述步骤:
在步骤S100中,提供一基底10。具体地,基底10包括第一基底层11和设置于第一基底层11上的第二基底层12。第一基底层11的材料选择,本领域技术人员可参照现有技术,如第一基底层11刻采用硅片制成。优选地,第二基底层12可采用二氧化硅制成。进一步地,第二基底层12的厚度为100-300nm。
在步骤S200中,在基底10上形成栅极20。在本发明的实施例中,栅极20采用采用铟镓锌氧化物制成。本发明并不限制于此,在其它实施方式中,还可以采用氧化锌或者铟锡氧化物制成。在本发明的实施例中,采用磁控溅射的方法在基底10上形成栅极20。
在步骤S300中,在栅极20上形成源电极40、漏电极50。其中,源电极40、漏电极50分别在栅极20的一侧上沿着栅极的侧壁延伸至基底10之上。源电极40、漏电极50的材料选择,本领域技术人员可参照现有技术。如可选择金属金制作源电极40和漏电极50。在本发明的实施例中,采用电子束蒸发的方法在栅介质层30上形成源电极40和漏电极50。
在步骤S400中,在栅极20上形成栅介质层30,栅介质层30设置于源电极40和漏电极50之间,且栅介质层30的一侧沿着源电极40的侧壁延伸至源电极40的远离栅极20的表面上,栅介质层30的另一侧沿着漏电极50的侧壁延伸至漏电极50的远离栅极20的表面上。优选地,栅介质层30采用氧化铝制成。进一步地,栅介质层30的厚度控制在40-100nm之间,优选地,栅介质层30的厚度控制在50-100nm。在本发明的实施例中,采用原子层沉积的方法在栅极20上形成栅介质层30,原子层沉积技术的薄膜生长速率精确可控,且制得的薄膜质量优秀,保型性好。但本发明并不限制于此,在其他实施方式中,也可采用磁控溅射或其它可获得高质量薄膜的制作方法制作栅介质层30。
在步骤S500中,在栅介质层30上形成沟道层60。沟道层60形成与源电极40和漏电极50之间。优选地,沟道层60采用Cu2-II-IV-VI4族光电薄膜吸收材料Cu2CdaZn1-aSnSe4制成,其中,0<a<1,优选地,0.2≤a≤0.8。在其它实施方式中,沟道层60还可以采用Cu2CdbZn1-bSnSe4制成,其中,0<b<1。或者沟道层60采用CuIncGa(1-c)Se2制成,其中,0<c<1。在本发明的实施例中,采用磁控溅射的方法在栅介质层30上形成沟道层60。
本实施例的光电突触晶体管的制作方法制作工艺简单,且制得的光电突触晶体管可以实现模拟生物突触的功能,最大刺激波长可达到1400nm,且能耗较低,适合应用在基于神经形态架构的计算机芯片中。
实施例三
本发明的第三实施例提供了一种光电突触晶体管的制作方法的具体实施方式,在本实施例中,光电突触晶体管包括下述步骤。
在步骤S100中,提供一基底10。在本实施例中,基底10包括第一基底层11和设置于第一基底层11上的第二基底层12。第一基底层11采用硅片,第二基底层12采用二氧化硅,且第二基底层12的厚度为100nm。
在步骤S200中,在基底10上形成栅极20。在本实施例中,采用磁控溅射的方法在基底10上生长100nm厚的栅极20。具体地,将步骤S100中的基底10放入磁控溅射腔体里,抽真空至0.5Pa,打开铟镓锌氧化物靶材,关上挡板进行15min的预溅射。在15min后打开挡板溅射5min,即在基底10上形成栅极20。通入氮气并打开腔体将样品取出。
在步骤S300中,在栅极20上形成源电极40和漏电极50,源电极40、漏电极50分别在栅极20的一侧上沿着栅极20的侧壁延伸至基底10之上。在本实施例中,采用电子束蒸发的方法在步骤S200中形成的样品上生长50nm厚的源电极40和漏电极50。具体地,将步骤S400的样品中贴住掩膜版后送入电子束蒸发仪的腔体内,抽真空到2×10-4Pa以下,调节电子束电流到100A,开始生长源电极40和漏电极50,在本实施例中,源电极40和漏电极50采用金属金制成。16min后关闭电流,揭开掩膜板,完成源电极40和漏电极50的制作。
在步骤S400中,在栅极20上形成栅介质层30。在本实施例中,采用原子层沉积的方法在栅极20表面生长40nm厚的采用氧化铝制成的栅介质层30。具体地,将步骤S300中的生长有栅极20的基底10放入ALD(Atomic Layer depostion,原子层沉积)腔体中,抽真空至小于20Pa,调节ALD腔体衬底温度为200℃。通入铝源200ms,使得铝原子沉积在栅极20上,抽真空5s,除去过多的铝源,再通入氮气500ms,洗去腔内的铝源,抽气15s,以使得腔内铝源抽洗干净,之后通入水源30ms,提供氧源,抽气5s,继续通入500ms氮气,抽气15s,以洗去过多的氧源,以此为一个循环步骤。重复上述循环步骤400次,从而在栅极20上沉积一层40nm厚的采用氧化铝制成的栅介质层30。其中,栅介质层30设置于源电极40和漏电极50之间,且栅介质层30的一侧沿着源电极40的侧壁延伸至栅极20的表面上。栅介质层的另一侧沿着漏电极50的侧壁延伸至栅极20的表面上。
在步骤S500中,在栅介质层30上形成沟道层60,且沟道层60形成于源电极40和漏电极50之间。。在本实施例中,采用磁控溅射的方法在栅介质层30上形成沟道层60。具体地,将步骤S400中获得的样品送入磁控溅射反应腔内,并将腔内的气压抽至2×10-4Pa以下,随后打开Cu,Zn,Cd,Sn,Se这四个靶材,关上挡板进行10min的预溅射。10min后打开挡板溅射15min后关闭挡板,通入氮气并打开腔体将样品转移至退火炉中进行退火。
将样品放入退火炉中,清洗三次之后抽真空,将退火炉中温度升高到265℃,通入硫化氢气体使气压保持在约10.6KPa,保持75min。再用33分钟将温度升高到500℃,通入氮气将气压保持在约50KPa,保持12分钟后抽干气体,最后将温度降为室温,清洗三次后打开炉体得到样品。
实施例四
本发明的第四实施例公开了一种神经处理***,该神经处理***包括上述的光电突触晶体管和/或采用上述的光电突触晶体管的制作方法制作的光电突触晶体管进行信号的处理和传输,本发明的实施例的神经处理***可以是具有神经形态架构的计算机芯片,可以理解的是,本发明并不限制与此,本发明的实施例的神经处理***还可以是其它具有神经形态架构的神经处理***,采用本发明的实施例的光电突触晶体管处理和传输信号的神经处理***由于刺激波长可达到1400nm且能耗极低,可以在低能耗下高效率地处理各种复杂的任务。
虽然已经参照特定实施例示出并描述了本发明,但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下,可在此进行形式和细节上的各种变化。

Claims (12)

1.一种光电突触晶体管,其特征在于,所述光电突触晶体管包括:
基底(10);
栅极(20),设置于所述基底(10)之上;
栅介质层(30),设置于所述栅极(20)之上;
源电极(40)、漏电极(50)分别设置于所述栅极(20)的两侧,且所述源电极(40)、所述漏电极(50)分别在所述栅极(20)的一侧上沿着所述栅极(20)的侧壁延伸至所述基底(10)之上;
沟道层(60),设置于所述栅介质层(30)之上,且所述沟道层设置于所述源电极(40)和所述漏电极(50)之间;
所述栅介质层(30)设置于所述源电极(40)和所述漏电极(50)之间,且所述栅介质层(30)的一侧沿着所述源电极(40)的侧壁延伸至所述源电极(40)的远离所述栅极(20)的表面上;所述栅介质层(30)的另一侧沿着所述漏电极(50)的侧壁延伸至所述漏电极(50)的远离所述栅极(20)的表面上;
其中,所述光电突触晶体管的最大刺激波长大于600nm。
2.根据权利要求1所述的光电突触晶体管,其特征在于,所述沟道层(60)采用禁带宽度不超过1电子伏特的材料制成。
3.根据权利要求1或2所述的光电突触晶体管,其特征在于,所述沟道层(60)采用Cu2-II-IV-VI4族光电薄膜吸收材料Cu2CdaZn1-aSnSe4制成,其中,0<a<1;
或者所述沟道层(60)采用Cu2CdbZn1-bSnSe4制成,其中,0<b<1;
或者所述沟道层(60)采用CuIncGa(1-c)Se2制成,其中,其中,0<c<1。
4.根据权利要求1所述的光电突触晶体管,其特征在于,所述栅极(20)采用铟镓锌氧化物或氧化锌或铟锡氧化物制成。
5.根据权利要求1所述的光电突触晶体管,其特征在于,所述栅介质层(30)采用氧化铝制成。
6.根据权利要求1或5所述的光电突触晶体管,其特征在于,所述栅介质层(30)的厚度为40-100nm。
7.根据权利要求1所述的光电突触晶体管,其特征在于,所述基底(10)包括第一基底层(11)和设置于所述第一基底层(11)上的第二基底层(12)。
8.根据权利要求7所述的光电突触晶体管,其特征在于,所述第一基底层(11)采用硅片制成;
和/或所述第二基底层(12)采用二氧化硅制成;
和/或所述第二基底层(12)的厚度为100-300nm。
9.根据权利要求1所述的光电突触晶体管,其特征在于,所述光电突触晶体管的最大刺激波长为1400nm。
10.一种权利要求1至9任一项所述的光电突触晶体管的制作方法,其特征在于,所述制作方法包括:
提供一基底(10);
在所述基底(10)上形成栅极(20);
在所述栅极(20)上形成源电极(40)、漏电极(50),所述源电极(40)、所述漏电极(50)分别在所述栅极(20)的一侧上沿着所述栅极(20)的侧壁延伸至所述基底(10)之上;
在所述栅极上形成栅介质层(30),所述栅介质层(30)设置于所述源电极(40)和所述漏电极(50)之间,且所述栅介质层(30)的一侧沿着所述源电极(40)的侧壁延伸至所述源电极(40)的远离所述栅极(20)的表面上;所述栅介质层(30)的另一侧沿着所述漏电极(50)的侧壁延伸至所述漏电极(50)的远离所述栅极(20)的表面上;
在所述栅介质层(30)上形成沟道层(60),且所述沟道层(60)形成于所述源电极(40)和所述漏电极(50)之间。
11.根据权利要求10所述的光电突触晶体管的制作方法,其特征在于,采用原子层沉积的方法在所述栅极(20)上形成栅介质层(30)。
12.一种神经处理***,其特征在于,所述神经处理***包括权利要求1至9任一项所述的光电突触晶体管和/或采用权利要求10或11所述的光电突触晶体管的制作方法制作的光电突触晶体管。
CN202010205518.4A 2020-03-23 2020-03-23 光电突触晶体管及其制作方法、神经处理*** Pending CN111430477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010205518.4A CN111430477A (zh) 2020-03-23 2020-03-23 光电突触晶体管及其制作方法、神经处理***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010205518.4A CN111430477A (zh) 2020-03-23 2020-03-23 光电突触晶体管及其制作方法、神经处理***

Publications (1)

Publication Number Publication Date
CN111430477A true CN111430477A (zh) 2020-07-17

Family

ID=71548496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010205518.4A Pending CN111430477A (zh) 2020-03-23 2020-03-23 光电突触晶体管及其制作方法、神经处理***

Country Status (1)

Country Link
CN (1) CN111430477A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517365A (zh) * 2021-07-09 2021-10-19 西安电子科技大学 一种基于透明氧化物的光电类突触器件及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313200A1 (en) * 2009-12-28 2012-12-13 Nanosolar, Inc. Multi-nary group ib and via based semiconductor
CN108023019A (zh) * 2017-12-19 2018-05-11 北京大学深圳研究生院 一种钙钛矿光电晶体管及其制备方法
WO2019115876A1 (en) * 2017-12-12 2019-06-20 Emberion Oy Photosensitive field-effect transistor
CN110246891A (zh) * 2019-06-28 2019-09-17 北京大学 一种突触晶体管、器件及其制造方法、运算阵列
CN110739393A (zh) * 2018-07-19 2020-01-31 中国科学院宁波材料技术与工程研究所 一种仿生突触器件及其制作方法及其应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313200A1 (en) * 2009-12-28 2012-12-13 Nanosolar, Inc. Multi-nary group ib and via based semiconductor
WO2019115876A1 (en) * 2017-12-12 2019-06-20 Emberion Oy Photosensitive field-effect transistor
CN108023019A (zh) * 2017-12-19 2018-05-11 北京大学深圳研究生院 一种钙钛矿光电晶体管及其制备方法
CN110739393A (zh) * 2018-07-19 2020-01-31 中国科学院宁波材料技术与工程研究所 一种仿生突触器件及其制作方法及其应用
CN110246891A (zh) * 2019-06-28 2019-09-17 北京大学 一种突触晶体管、器件及其制造方法、运算阵列

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIABIN WANG等: "Top-Gate Electric-Double-Layer IZO-Based Synaptic Transistors for Neuron Networks", 《IEEE ELECTRON DEVICE LETTERS》 *
刘阳辉: "氧化物双电层晶体管及其人造突触和生化传感应用", 《中国优秀博硕士学位论文全文数据库(博士) 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517365A (zh) * 2021-07-09 2021-10-19 西安电子科技大学 一种基于透明氧化物的光电类突触器件及其应用

Similar Documents

Publication Publication Date Title
Moholkar et al. Development of CZTS thin films solar cells by pulsed laser deposition: influence of pulse repetition rate
US7179677B2 (en) ZnO/Cu(InGa)Se2 solar cells prepared by vapor phase Zn doping
US7829444B2 (en) Field effect transistor manufacturing method
US20090215224A1 (en) Coating methods and apparatus for making a cigs solar cell
Basol et al. Deposition of CuInSe/sub 2/films by a two-stage process utilizing E-beam evaporation
Ennaoui et al. Highly efficient Cu (Ga, In)(S, Se) 2 thin film solar cells with zinc-compound buffer layers
US20120100664A1 (en) Fabricating kesterite solar cells and parts thereof
CN111009582B (zh) 基于薄膜晶体管结构的光电编程多态存储器及其制备方法
CN111430483A (zh) 光电探测器及其制作方法、光电探测***
US10319871B2 (en) Photovoltaic device based on Ag2ZnSn(S,Se)4 absorber
CN111430477A (zh) 光电突触晶体管及其制作方法、神经处理***
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
CN117062450A (zh) 光电人工突触器件和光电人工突触器件的制备方法
CN112864164A (zh) 三端人工光学突触及其制备方法
US10090424B1 (en) Roll-to-roll solution process method for fabricating CIGS solar cells and system for the same
JP2011061198A (ja) 薄膜ソーラーモジュールおよび製造方法
US8119513B1 (en) Method for making cadmium sulfide layer
JPH06120545A (ja) 薄膜太陽電池の製造方法
Hong et al. Transparent thin-film transistor exploratory development via sequential layer deposition and thermal annealing
CN112420521A (zh) 基于非晶氧化物半导体浮栅晶体管的器件及制作方法
Abbas et al. Characterization of Thin Film CdTe photovoltaic materials deposited by high plasma density magnetron sputtering
US20120220073A1 (en) Methods of manufacturing a solar cell
KR100765377B1 (ko) SiO₂박막 내 금속 나노 결정체의 형성방법
CN109904256A (zh) 一种铜锌锡硫薄膜制备方法
Kumar et al. Optimization of annealing temperature on the formation CZTSe absorber layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717

RJ01 Rejection of invention patent application after publication