CN111415891A - 一种芯片压盖治具及其工艺方法 - Google Patents
一种芯片压盖治具及其工艺方法 Download PDFInfo
- Publication number
- CN111415891A CN111415891A CN202010311691.2A CN202010311691A CN111415891A CN 111415891 A CN111415891 A CN 111415891A CN 202010311691 A CN202010311691 A CN 202010311691A CN 111415891 A CN111415891 A CN 111415891A
- Authority
- CN
- China
- Prior art keywords
- character
- carrier
- plate
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 210000004907 gland Anatomy 0.000 title claims abstract description 10
- 238000003825 pressing Methods 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 56
- 239000000853 adhesive Substances 0.000 claims description 31
- 230000001070 adhesive effect Effects 0.000 claims description 31
- 238000003491 array Methods 0.000 claims description 16
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000003292 glue Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
本发明公开了一种芯片压盖治具及其工艺方法,属于半导体治具技术领域。其由下而上依次包括载具(10)、漏字板(20)和压字板(30),所述载具(10)和漏字板(20)之间设置基板(40),其芯片贴片区域朝上,所述载具(10)上设有若干个载具固定件Ⅰ(11)、若干个载具固定件Ⅱ(12)、若干个导正销(13)、若干个定位长针(16)和若干个真空孔阵列(18),所述漏字板(20)上设有若干个漏字板固定件Ⅰ(21)、若干个漏字板固定件Ⅱ(22)、若干个定位孔(26)、若干个盲孔(23)和漏字孔阵列,所述压字板(30)上设有若干个压字板固定件Ⅰ(31)、若干个压字板固定件Ⅱ(32)、若干个定位孔(36)和凸块阵列。本发明能控制芯片粘贴高度一致。
Description
技术领域
本发明涉及一种芯片压盖治具及其工艺方法,属于半导体治具技术领域。
背景技术
在半导体集成电路制程中,需要将芯片粘贴到基板或引线框架上的贴片处,并需要控制芯片和胶水的总高。受胶水的稠度、温度等不确定因素会影响芯片和胶水的总高,导致芯片与胶水总高不一致,不能精准控制粘贴高度,尤其是一些非常规类型的芯片,表面纹路无规则,机器更无法判断,降低了产品的良率。
发明内容
本发明的目的在于克服现有技术中存在的不足,提供一种能控制芯片粘贴高度一致的芯片压盖治具及其工艺方法。
本发明的目的是这样实现的:
本发明一种芯片压盖治具,其由下而上依次包括载具、漏字板和压字板,所述载具和漏字板之间设置基板,所述基板的芯片贴片区域朝上,所述载具、漏字板和压字板的形状与基板的形状一致;
所述载具上设有若干个载具固定件Ⅰ、若干个载具固定件Ⅱ、若干个导正销、若干个定位长针和若干个真空孔阵列,所述载具固定件Ⅰ和载具固定件Ⅱ分别均匀设置于载具的上沿和下沿,固定其上方的漏字板,所述定位长针分别设置于相邻载具固定件Ⅰ之间、相邻载具固定件Ⅱ之间,定位其上方的漏字板和压字板,所述真空孔阵列设置于载具的内围,与基板的阵列对应,所述导正销设置于每一真空孔阵列的对角线上,定位基板;
所述漏字板上设有若干个漏字板固定件Ⅰ、若干个漏字板固定件Ⅱ、若干个定位孔、若干个盲孔和漏字孔阵列,所述漏字板的背面上下两侧各设有外台阶和内台阶,并形成容纳基板的容纳区间,所述漏字板固定件Ⅰ、漏字板固定件Ⅱ分别均匀设置于漏字板的外台阶,所述定位孔设置于漏字板的外台阶上,与载具上的定位长针位置对应,所述盲孔设置于漏字板的内台阶上,与载具上的导正销位置对应,并与导正销配对使用;
所述漏字孔阵列设置于漏字板的内围,每个漏字孔阵列内的漏字孔也按阵列排布,与基板的芯片贴片区域对应,所述漏字孔的尺寸大于芯片的尺寸且小于基板上的芯片贴片区域;
所述压字板上设有若干个压字板固定件Ⅰ、若干个压字板固定件Ⅱ、若干个定位孔和凸块阵列,所述压字板固定件Ⅰ、压字板固定件Ⅱ分别均匀设置于压字板的上沿和下沿,所述定位孔分布于压字板的对角线上,与载具上的定位长针位置对应,所述凸块阵列设置于压字板的背面,每个凸块阵列内的凸块也按阵列排布,所有凸块的厚度一致,且与漏字板的漏字孔的分布对应,其尺寸小于漏字孔的口径大小。
可选地,所述载具固定件Ⅰ包括但不限于磁铁块、卡扣,载具固定件Ⅱ包括但不限于磁铁块、卡扣,所述载具固定件Ⅰ与载具固定件Ⅱ对称设置。
可选地,所述漏字板固定件Ⅰ包括但不限于磁铁块,漏字板固定件Ⅱ包括但不限于磁铁块,漏字板固定件Ⅰ与漏字板固定件Ⅱ对称设置。
可选地,所述定位长针设置于载具对角线两端。
可选地,所述漏字板的漏字板固定件Ⅰ和漏字板固定件Ⅱ与载具的载具固定件Ⅰ和载具固定件Ⅱ对应。
可选地,所述凸块的横截面呈圆形、矩形或多边形。
可选地,所述压字板固定件Ⅰ包括但不限于磁铁块,压字板固定件Ⅱ包括但不限于磁铁块,所述压字板固定件Ⅰ与压字板的压字板固定件Ⅱ对称设置。
可选地,所述漏字孔的横截面呈龟状、纵截面呈喇叭状。
本发明还提供了一种使用芯片压盖治具的芯片封装方法,其工艺步骤如下:
步骤一、基板的芯片贴片区域在涂胶机上使用流动性缓慢的黏贴胶画胶,通过涂胶机控制黏贴胶的出胶量;
步骤二、将基板放置至载具的上方,基板的芯片贴片区域朝上通过导正销将基板定位在载具上,再打开载具下方的真空设备将基板固定在载具上;
步骤三、漏字板放置于基板的上方,通过载具 上的定位长针和漏字板上的通孔定位,同时,通过漏字板漏字板固定件Ⅰ和漏字板固定件Ⅱ与载具的载具固定件Ⅰ和载具固定件Ⅱ增加载具和漏字板的结合力,使漏字板在载具上不移动,漏字板的漏字孔露出基板的芯片贴片区域及其上的黏贴胶;
步骤四、机械臂将芯片通过漏字板的漏字孔一一放置于芯片贴片区域的黏贴胶之上;
步骤五、压字板放置于漏字板的上方,凸块对准漏字板的漏字孔,通过载具上的定位长针、压字板的通孔和漏字板的通孔将压字板与漏字板定位,再通过压字板的压字板固定件Ⅰ、压字板固定件Ⅱ与漏字板的漏字板固定件Ⅰ和漏字板固定件Ⅱ增加压字板和漏字板之间的结合力,压字板压凸块,将芯片通过黏贴胶与基板贴合,贴合后,施加合适的压力,使基板、芯片、黏贴胶三者的厚度之和等于设计高度,即基板厚度+芯片厚度+黏贴胶厚度=设计高度;
步骤六、将上述芯片压盖治具连同基板一起放置烘箱烘烤,固化黏贴胶;
步骤七、拆解芯片压盖治具,取出贴好芯片的基板。
进一步地,所述压字板根据产品需要的基板、芯片、黏贴胶三者的厚度之和确定凸块的厚度。
有益效果
本发明提供了一种芯片压盖治具,包括载具、漏字板和压字板,能控制芯片粘贴高度一致,提高了基板和引线框架的贴片质量。其工艺方法解决了封装领域一些非常规类型的芯片的贴片问题。
附图说明
图1为本发明的一种芯片压盖治具的载具的结构图;
图2为图1的侧视图;
图3为本发明的一种芯片压盖治具的漏字板的结构图;
图4为图3的侧视图;
图5为载具和漏字板的连接结构图及其局部放大图;
图6为本发明的一种芯片压盖治具的压字板的结构图;
图7为图6的侧视图;
图8为载具和压字板的连接结构图及其局部放大图;
图中:
载具10
载具固定件Ⅰ11
载具固定件Ⅱ12
导正销13
定位长针16
若干个真空孔阵列18
漏字板20
漏字板固定件Ⅰ21
漏字板固定件Ⅱ22
定位孔26
盲孔23
漏字孔27
压字板30
压字板固定件Ⅰ31
压字板固定件Ⅱ32
定位孔36
凸块37
基板40
芯片41。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。为了易于说明,可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外,空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向),本文所使用的空间相对描述可因此进行类似的解释。
本发明一种芯片压盖治具,其由下而上依次包括载具10、漏字板20和压字板30,基板40置于载具10和漏字板20之间,如图8所示。一般地,一个载具10只对应一条基板40。载具10、漏字板20和压字板30的形状与基板40的形状一致,包括但不限于呈圆形、方形、长条形,但尺寸都大于基板40的尺寸。
如图1和图2所示,载具10的上沿均匀设置若干个载具固定件Ⅰ11,载具固定件Ⅰ11包括但不限于磁铁块、卡扣。载具10的下沿也均匀设置若干个载具固定件Ⅱ12,载具固定件Ⅱ12包括但不限于磁铁块、卡扣。一般地,载具10上沿的载具固定件Ⅰ11与载具10下沿的载具固定件Ⅱ12对称设置。载具固定件Ⅰ11和载具固定件Ⅱ12用于固定其上方的漏字板20。
载具10的相邻载具固定件Ⅰ11之间、相邻载具固定件Ⅱ12之间设置定位长针16,用于定位漏字板20和压块30。一般地,定位长针16设置于载具10对角线两端。具体地,图中定位长针16以设置于载具10的左上和右下示意,也可以设置于载具10的左下和右上。
载具10的内围设置真空孔阵列18,通过真空吸力使基板40保证平整。如图1所示,图示的四个真空孔阵列18是对应基板40的四个阵列。图2中的真空孔阵列18未示出。
载具10上还设置若干个导正销13,导正销13设置于每一真空孔阵列18的对角线上,用于定位基板40,图1中以3个导正销13示意,分别设置于右边两个真空孔阵列18的右上角和中间两个真空孔阵列18的下中央。
如图3、图4和图5所示,漏字板20的背面上下两侧各设有外台阶24、内台阶25两个台阶,上下两个内台阶25上扣合基板40,上下两个内台阶25之间形成容纳区间29,为基板40上的黏贴胶42微调高度预留空间。
漏字板20的上沿外台阶24均匀设置若干个漏字板固定件Ⅰ21,漏字板固定件Ⅰ21包括但不限于磁铁块。漏字板20的下沿外台阶也均匀设置若干个漏字板固定件Ⅱ22,漏字板固定件Ⅱ22包括但不限于磁铁块。一般地,漏字板20的漏字板固定件Ⅰ21与漏字板固定件Ⅱ22对称设置。优选地,漏字板20漏字板固定件Ⅰ21和漏字板固定件Ⅱ22与载具10的载具固定件Ⅰ11和载具固定件Ⅱ12对应,用于增加载具10和漏字板20的结合力。
定位孔26分布于漏字板20的外台阶24上,与载具10上的定位长针16位置对应,形状不限。图3中左上的定位孔26呈圆形、右下的定位孔26呈椭圆形示意,不同的形状设置可以避免安装失误。
漏字板20的内台阶25上还设置若干个盲孔23,与载具10上的导正销13位置对应,并与导正销13配对使用,如图5所示。
漏字板20的内围设置若干个漏字孔阵列,图3中以四个漏字孔阵列示意,每个漏字孔阵列内的漏字孔27也按阵列排布,与基板40的阵列对应。每个漏字孔27的横截面呈龟状、纵截面呈喇叭状,如图4所示,方便机械吸笔放置芯片41,避免芯片破损。漏字孔27的尺寸大于芯片41的尺寸且小于基板40上的芯片贴片区域。
如图6、图7和图8所示,压字板30的上沿均匀设置若干个压字板固定件Ⅰ31,压字板固定件Ⅰ31包括但不限于磁铁块。压字板30的下沿也均匀设置若干个压字板固定件Ⅱ32,压字板固定件Ⅱ32包括但不限于磁铁块。一般地,压字板30的压字板固定件Ⅰ31与压字板30的压字板固定件Ⅱ32对称设置,用于增加压字板30和漏字板20的结合力,如图8所示。
定位孔36分布于压字板30的对角线上与漏字板20的定位孔26的位置一致,其形状不限。
压字板30的背面设置凸块阵列,图6中以四个凸块阵列示意,每个凸块阵列内的凸块37也按阵列排布,凸块37的材质为特氟龙。所有凸块37的厚度一致,且与漏字板20的漏字孔27的分布对应。凸块37的横截面呈圆形、矩形或多边形,其尺寸小于漏字孔27的口径大小。
使用上述芯片压盖治具的芯片的贴片工艺方法,如下:
步骤一、基板40的芯片贴片区域在涂胶机上使用流动性缓慢的黏贴胶42画胶,通过涂胶机控制黏贴胶42的出胶量;
步骤二、将基板40放置至载具10的上方,基板40的芯片贴片区域朝上通过导正销13将基板40定位在载具10上,再打开载具10下方的真空设备将基板40固定在载具10上,如图2所示;
步骤三、漏字板20放置于基板40的上方,通过载具10 上的定位长针16和漏字板20上的通孔26定位,同时,通过漏字板20漏字板固定件Ⅰ21和漏字板固定件Ⅱ22与载具10的载具固定件Ⅰ11和载具固定件Ⅱ12增加载具10和漏字板20的结合力,使漏字板20在载具10上不移动,漏字板20的漏字孔27露出基板40的芯片贴片区域及其上的黏贴胶42;
步骤四、机械臂将芯片41通过漏字板20的漏字孔27一一放置于芯片贴片区域的黏贴胶42之上,如图5所示;
步骤五、压字板30放置于漏字板20的上方,凸块37对准漏字板20的漏字孔27;
通过载具10上的定位长针16、压字板30的通孔36和漏字板20的通孔26将压字板30与漏字板20定位,再通过压字板30的压字板固定件Ⅰ31、压字板固定件Ⅱ32与漏字板20的漏字板固定件Ⅰ21和漏字板固定件Ⅱ22增加压字板30和漏字板20之间的结合力。
压字板30压凸块37,将芯片41通过黏贴胶42与基板40贴合,贴合后,施加合适的压力,使基板40、芯片41、黏贴胶42三者的厚度之和等于设计高度,即基板40厚度+芯片41厚度+黏贴胶42厚度=设计高度,漏字板20的容纳区间29为稍稍多余的黏贴胶42提供了修正空间,以获得芯片粘贴高度一致的封装产品。
根据产品需要黏贴胶42和芯片41厚度之和更换凸块37厚度不同的压字板30,如图8所示。
步骤六、将上述芯片压盖治具连同基板40一起放置烘箱烘烤,固化黏贴胶42。
步骤七、拆解芯片压盖治具,取出贴好芯片的基板40。
上述芯片压盖治具可用于BGA、LGA、QFP 、 QFN等封装的基板40或引线框架,根据产品需要的基板40、芯片41、黏贴胶42三者的厚度之和确定压字板30的凸块37的厚度。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步地详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围。凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片压盖治具,其特征在于,其由下而上依次包括载具(10)、漏字板(20)和压字板(30),所述载具(10)和漏字板(20)之间设置基板(40),所述基板(40)的芯片贴片区域朝上,所述载具(10)、漏字板(20)和压字板(30)的形状与基板(40)的形状一致;
所述载具(10)上设有若干个载具固定件Ⅰ(11)、若干个载具固定件Ⅱ(12)、若干个导正销(13)、若干个定位长针(16)和若干个真空孔阵列(18),所述载具固定件Ⅰ(11)和载具固定件Ⅱ(12)分别均匀设置于载具(10)的上沿和下沿,固定其上方的漏字板(20),所述定位长针(16)分别设置于相邻载具固定件Ⅰ(11)之间、相邻载具固定件Ⅱ(12)之间,定位其上方的漏字板(20)和压字板(30),所述真空孔阵列(18)设置于载具(10)的内围,与基板(40)的阵列对应,所述导正销(13)设置于每一真空孔阵列(18)的对角线上,定位基板(40);
所述漏字板(20)上设有若干个漏字板固定件Ⅰ(21)、若干个漏字板固定件Ⅱ(22)、若干个定位孔26)、若干个盲孔(23)和漏字孔阵列,所述漏字板(20)的背面上下两侧各设有外台阶(24)和内台阶(25),并形成容纳基板(40)的容纳区间(29), 所述漏字板固定件Ⅰ(21)、漏字板固定件Ⅱ(22)分别均匀设置于漏字板(20)的外台阶(24),所述定位孔(26)设置于漏字板(20)的外台阶(24)上,与载具(10)上的定位长针(16)位置对应,所述盲孔(23)设置于漏字板(20)的内台阶(25)上,与载具(10)上的导正销(13)位置对应,并与导正销(13)配对使用;
所述漏字孔阵列设置于漏字板(20)的内围,每个漏字孔阵列内的漏字孔(27)也按阵列排布,与基板(40)的芯片贴片区域对应,所述漏字孔(27)的尺寸大于芯片(41)的尺寸且小于基板(40)上的芯片贴片区域;
所述压字板(30)上设有若干个压字板固定件Ⅰ(31)、若干个压字板固定件Ⅱ(32)、若干个定位孔(36)和凸块阵列,所述压字板固定件Ⅰ(31)、压字板固定件Ⅱ(32)分别均匀设置于压字板(30)的上沿和下沿,所述定位孔(36)分布于压字板(30)的对角线上,与载具(10)上的定位长针(16)位置对应,所述凸块阵列设置于压字板(30)的背面,每个凸块阵列内的凸块(37)也按阵列排布,所有凸块(37)的厚度一致,且与漏字板(20)的漏字孔(27)的分布对应,其尺寸小于漏字孔(27)的口径大小。
2.根据权利要求1所述的芯片压盖治具,其特征在于,所述载具固定件Ⅰ(11)包括但不限于磁铁块、卡扣,载具固定件Ⅱ(12)包括但不限于磁铁块、卡扣,所述载具固定件Ⅰ(11)与载具固定件Ⅱ(12)对称设置。
3.根据权利要求1所述的芯片压盖治具,其特征在于,所述漏字板固定件Ⅰ(21)包括但不限于磁铁块,漏字板固定件Ⅱ(22)包括但不限于磁铁块,漏字板固定件Ⅰ(21)与漏字板固定件Ⅱ(22)对称设置。
4.根据权利要求1所述的芯片压盖治具,其特征在于,所述定位长针(16)设置于载具(10)对角线两端。
5.根据权利要求1所述的芯片压盖治具,其特征在于,所述漏字板(20)的漏字板固定件Ⅰ(21)和漏字板固定件Ⅱ(22)与载具(10)的载具固定件Ⅰ(11)和载具固定件Ⅱ(12)对应。
6.根据权利要求1所述的芯片压盖治具,其特征在于,所述凸块(37)的横截面呈圆形、矩形或多边形。
7.根据权利要求1所述的芯片压盖治具,其特征在于,所述压字板固定件Ⅰ(31)包括但不限于磁铁块,压字板固定件Ⅱ(32)包括但不限于磁铁块,所述压字板固定件Ⅰ(31)与压字板(30)的压字板固定件Ⅱ(32)对称设置。
8.根据权利要求1所述的芯片压盖治具,其特征在于,所述漏字孔(27)的横截面呈龟状、纵截面呈喇叭状。
9.一种使用芯片压盖治具的芯片封装方法,其工艺步骤如下:
步骤一、基板(40)的芯片贴片区域在涂胶机上使用流动性缓慢的黏贴胶(42)画胶,通过涂胶机控制黏贴胶(42)的出胶量;
步骤二、将基板(40)放置至载具(10)的上方,基板(40)的芯片贴片区域朝上通过导正销(13)将基板(40)定位在载具(10)上,再打开载具(10)下方的真空设备将基板(40)固定在载具(10)上;
步骤三、漏字板(20放置于基板(40)的上方,通过载具(10) 上的定位长针(16)和漏字板(20)上的通孔(26)定位,同时,通过漏字板(20)漏字板固定件Ⅰ(21)和漏字板固定件Ⅱ(22)与载具(10)的载具固定件Ⅰ(11)和载具固定件Ⅱ(12)增加载具(10)和漏字板(20)的结合力,使漏字板(20)在载具(10)上不移动,漏字板(20)的漏字孔(27)露出基板(40)的芯片贴片区域及其上的黏贴胶(42);
步骤四、机械臂将芯片(41)通过漏字板(20)的漏字孔(27)一一放置于芯片贴片区域的黏贴胶(42)之上;
步骤五、压字板(30)放置于漏字板(20)的上方,凸块(37)对准漏字板(20)的漏字孔(27),通过载具(10)上的定位长针(16)、压字板(30)的通孔(36)和漏字板(20)的通孔(26)将压字板(30)与漏字板(20)定位,再通过压字板(30)的压字板固定件Ⅰ(31)、压字板固定件Ⅱ(32)与漏字板(20)的漏字板固定件Ⅰ(21)和漏字板固定件Ⅱ(22)增加压字板(30)和漏字板(20)之间的结合力,压字板(30)压凸块(37),将芯片(41)通过黏贴胶(42)与基板(40)贴合,贴合后,施加合适的压力,使基板(40)、芯片(41)、黏贴胶(42)三者的厚度之和等于设计高度;
步骤六、将上述芯片压盖治具连同基板(40)一起放置烘箱烘烤,固化黏贴胶(42);
步骤七、拆解芯片压盖治具,取出贴好芯片的基板(40)。
10.根据权利要求9所述的芯片封装方法,其特征在于,所述压字板(30)根据产品需要的基板(40)、芯片(41)、黏贴胶(42)三者的厚度之和确定凸块(37)的厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010311691.2A CN111415891A (zh) | 2020-04-20 | 2020-04-20 | 一种芯片压盖治具及其工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010311691.2A CN111415891A (zh) | 2020-04-20 | 2020-04-20 | 一种芯片压盖治具及其工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111415891A true CN111415891A (zh) | 2020-07-14 |
Family
ID=71493713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010311691.2A Pending CN111415891A (zh) | 2020-04-20 | 2020-04-20 | 一种芯片压盖治具及其工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111415891A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116364563A (zh) * | 2023-03-17 | 2023-06-30 | 无锡美科微电子技术有限公司 | 一种显示屏基板贴盖方法 |
-
2020
- 2020-04-20 CN CN202010311691.2A patent/CN111415891A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116364563A (zh) * | 2023-03-17 | 2023-06-30 | 无锡美科微电子技术有限公司 | 一种显示屏基板贴盖方法 |
CN116364563B (zh) * | 2023-03-17 | 2023-10-24 | 无锡美科微电子技术有限公司 | 一种显示屏基板贴盖方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555200B2 (en) | Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus | |
KR100330937B1 (ko) | 복수의 초소형 전자소자를 리드변형을 이용하여 접속하는 방법 및 장치 | |
CN111415891A (zh) | 一种芯片压盖治具及其工艺方法 | |
JP2855719B2 (ja) | 半導体装置 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
US7546941B2 (en) | Ball attaching apparatus for correcting warpage of substrate and method of attaching solder balls using the same | |
CN211507582U (zh) | 一种芯片压盖治具 | |
KR20130141986A (ko) | 솔더볼 마운트 장비의 플럭스 툴과 볼 툴 | |
CN109461667A (zh) | 半导体芯片封装键合设备及实现方法 | |
CN215299198U (zh) | 一种用于bga基板植球的装置 | |
US5260514A (en) | Wire bonder and vacuum pedestal workholder for same | |
US5914136A (en) | Apparatus for forming semiconductor chip packages | |
CN114188234A (zh) | 一种ccga封装器件快速植柱方法 | |
JP6723177B2 (ja) | 樹脂成形装置、樹脂成形方法、及び樹脂成形品の製造方法 | |
CN214669200U (zh) | 一种四线测试微针模组 | |
US20200098679A1 (en) | Method of manufacturing semiconductor device | |
KR102525062B1 (ko) | 도전성 박막을 포함하는 탄성패드를 이용한 플럭스툴 | |
CN110581109A (zh) | 一种多芯片嵌入式异构封装结构及其制造方法 | |
CN221090285U (zh) | 小型半导体封装打印用治具 | |
TW411753B (en) | Method of producing thin fine tape BGA package | |
KR100271354B1 (ko) | 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법 | |
TW201742168A (zh) | 已封裝半導體模組母片之植球方法 | |
KR100196494B1 (ko) | Bga 반도체패키지용 몰드금형의 pcb 클램프장치 | |
KR100198031B1 (ko) | Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조 | |
KR20240036676A (ko) | 수지 봉지 장치 및 봉지 금형 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |