CN111176757B - 基于JTAG的SoC启动方法和装置 - Google Patents

Abstract

本发明提供了一种基于JTAG的SoC启动方法和装置，解决了现有技术中SoC启动时调试和定位问题比较困难、可靠性不高的问题。该方法包括基于JTAG启动建立SoC和仿真器之间的连接；通过仿真器的上位机软件，对SoC的DDR模块进行解复位后，进行配置和初始化，其中，SoC内部的其它模块处于复位状态；通过仿真器的上位机软件，将SoC的PC指针指向DDR地址；通过仿真器的上位机软件，将PC中SoC启动代码加载到DDR地址；释放SoC的CPU，以使SoC从DDR地址处执行SoC启动代码。

Description

基于JTAG的SoC启动方法和装置

技术领域

本发明涉及嵌入式***技术领域，具体涉及一种基于JTAG的SoC启动方法和装置。

背景技术

现有技术中，SoC通常是通过ROM结合外部存储介质的方式启动，启动过程通常分为两个阶段：

①第一阶段，将存储在SoC内部ROM中的启动代码，加载到SoC内部RAM中执行，该部分启动代码会执行一些硬件设备的初始化，比如对SoC内部控制器的解复位、DDR的初始化等；

②第二阶段，将存储在SoC外部存储介质中的启动代码，加载到DDR中执行，从而完整启动SoC，常见的外部存储介质有FLASH、eMMC和SD。

这样的启动方式存在的问题是，首先，由于一部分启动代码存储在SoC内部ROM中，一旦写入则不可修改，如果这部分启动代码存在问题，会影响整个SoC的正常启动，有一定风险；其次，启动过程中，可能会遇到SoC内部控制器或者DDR初始化失败的情况，而访问SoC内部寄存器、查看堆栈的手段有限，调试和定位问题比较困难。

因此，针对上述技术问题，有必要提供一种基于JTAG的SoC启动方法。

发明内容

有鉴于此，本发明的目的之一在于提供基于JTAG的SoC启动方法。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于JTAG的SoC启动方法，包括：

基于JTAG启动建立SoC和仿真器之间的连接；

通过所述仿真器的上位机软件，对所述SoC的DDR模块进行解复位后，进行配置和初始化，其中，所述SoC内部的其它模块处于复位状态；

通过所述仿真器的上位机软件，将所述SoC的PC指针指向DDR地址；

通过所述仿真器的上位机软件，将PC中SoC启动代码加载到所述DDR地址；

释放所述SoC的CPU，以使所述SoC从所述DDR地址处执行所述SoC启动代码。

一实施例中，通过仿真器的上位机软件，对所述SoC的DDR模块进行配置和初始化，具体包括：

利用仿真器的上位机软件，通过JTAG接口访问所述SOC中DDR模块的关联寄存器，并对所述DDR模块进行配置和初始化。

一实施例中，释放所述SoC的CPU，具体包括：

利用所述仿真器的上位机软件，通过所述SoC内部总线配置SoC***管理寄存器，解除所述SoC的CPU的复位状态。

一实施例中，基于JTAG启动建立SoC和仿真器之间的连接，具体包括：

预设置SoC从JTAG启动；

设置JTAG时钟，并读取JTAG ID；

完成所述SoC的CPU设置；

建立所述SoC和仿真器之间的连接。

一实施例中，设置JTAG时钟，具体包括：

基于所述SoC，并利用所述仿真器的上位机软件设置JTAG时钟频率。

一实施例中，读取JTAG ID，具体包括：

通过所述仿真器的上位机软件控制JTAG链路上各数据线的状态，进而访问JTAG链路的内部状态机，读取JTAG ID。

一实施例中，完成所述SoC的CPU设置，具体包括：

在所述仿真器的上位机软件中设置所述SoC使用的CPU架构、和/或CPU核的数量、和/或访问所述SoC内部资源时选择的入口、和/或SoC内部DEBUG模块的基地址。

一实施例中，所述方法还包括：

在执行SoC启动代码时，通过所述仿真器对所述SoC启动代码进行调试。

本申请还提供一种基于JTAG的SoC启动装置，包括连接SoC的JTAG接口的仿真器、以及连接所述仿真器的PC，所述PC上安装有上位机软件，所述上位机软件通过控制仿真器执行如上所述的基于JTAG的SoC启动方法。

一实施例中，所述仿真器通过USB线连接所述PC。

本申请基于JTAG的SoC启动过程中，启动代码不依赖于ROM，便于修改和更新，并且可以通过JTAG接口访问SoC内部寄存器，便于调试和定位；同时，从JTAG启动，SoC内部完全处于复位状态，启动过程中可以单独调试某个模块，例如DDR，而不受其他模块的影响，保证了启动的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中基于JTAG的SoC启动方法的流程图；

图2为本发明一实施例中基于JTAG的SoC启动方法中，基于JTAG启动建立SoC和仿真器之间的连接的流程图；

图3为本发明一实施例中基于JTAG的SoC启动装置的流程图；

图4为本发明一实施例中基于JTAG的SoC启动装置执行的启动方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

参图1，介绍本申请基于JTAG的SoC启动方法的一具体实施方式。在本实施方式中，该方法包括：

S11、基于JTAG启动建立SoC和仿真器之间的连接。

JTAG(Joint Test AcTion Group，联合测试行动组)是一种国际标准测试协议(IEEE 1149.1兼容)。JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test AccessPort，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。配合参照图2，具体地，本步骤中包括：

S111、预设置SoC从JTAG启动。

这里将SoC预定义的、控制选择启动方式的管脚，从硬件上切换到从JTAG启动，具体可以在SoC设计中支持，切换到从JTAG启动后，SoC内部处于复位状态。

S112、设置JTAG时钟，并读取JTAG ID。

首先，基于所述SoC，并利用所述仿真器的上位机软件设置JTAG时钟频率。也即，这里的JTAG时钟频率由SoC决定，通常JTAG时钟频率不宜设置过高，在具体应用中，以避免JTAG时钟出现不稳定现象为标准，设置这里的JTAG时钟频率。随后，再通过仿真器的上位机软件控制JTAG链路上各数据线的状态，进而访问JTAG链路的内部状态机，读取JTAG ID。在此过程中，还可以调试和验证SoC的JTAG链路是否存在问题。

S113、完成所述SoC的CPU设置。

具体地，CPU设置可以是包括在仿真器的上位机软件中设置SoC使用的CPU架构、和/或CPU核的数量、和/或访问所述SoC内部资源时选择的入口、和/或SoC内部DEBUG模块的基地址等。

S114、建立所述SoC和仿真器之间的连接。

利用仿真器的上位机软件，使SoC和仿真器建立起连接，保证SoC和仿真器之间可以进行通信，为后续上位机软件通过仿真器控制SoC执行启动提供控制链路。

S12、通过所述仿真器的上位机软件，对所述SoC的DDR模块进行解复位后，进行配置和初始化，其中，所述SoC内部的其它模块处于复位状态。

利用仿真器的上位机软件，通过JTAG接口访问SOC中DDR模块的关联寄存器，并对DDR模块进行配置和初始化。在SoC启动过程中，DDR模块的配置和初始化尤为重要，DDR模块存在问题会直接影响SoC的正常启动。而本申请由于选择从JTAG启动，可以通过JTAG接口，灵活访问DDR模块相关联的寄存器和SoC内部寄存器，利用仿真器提供的调试手段，来对DDR模块进行调试和定位，而在此过程中，SoC内部的其它模块始终处于复位状态，因此调试DDR模块也不会受到SoC内部其它功能模块的影响。

S13、通过所述仿真器的上位机软件，将所述SoC的PC指针指向DDR地址。

这里的PC指针设置可以为后续SoC启动代码的加载提供目的地址指向。

S14、通过所述仿真器的上位机软件，将PC中SoC启动代码加载到所述DDR地址。

仿真器的上位机软件可以是通过SoC内部总线，将SoC启动代码加载到该预期的DDR地址。

S15、释放所述SoC的CPU，以使SoC从所述DDR地址处执行SoC启动代码。

利用仿真器的上位机软件，通过SoC内部总线配置SoC***管理寄存器，解除所述SoC的CPU的复位状态，实现对SoC的CPU的释放。此时，SoC将从上述预期的DDR地址处执行SoC启动代码。

本实施方式中，在执行SoC启动代码时，还可以通过仿真器提供的调试手段，对SoC启动代码进行调试。

参图3，介绍本申请的基于JTAG的SoC启动装置的一具体实施方式。在本实施方式中，该装置包括连接SoC的JTAG接口的仿真器、以及连接所述仿真器的PC。

PC上安装有上位机软件，仿真器通过USB线连接所述PC，该上位机软件通过控制仿真器执行上述的基于JTAG的SoC启动方法。配合参图4，本实施方式提供一个典型的基于JTAG的SoC启动方法如下：

①预设置SoC从JTAG启动。

②设置JTAG时钟，并读取JTAG ID。

③完成SoC的CPU相关设置。

④建立SoC和仿真器之间的连接。

⑤通过仿真器的上位机软件，对SoC的DDR进行配置和初始化，其中，所述SoC内部处于复位状态。

⑥通过仿真器的上位机软件，将SoC的PC指针指向所述DDR地址。

⑦通过仿真器的上位机软件，将PC中SoC启动代码加载到所述DDR地址。

⑧释放SoC的CPU，以使SoC从DDR地址处执行SoC启动代码。

由于本实施方式中不涉及对基于JTAG的SoC启动方法的进一步改进，故这里的启动方法可以部分或全部地参考上文中的实施方式，此处不再进行赘述。

通过以上的实施方式可以看出，本申请基于JTAG的SoC启动过程中，启动代码不依赖于ROM，便于修改和更新，可以通过JTAG接口访问SoC内部寄存器，便于调试和定位，并且，从JTAG启动，SoC内部完全处于复位状态，启动过程中可以单独调试某个模块，例如DDR，而不受其他模块的影响，保证了启动的可靠性。

上述实施例阐明的***、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。

为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本说明书一个或多个实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本说明书一个或多个实施例的实施例可提供为方法、***或计算机程序产品。因此，本说明书一个或多个实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书一个或多个实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本说明书一个或多个实施例可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书一个或多个实施例，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于JTAG的SoC启动方法，其特征在于，包括：

基于JTAG启动建立SoC和仿真器之间的连接；

通过所述仿真器的上位机软件，对所述SoC的DDR模块进行解复位后，进行配置和初始化，其中，所述SoC内部的其它模块处于复位状态；

通过所述仿真器的上位机软件，将所述SoC的PC指针指向DDR地址；

通过所述仿真器的上位机软件，将PC中SoC启动代码加载到所述DDR地址；

将所述SoC的CPU从所述复位状态释放，以使所述SoC从所述DDR地址处执行所述SoC启动代码。

2.根据权利要求1所述的基于JTAG的SoC启动方法，其特征在于，通过所述仿真器的上位机软件，对所述SoC的DDR模块进行配置和初始化，具体包括：

利用所述仿真器的上位机软件，通过JTAG接口访问所述SoC中DDR模块的关联寄存器，并对所述DDR模块进行配置和初始化。

3.根据权利要求1所述的基于JTAG的SoC启动方法，其特征在于，释放所述SoC的CPU，具体包括：

利用所述仿真器的上位机软件，通过所述SoC内部总线配置SoC***管理寄存器，解除所述SoC的CPU的复位状态。

4.根据权利要求1所述的基于JTAG的SoC启动方法，其特征在于，基于JTAG启动建立SoC和仿真器之间的连接，具体包括：

预设置SoC从JTAG启动；

设置JTAG时钟，并读取JTAG ID；

完成所述SoC的CPU设置；

建立所述SoC和仿真器之间的连接。

5.根据权利要求4所述的基于JTAG的SoC启动方法，其特征在于，设置JTAG时钟，具体包括：

基于所述SoC，并利用所述仿真器的上位机软件设置JTAG时钟频率。

6.根据权利要求4所述的基于JTAG的SoC启动方法，其特征在于，读取JTAG ID，具体包括：

通过所述仿真器的上位机软件控制JTAG链路上各数据线的状态，进而访问JTAG链路的内部状态机，读取JTAG ID。

7.根据权利要求4所述的基于JTAG的SoC启动方法，其特征在于，完成所述SoC的CPU设置，具体包括：

在所述仿真器的上位机软件中设置所述SoC使用的CPU架构、和/或CPU核的数量、和/或访问所述SoC内部资源时选择的入口、和/或SoC内部DEBUG模块的基地址。

8.根据权利要求1所述的基于JTAG的SoC启动方法，其特征在于，所述方法还包括：

在执行所述SoC启动代码时，通过所述仿真器对所述SoC启动代码进行调试。

9.一种基于JTAG的SoC启动装置，其特征在于，包括连接SoC的JTAG接口的仿真器、以及连接所述仿真器的PC，所述PC上安装有上位机软件，所述上位机软件通过控制仿真器执行如权利要求1至8任一项所述的基于JTAG的SoC启动方法。

10.根据权利要求9所述的基于JTAG的SoC启动装置，其特征在于，所述仿真器通过USB线连接所述PC。