CN111104050A - 一种otp优化存储结构、存储方法、读取方法、控制芯片 - Google Patents

一种otp优化存储结构、存储方法、读取方法、控制芯片 Download PDF

Info

Publication number
CN111104050A
CN111104050A CN201811260946.6A CN201811260946A CN111104050A CN 111104050 A CN111104050 A CN 111104050A CN 201811260946 A CN201811260946 A CN 201811260946A CN 111104050 A CN111104050 A CN 111104050A
Authority
CN
China
Prior art keywords
otp
address
memory
block
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811260946.6A
Other languages
English (en)
Inventor
彭小卫
聂玉庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811260946.6A priority Critical patent/CN111104050A/zh
Publication of CN111104050A publication Critical patent/CN111104050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种OTP优化存储结构、存储方法、读取方法、控制芯片，包括存储区块，所述存储区块包括数据存储区块和地址存储区块，所述数据存储区块用于存储OTP值，所述地址存储区块用于存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，用于指示存储区块是否被烧写过，本发明，设置数据存储区块和地址存储区块，优化了OTP存储，实现简单，提高了OTP存储有效性，满足二次或者多次烧写的要求，最大程度避免因烧错和升级导致IC报废的情况，节约OTP存储成本和减少IC报废率。

Description

一种OTP优化存储结构、存储方法、读取方法、控制芯片
技术领域
本发明涉及OTP技术领域，具体的涉及一种OTP优化存储结构、存储方法、读取方法、控制芯片。
背景技术
OTP(One Time Programable)是IC的一种存储结构类型，只支持一次性可编程，一旦烧写成功，将不可再次更改和清除，某些情况下，如果OTP烧写值烧错，或者需要升级OTP值时，原来烧写的IC只能报废处理，造成浪费。有些IC会采用2倍空间的OTP存储空间，一半用来备用，这样虽然可以解决问题，但是预留一倍的空间，太浪费，增加成本，且只能满足二次烧写要求。多数情况下，烧错和升级需要修改的OTP值并不多，可以考虑预留更少的OTP存储空间来解决该问题。
发明内容
本发明的目的在于克服现有技术中OTP需要二次或者多次烧写时导致IC报废浪费，成本高的技术问题，提供一种OTP优化存储结构、存储方法、读取方法、控制芯片。
为实现上述目的，本发明采用的技术方案如下：一种OTP优化存储结构，包括存储区块，所述存储区块包括数据存储区块和地址存储区块，所述数据存储区块用于存储OTP值，所述地址存储区块用于存储需要重新烧写的OTP值在数据存储区块的地址，且设置烧写使能位，用于指示存储区块是否被烧写过。
进一步的，将地址存储区块的末位设置为烧写使能位。
进一步的，所述数据存储区块的存储空间、地址存储区块的存储空间根据用户需求设置。
进一步的，所述数据存储区块的存储空间大于地址存储区块的存储空间。
一种控制芯片，包括上述的OTP优化存储结构，所述的控制芯片包括IC芯片。
一种OTP优化存储方法，控制上述的OTP优化存储结构，方法如下：
确定OTP存储区块的存储空间大小，根据存储空间大小划分数据存储区块和地址存储区块，数据存储区块存储OTP值，地址存储区块存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，
检查是否需要重新烧写数据存储区块的OTP值，记录需要重新烧写OTP值对应的地址，在地址存储区块烧写需要重新烧写OTP值对应的地址，在数据存储区块重新烧写OTP值；
改变烧写使能位的值。
进一步的，按照需要重新烧写的顺序依次在存储区块上进行烧写。
一种OTP存储读取方法，控制上述的OTP优化存储结构，方法如下：
读取烧写使能位的值，判断是否有改变；
改变时，读取存储在地址存储区块的地址及该地址对应的存储在数据存储区块的OTP值；
将该地址原有的OTP值替换为重新烧写的OTP值。
进一步的，依次在存储区块上读取烧写使能位，烧写使能位未改变时，停止读取。
由上述对本发明的描述可知，与现有技术相比，本发明提供的一种OTP优化存储结构、存储方法、读取方法、控制芯片，将存储区块划分为数据存储区块和地址存储区块，数据存储区块存储OTP值，地址存储区块存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，指示存储区块是否被烧写过，优化了OTP存储，实现简单，提高了OTP存储有效性，满足二次或者多次烧写的要求，最大程度避免因烧错和升级导致IC报废的情况，节约OTP存储成本和减少IC报废率。
附图说明
图1为4Kbit存储结构图；
图2为本发明OTP优化存储结构图；
图3为烧写OTP示意图。
具体实施方式
以下将结合本发明实施例中的附图对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。
如图1所示，假设IC需要4Kbit的OTP存储空间，将4Kbit分成128*32bit的存储结构，未烧写前，OTP值全部为1。
如图2所示，设计一种OTP优化存储结构，包括存储区块，所述存储区块包括数据存储区块1和地址存储区块2，所述数据存储区块1用于存储OTP值，所述地址存储区块2用于存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，用于指示存储区块是否被烧写过，将数据存储区块划分为(M*N)bit数字存储位，将地址存储区块划分为(M*L)bit地址存储位，并将地址存储位的末位设置为烧写使能位，多数情况下，烧错和升级需要修改的OTP值并不多，可以考虑预留更少的OTP存储空间，因此，优化后，数据存储区块的存储空间大于地址存储区块的存储空间，具体的，为了满足二次或者多次烧写的要求，增加1Kbit作为预留OTP存储空间，即使用优化方式，OTP存储空间为5Kbit，4Kbit的OTP存储空间作为数据存储区块，1Kbit的OTP存储空间作为地址存储区块，每一行为40bit，其中bit[39]为烧写使能，表示该40bit是否烧写，bit[38:32]为地址部分，bit[31:0]为数据部分。
一种控制芯片，包括上述的OTP优化存储结构，所述的控制芯片包括IC芯片。
一种OTP优化存储方法，控制上述的OTP优化存储结构，包括以下步骤：
S1：确定OTP存储区块的存储空间大小，根据存储空间大小划分数据存储区块和地址存储区块，数据存储区块存储OTP值，地址存储区块存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，
S2：检查是否需要重新烧写数据存储区块的OTP值，记录需要重新烧写OTP值对应的地址，在地址存储区块烧写需要重新烧写OTP值对应的地址，在数据存储区块重新烧写OTP值，具体的，如图3所示，假设地址为0x00，0x03和0x7E这3个地址的OTP值由于第一次烧写错误或者升级等原因需要二次烧写，烧写值分别为0x55，0xAA，0x5A。此时可在1Kbit的地址存储区块，烧写前3个40bit OTP存储区块，bit[39]写0，接下来[38:32]为地址，分别为0x00，0x03和0x7E，最后烧写数据，分别为0x55，0xAA，0x5A，假设地址为0x7E需要第三次烧写，烧写值为0x3F。此时接着使用第4个40bit的存储块，进行烧写，如果还有需要继续烧写，就继续进行烧写，完成40bit的OTP存储区块烧写。
一种OTP存储读取方法，控制上述的OTP优化存储结构，包括以下步骤：
S1：读取烧写使能位的值，判断是否有改变，具体的，先扫描1Kbit的预留OTP存储区块，检查每40bit的bit[39]烧写使能是否为0，为0则表示有烧写过，为1时，则表示未烧写过；
S2：改变时，读取存储在地址存储区块的地址及该地址对应的存储在数据存储区块的OTP值；
S3：将该地址原有的OTP值替换为重新烧写的OTP值，特别对于地址0x7E，进行二次和三次的烧写，地址的数据值需要替换两次，且必须按照顺序替换，及最后读取地址0x7E的OTP值为0x3F，因为在1Kbit地址存储区块中，是依次进行烧写的，因此当扫描到某40bit的bit[39]烧写使能为1时，即可停止扫描。
由上述对本发明的描述可知，与现有技术相比，本发明提供的一种OTP优化存储结构、存储方法、读取方法、控制芯片，将存储区块划分为数据存储区块和地址存储区块，数据存储区块存储OTP值，地址存储区块存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，指示存储区块是否被烧写过，优化了OTP存储，实现简单，提高了OTP存储有效性，满足二次或者多次烧写的要求，最大程度避免因烧错和升级导致IC报废的情况，节约OTP存储成本和减少IC报废率。
上述仅为本发明的若干具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (9)

1.一种OTP优化存储结构，包括存储区块，其特征在于：所述存储区块包括数据存储区块和地址存储区块，所述数据存储区块用于存储OTP值，所述地址存储区块用于存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，用于指示存储区块是否被烧写过。
2.根据权利要求1所述的OTP优化存储结构，其特征在于：将地址存储区块的末位设置为烧写使能位。
3.根据权利要求1所述的OTP优化存储结构，其特征在于：所述数据存储区块的存储空间、地址存储区块的存储空间自定义设置。
4.根据权利要求3所述的OTP优化存储结构，其特征在于：所述数据存储区块的存储空间大于地址存储区块的存储空间。
5.一种控制芯片，其特征在于：包括权利要求1-4任意一项所述的OTP优化存储结构，所述的控制芯片包括IC芯片。
6.一种OTP优化存储方法，控制权利要求1-4任意一项所述的OTP优化存储结构，其特征在于，方法如下：
确定OTP存储区块的存储空间大小，根据存储空间大小划分数据存储区块和地址存储区块，数据存储区块存储OTP值，地址存储区块存储需要重新烧写的OTP值在数据存储区块的地址，并设置烧写使能位，
检查是否需要重新烧写数据存储区块的OTP值，记录需要重新烧写OTP值对应的地址，在地址存储区块烧写需要重新烧写OTP值对应的地址，在数据存储区块重新烧写OTP值；
改变烧写使能位的值。
7.根据权利要求6所述的OTP优化存储方法，其特征在于：按照需要重新烧写的顺序依次在存储区块上进行烧写。
8.一种OTP存储读取方法，控制权利要求1-4任意一项所述的OTP优化存储结构，其特征在于，方法如下：
读取烧写使能位的值，判断是否有改变；
改变时，读取存储在地址存储区块的地址及该地址对应的存储在数据存储区块的OTP值；
将该地址原有的OTP值替换为重新烧写的OTP值。
9.根据权利要求8所述的OTP存储读取方法，其特征在于：依次在存储区块上读取烧写使能位，烧写使能位未改变时，停止读取。
CN201811260946.6A 2018-10-26 2018-10-26 一种otp优化存储结构、存储方法、读取方法、控制芯片 Pending CN111104050A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811260946.6A CN111104050A (zh) 2018-10-26 2018-10-26 一种otp优化存储结构、存储方法、读取方法、控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811260946.6A CN111104050A (zh) 2018-10-26 2018-10-26 一种otp优化存储结构、存储方法、读取方法、控制芯片

Publications (1)

Publication Number Publication Date
CN111104050A true CN111104050A (zh) 2020-05-05

Family

ID=70419124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811260946.6A Pending CN111104050A (zh) 2018-10-26 2018-10-26 一种otp优化存储结构、存储方法、读取方法、控制芯片

Country Status (1)

Country Link
CN (1) CN111104050A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117573155A (zh) * 2024-01-16 2024-02-20 成都电科星拓科技有限公司 产品信息处理方法及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486937A (zh) * 2010-12-06 2012-06-06 慧荣科技股份有限公司 单次可编程存储器的数据编程电路及方法
CN102508732A (zh) * 2011-10-25 2012-06-20 深圳芯邦科技股份有限公司 改善一次性可编程存储器使用性能的方法及装置
CN104200844A (zh) * 2014-08-27 2014-12-10 杭州国芯科技股份有限公司 一种带密码的otp烧写及读取方法
CN106650510A (zh) * 2016-12-26 2017-05-10 湖南国科微电子股份有限公司 一种otp存储器数据保护方法、***及otp控制器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486937A (zh) * 2010-12-06 2012-06-06 慧荣科技股份有限公司 单次可编程存储器的数据编程电路及方法
CN102508732A (zh) * 2011-10-25 2012-06-20 深圳芯邦科技股份有限公司 改善一次性可编程存储器使用性能的方法及装置
CN104200844A (zh) * 2014-08-27 2014-12-10 杭州国芯科技股份有限公司 一种带密码的otp烧写及读取方法
CN106650510A (zh) * 2016-12-26 2017-05-10 湖南国科微电子股份有限公司 一种otp存储器数据保护方法、***及otp控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117573155A (zh) * 2024-01-16 2024-02-20 成都电科星拓科技有限公司 产品信息处理方法及芯片
CN117573155B (zh) * 2024-01-16 2024-04-09 成都电科星拓科技有限公司 产品信息处理方法及芯片

Similar Documents

Publication Publication Date Title
US8225067B2 (en) Multilevel cell NAND flash memory storage system, and controller and access method thereof
JP5002201B2 (ja) メモリシステム
CN101202106B (zh) 非易失性存储***及其相应的编程方法
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US20210011629A1 (en) Memory device
US6549457B1 (en) Using multiple status bits per cell for handling power failures during write operations
US20070214309A1 (en) Nonvolatile storage device and data writing method thereof
US8904086B2 (en) Flash memory storage system and controller and data writing method thereof
US8510502B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US20080049504A1 (en) Memory Control Circuit, Nonvolatile Storage Apparatus, and Memory Control Method
EP1403771A1 (en) Non-volatile memory control method
CN107608628A (zh) 闪存控制器
US20100057979A1 (en) Data transmission method for flash memory and flash memory storage system and controller using the same
JP2004095029A (ja) 不揮発性メモリおよびその書き込み処理方法
TWI690928B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
US20160054935A1 (en) Data storing method and memory controller and memory storage device using the same
US10049007B2 (en) Non-volatile memory device and read method thereof
CN104658612A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
JP4158526B2 (ja) メモリカード及びメモリへのデータ書き込み方法
CN102800357B (zh) 程序码载入与存取方法、存储器控制器与存储器储存装置
CN111104050A (zh) 一种otp优化存储结构、存储方法、读取方法、控制芯片
US8572350B2 (en) Memory management, memory control system and writing method for managing rewritable semiconductor non-volatile memory of a memory storage system
CN109273042A (zh) Nand存储器及其访问方法、访问装置
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN103593252A (zh) 具有动态错误侦测及更正的存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201202

Address after: 519070 Guangdong city of Zhuhai Province Qianshan

Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd.

Address before: 519070 Guangdong city of Zhuhai Province Qianshan

Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200505