CN110943161A - 阻性存储器单元 - Google Patents

阻性存储器单元 Download PDF

Info

Publication number
CN110943161A
CN110943161A CN201910876509.5A CN201910876509A CN110943161A CN 110943161 A CN110943161 A CN 110943161A CN 201910876509 A CN201910876509 A CN 201910876509A CN 110943161 A CN110943161 A CN 110943161A
Authority
CN
China
Prior art keywords
layer
phase change
threshold switch
conductive
ovonic threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910876509.5A
Other languages
English (en)
Inventor
P·波伊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN110943161A publication Critical patent/CN110943161A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及阻性存储器单元，其包括具有选择器、阻性元件以及相变材料的层的堆叠，选择器不具有与相变材料的物理接触。在一个实施例中，选择器是形成在金属化层级的导电迹线上的双向阈值开关。

Description

阻性存储器单元
技术领域
本公开总体地涉及存储器器件，并且更特别地，涉及诸如相变存储器器件之类的阻性存储器器件。
背景技术
存储器通常的形式是阵列，其包括字线和位线，即行和列。包含二进制信息的存储器单元位于行与列的每个交叉处。
在相变存储器单元中，例如，每个存储器单元包括相变材料层，相变材料层与阻性元件接触。相变材料是可以在晶相和非晶相之间转变的材料。这样的转变由阻性元件的温度上升引起，电流传导通过该阻性元件。材料的晶相和非晶相之间的电阻差异被用于定义至少两种存储器状态，任选地0和1。
包含在相变存储器单元中的数据例如通过测量存储器单元的位线和字线之间的电阻，来被访问或读出。
存储器单元通常地与选择元件(例如选择晶体管)相关联。在向单元写入，或者从单元读出时，选择元件使电流能够流过该单元的阻性元件。因此，选择元件能够限制流过其他存储器单元(未被选择)的电流，而这可能妨碍向该单元的写入或者从该单元的读出。
选择元件通常地形成在半导体衬底的内部和/或上部。缺点是存储器单元在密度和位置方面，受制于衬底中选择元件的可能密度和位置。
发明内容
一个实施例可以克服已知存储器单元的部分或全部缺点。
一个实施例提供了阻性存储器单元，包括选择器、阻性元件以及相变材料的层的堆叠，选择器不具有与相变材料的物理接触。
根据一个实施例，阻性元件具有基本上“L”型的截面。
根据一个实施例，选择器至少部分地置于导电迹线上。
根据一个实施例，选择器具有基本上平面的形状。
根据一个实施例，选择器包括层的堆叠，该堆叠的下层和上层是导电层。
根据一个实施例，导电层由碳制成。
根据一个实施例，每个选择器包括由基于锗和硒的合金制成的层。
另一实施例提供了存储器器件，其包括如前所描述的多个存储器单元，其中每个单元位于互连网络的层级之间。
根据一个实施例，选择器的下表面与导电层的上表面之间的距离基本上等于互连网络的层级的厚度的多倍，该导电层置于相变材料的层上。
根据一个实施例，器件包括存储器单元的至少两个集合，每个集合位于互连网络的两个层级之间。
另一实施例提供了制造相变存储器单元的方法，包括：形成具有选择器、阻性元件以及相变材料的层的堆叠，选择器不具有与相变材料的机械接触。
根据一个实施例，方法包括如下步骤：形成选择器的平面层，该平面层覆盖导电迹线的下层级。
根据一个实施例，方法包括：
在选择器的层的上方形成绝缘层；
形成腔体，该腔体穿过绝缘层，并且具有与导电迹线的下层级的导电迹线相对的壁；
在所述腔体的底部和壁上沉积阻性层；以及至少部分地蚀刻位于腔体的底部处的阻性层和选择层的部分。
根据一个实施例，方法包括：在步骤a)之前，蚀刻选择器的层，以形成条带，该条带从一条导电迹线向另一条导电迹线延伸。
根据一个实施例，腔体包括两个基本上平行的壁，每个壁与导电迹线相对。
在以下对特定实施例的非限制性描述中将结合附图详细讨论前述和其他特征和优点。
附图说明
图1示意性地示出了存储器器件的一个实施例；
图2示意性地示出了制造图1的实施例的步骤的结果；
图3示意性地示出了制造图1的实施例的其他步骤的结果；
图4示意性地示出了制造图1的实施例的其他步骤的结果；
图5示意性地示出了制造图1的实施例的其他步骤的结果；以及
图6示意性地示出了存储器器件的另一实施例。
具体实施方式
在不同附图中，相同的元件用相同的附图标记表示。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记表示，并且可以具有相同的结构、尺寸和材料性质。
为了清楚，仅示出了并且详细描述了对理解所描述的实施例有用的那些步骤和元件。
在本公开中，术语“连接”用于指定电路元件之间的直接电连接，而没有除导体之外的其他中间元件，而术语“耦合”用于指定电路元件之间的以下电连接，该电连接可以是直接的，或者可以经由一个或多个中间元件。
在以下描述中，除非另有规定，在提及限定绝对位置的术语(例如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置的术语(例如术语“上方”、“下方”、“上”、“下”等)、或限定方向的术语(例如术语“水平”、“竖直”等)时，指的是附图的定向。
在本文中，术语“大约”、“基本上”、“大致地”用于表示讨论中的值的正10％或负10％的公差，优选地表示讨论中的值的正5％或负5％的公差。
图1示意性地示出了存储器器件的实施例。
存储器器件包括存储器单元阵列100，其位于互连网络的导电迹线的两个层级Mx与Mx+1之间。因此，存储器单元不与衬底机械接触，并且更特别地，没有元件在半导体衬底内部和/或没有元件直接在半导体衬底上。
互连网络的层级Mx与Mx+1指代从衬底开始的导电迹线的层级数x和x+1，x是任意数。
每个层级Mx和Mx+1包括导电迹线(针对层级Mx，指定为参考标号102，以及针对层级Mx+1，指定为参考标号104)和导电过孔(针对层级Mx，未示出过孔，以及针对层级Mx+1，指定为参考标号116)。导电过孔允许电连接，该电连接利用了位于所考虑的层级之下的导电元件，其通常地是互连网络的另一层级的导电迹线或者，在所描述的实施例中，是存储器单元的另一层级的导电迹线。导电迹线和导电过孔被绝缘层(针对层级Mx，指定为参考标号105，以及针对层级Mx+1，指定为参考标号117)所围绕。
在图1的实施例中，阵列中同一行的存储器单元100通过层级Mx的导电迹线102中的一个互相连接，并且阵列中同一列的存储器单元100通过层级Mx+1的导电迹线104中的一个互相连接。应理解的是，行和列的互相连接可以是倒置的。将列(或行)互相连接的导电迹线104(或102)是基本上彼此平行的。
在图1中，两个存储器单元100被示出。该两个存储器单元属于阵列的同一列。因此，他们通过同一导电迹线104互相连接。该两个存储器单元属于阵列的两个相邻行。因此，该两个单元连接到不同的导电迹线102。
每个存储器单元包括堆叠106，其具有选择器108、阻性元件110、相变材料的层112以及导电层114。相变材料的层112和导电层114对于同一列的存储器单元是共用的。选择器108和阻性元件110由绝缘区域124彼此分隔开。绝缘区域124还将不同列的层112和114彼此分隔开。
选择器108是双向阈值开关(Ovonic Threshold Switch，OTS)，其包括三层的堆叠：第一导电层118至少接触对应的导电迹线102的一部分；第二层120由硫族化物制成，例如，基于锗和硒的合金；以及第三导电层122，其能够阻止层120的材料的扩散。导电层118和122例如由碳制成。导电层118能够限制层105的材料朝向层120的扩散。
选择器108包括两种状态：第一状态，该状态下选择器108具有足够高的电阻并且传导基本上为零的电流；以及第二状态，该状态下选择器具有足够低的电阻以传导非零电流。当施加在选择器108的上表面和下表面之间的电压超过阈值时，选择器108从第一状态转变到第二状态。阈值的值例如取决于硫族化物层的特性，并且基于在读取或者写入期间将提供给存储器单元的电压的值来选择。更特别地，阈值的值被选择以使得：期望被从其读取或者向其写入的存储器单元100的选择器108是处于第二状态，并且在其端子之间接收较低的电压的所有其他单元的选择器108是处于第一状态。
选择器108是被动部件，即，其不接收控制电流。进一步的，其不位于衬底中。
每个存储器单元的选择器108优选地是基本上平面的。选择器108与导电迹线102和阻性元件110电接触和物理接触，该导电迹线102连接所考虑行的存储器单元100。选择器108不与相变材料层112物理接触。换言之，阻性元件被***或位于相变材料层和选择器之间。选择器108由阻性元件110电耦合至层112。
阻性元件110例如具有“L”型的截面。阻性元件110的水平部分置于选择器108上。阻性元件110的竖直部分从选择器108延伸到相变材料的层112。阻性元件的L形状使其能够具有与选择器108的宽的接触。以及具有与相变材料细小的接触。因此，阻性元件的上部分比下部分是更加阻性的，并且加热区域主要在阻性元件的上部分的层级处。
导电层114经由层级Mx+1的导电过孔116与导电迹线104相接触，该导电迹线104使所考虑的列的存储器单元互相连接。
优选地，选择器的下表面与导电层114的上表面之间的距离基本上等于互连网络的层级的厚度的多倍。因此，层级Mx和Mx+1是不连续的层级是可能的。例如，若选择器的下表面与导电层114的上表面之间的距离基本上等于互连网络的层级的厚度的2倍，在图1中利用Mx和Mx+1指定的层级可以是层级Mx和Mx+2。优点是，包括存储器的互连网络的区域，以及不包括存储器的部分具有共面的层级，。
图2到图5图示了制造图1的实施例的连续步骤。
图2示意性地示出了制造图1的实施例的步骤的结果，在该步骤中形成互连网络的层级Mx。这包括：形成具有在其中蚀刻的腔体的绝缘层105，并且随后填充导电材料以形成导电迹线102。优选地，两根彼此平行的、相邻的导电迹线102的对已被形成。图1中示出了单对导电迹线102。这些导电迹线中的每个导电迹线旨在使存储器阵列的存储器单元的行互相连接。
随后在层级Mx上形成选择器的层108，即，形成选择器108的层的堆叠。例如，在层级Mx上形成导电层118、由硫族化物制成的层120和导电层122。
导电层118和导电层122例如具有在大约1nm到大约5nm的范围中的厚度。层120例如具有在大约7nm到大约50nm的范围中的厚度(例如，10nm)。
接着蚀刻选择器层108以形成条带，该条带具有由最大尺寸限定的主方向，该主方向平行于导电迹线102的主方向。更特别地，每个条带在两个平行的导电迹线102之间延伸。每个条带至少部分地覆盖该两个导电迹线102，并且覆盖位于所考虑的两个导电迹线102之间的绝缘层105的部分。图2中示出了单个条带。
图3示意性地示出了制造图1的实施例的其他步骤的结果。
在这些步骤期间，将形成绝缘区域124的绝缘层被形成在选择器层108以及未被选择器层108覆盖的阵列Mx的部分上。绝缘层的厚度基本上等于选择器与存储器单元100的相变材料的层之间期望的距离，即，阻性元件的高度。随后蚀刻绝缘层以形成腔体300，其与选择器层108的每个条带相对。图3中示出了单个腔体300。每个腔体300穿过绝缘层以到达选择器层108。每个腔体300包括两个彼此平行的壁302，每个壁302与导电迹线102中的一个导电迹线相对。因此，壁302具有主方向，即，由壁的最大尺寸限定的方向，其平行于相关联的导电迹线102的主方向。
阻性材料的层304随后形成在绝缘层124上、壁上以及腔体300的底部上。层304例如具有在大约3nm到大约8nm的范围中的厚度。
图4示意性地示出了制造图1的实施例的其他步骤的结果。
在这些步骤期间，在每个腔体300的壁的水平处形成间隔物400，其覆盖该壁以及在壁脚处的腔体的底部的一部分。在蚀刻间隔物400期间，移除阻性材料的层304的未被间隔物400所覆盖部分，从而形成“L”型的阻性元件110。在腔体300的底部中继续蚀刻，以到达层级Mx。
选择器层108的每个条带被分开为两个条带，两个条带中的每个条带是至少部分地与导电迹线102中的一个导电迹线相对，并且在主方向上延伸，该主方向平行于导电迹线102的主方向。
在前面所描述的蚀刻步骤期间所暴露的选择器层108的壁上以及在第一间隔物上，形成第二间隔物402。
每个阻性元件110的竖直部分的上表面保持被暴露，并且基本上与绝缘区域124的上表面是共面的。
图5示意性地示出了制造图1的实施例的其他步骤的结果。
在这些步骤期间，每个腔体300被填充绝缘材料，以形成绝缘区域124，绝缘区域124具有上表面，其与其他区域124的上表面共面。
在填充腔体300之后获得的整个结构之上形成相变材料的层112和导电层114。
接着蚀刻未示出的沟槽，该沟槽通过堆叠106延伸，即，从导电层114到层级Mx的上表面。位于与图5中横截平面平行的平面中的沟槽，单体化阵列的行的不同存储器单元。因此，每行包括多个由该未示出的沟槽分隔开的存储器单元。随后在该沟槽中填充绝缘材料，以形成绝缘区域124。
接着执行形成层级Mx+1的步骤。该步骤例如包括形成一个或多个绝缘层，在该绝缘层中蚀刻出腔体，该腔体具有导电迹线104和导电过孔116的形状。腔体填充导电材料。
作为变型，可以在在形成层112和114之前执行能够单体化每行的存储器单元蚀刻步骤。随后形成并且蚀刻层112和114。然后可以形成如下阻性元件，其可以具有宽度不同于(例如小于)相变材料的条带宽度。
可以设计成在形成腔体300之后，形成选择器层108。每个选择器108将是基本上“L”型的，并且将位于腔体300的壁与阻性元件110之间。然而，在选择器108的竖直部分的上表面与相变材料的层112之间将存在机械接触。漏电流可以从选择器流向相变材料的层，而不穿过阻性元件，这将引起功率损失。进一步地，在从单元读取或向单元写入的操作期间的温度上升，将引起在相变材料层112和选择器108的材料之间的相互扩散，并且因此而改变层112的组成。
图6示意性地示出了存储器器件的另一实施例。
存储器器件包括第一存储器阵列600和第二存储器阵列602，其类似于图1中所描述的存储器阵列。第一存储器阵列600位于互连网络的层级Mx和Mx+1之间，并且第二存储器阵列602位于互连网络的层级Mx+1和Mx+2之间。
层级Mx中的每个导电迹线102使阵列600的相同行的单元互相连接。层级Mx+1中的每个导电迹线104使阵列600的相同列的单元互相连接，并且使阵列602的相同行的单元互相连接。层级Mx+2的每个导电迹线604使阵列602的相同列的单元互相连接。因此，阵列602相对于阵列600旋转了90度。
更一般地，存储器器件的一个实施例可以具有任何数目的存储器阵列，每个包括存储器单元的集合，每个阵列位于互连网络的导电迹线的两个层级之间。存储器阵列可以由多于一个层级的连贯的导电迹线分隔开。
作为一个变型，不同阵列的存储器单元的数目和密度可以变化。
作为一个变型，所描述实施例是可应用到除了相变存储器单元之外的其他阻性存储器单元。
所描述的一个实施例的优点是：可以增加存储器单元的数目，而不增加俯视图中的表面面积，因此不增加衬底的表面积。
所描述的实施例的另一优点是：能够在衬底中留出自由空间，用以在其中放置其他部件。
所描述的实施例的另一优点是：选择器的材料没有扩散进入相变材料的风险，因此没有使相变材料退化的风险。
上文已经描述了各种实施例和变型。本领域技术人员可以了解，这些各种实施例和变型的某些特征可以被组合，并且本领域技术人员将想到其他变型。
最后，基于上文给出的功能指示，所描述的实施例和变型的实际实现在本领域技术人员的能力范围内。
这样的改变、修改和改进旨在是本公开的一部分，并且旨在落入本发明的精神和范围内。因此，前面的描述仅是示例性的，而不旨在是限制性的。
可以组合上述各种实施例以提供进一步的实施例。根据以上详细的描述，可以对实施例进行这些和其他改变。通常，在权利要求中，所使用的术语不应仅被解释为将权利要求限制于说明书中公开的特定实施例和权利要求，而是应该被解释为包括所有可能的实施例以及这些权利要求享有的等同物的全部范围。因此，权利要求不限于本公开。

Claims (20)

1.一种阻性存储器单元，包括：
相变材料的相变层；
阻性元件，与所述相变材料相接触；以及
双向阈值开关，不具有与所述相变材料的物理接触，所述阻性元件被放置在所述双向阈值开关与所述相变层之间。
2.根据权利要求1所述的阻性存储器单元，其中所述阻性元件具有基本上“L”型的截面。
3.根据权利要求1所述的阻性存储器单元，其中所述双向阈值开关至少部分地置于导电迹线上。
4.根据权利要求1所述的阻性存储器单元，其中所述双向阈值开关具有基本上平面的形状。
5.根据权利要求1所述的阻性存储器单元，其中所述双向阈值开关包括层的堆叠，所述堆叠包括上层和下层，所述上层和所述下层是导电层。
6.根据权利要求5所述的阻性存储器单元，其中所述导电层由碳制成。
7.根据权利要求5所述的阻性存储器单元，其中所述双向阈值开关包括基于锗和硒的合金层。
8.一种存储器器件，包括：
包括层级的互连网络；以及
多个存储器单元，位于所述互连网络的所述层级之间，所述多个存储器单元包括相变材料的相变层，所述相变材料的相变层由所述存储器单元中的每个存储器单元所共享，每个存储器单元进一步包括：
阻性元件，与所述相变材料相接触；以及
双向阈值开关，不具有与所述相变材料的物理接触，所述阻性元件被放置在所述存储器单元的所述双向阈值开关与所述相变层之间。
9.根据权利要求8所述的存储器器件，进一步包括：导电层，置于所述相变材料的层上，其中所述双向阈值开关具有下表面和上表面，并且所述下表面和所述上表面之间的距离基本上等于所述互连网络的所述层级中的一个层级的厚度的多倍。
10.根据权利要求8所述的存储器器件，其中所述互连网络的所述层级包括第一层级、第二层级和第三层级，并且所述多个存储器单元包括存储器单元的第一阵列和第二阵列，所述第一阵列位于所述互连网络的所述第一层级和所述第二层级之间，并且所述第二阵列位于所述互连网络的所述第二层级和所述第三层级之间。
11.根据权利要求8所述的存储器器件，其中每个阻性元件具有基本上“L”型的截面。
12.根据权利要求8所述的阻性存储器单元，其中所述互连网络的所述层级中的下层级包括导电迹线，并且每个存储器单元的所述双向阈值开关至少部分地置于所述导电迹线上。
13.根据权利要求8所述的存储器器件，其中每个双向阈值开关具有基本上平面的形状。
14.根据权利要求8所述的存储器器件，其中每个双向阈值开关包括层的堆叠，所述堆叠包括上层、中层和下层，其中所述上层和下层是导电层，所述中层是基于锗和硒的合金层。
15.一种方法，包括：
形成双向阈值开关；
形成置于所述双向阈值开关上的阻性元件；以及
形成与所述阻性元件相接触的相变材料的相变层，所述双向阈值开关不具有与所述相变材料的物理接触，并且所述阻性元件被放置在所述双向阈值开关与所述相变层之间。
16.根据权利要求15所述的方法，其中形成所述双向阈值开关包括形成双向阈值开关的平面层，所述平面层覆盖导电迹线的下层级。
17.根据权利要求16所述的方法，包括：
在所述双向阈值开关的层的上方形成绝缘层；以及
形成腔体，所述腔体穿过所述绝缘层，并且具有与所述导电迹线的所述下层级的导电迹线相对的壁；其中形成所述阻性元件包括：
在所述腔体的底部和壁上沉积阻性层；以及
蚀刻通过所述阻性层的位于所述腔体的所述底部处的一部分。
18.根据权利要求17所述的方法，其中形成所述双向阈值开关的平面层包括：在形成所述绝缘层之前，
形成层的堆叠，所述堆叠包括下导电层、上导电层以及在所述下导电层和所述上导电层之间的合金层，所述合金层是基于锗和硒的合金；以及
蚀刻所述层的堆叠，以形成从一条导电迹线向另一条导电迹线延伸的条带。
19.根据权利要求17所述的方法，其中所述腔体包括两个基本上平行的壁，每个壁与所述导电迹线中的相应的导电迹线相对。
20.根据权利要求15所述的方法，其中所述阻性元件具有基本上“L”型的截面。
CN201910876509.5A 2018-09-21 2019-09-17 阻性存储器单元 Pending CN110943161A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1858602A FR3086452B1 (fr) 2018-09-21 2018-09-21 Cellule a memoire resistive
FR1858602 2018-09-21

Publications (1)

Publication Number Publication Date
CN110943161A true CN110943161A (zh) 2020-03-31

Family

ID=65243769

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201921543373.8U Active CN211182247U (zh) 2018-09-21 2019-09-17 阻性存储器单元和存储器器件
CN201910876509.5A Pending CN110943161A (zh) 2018-09-21 2019-09-17 阻性存储器单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201921543373.8U Active CN211182247U (zh) 2018-09-21 2019-09-17 阻性存储器单元和存储器器件

Country Status (4)

Country Link
US (3) US11114502B2 (zh)
EP (1) EP3627512B1 (zh)
CN (2) CN211182247U (zh)
FR (1) FR3086452B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824655B (zh) * 2022-08-08 2023-12-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090097362A (ko) 2008-03-11 2009-09-16 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
KR20160035582A (ko) * 2013-07-25 2016-03-31 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 필드 강화 피처를 갖는 저항성 메모리 디바이스
US10163981B2 (en) 2016-04-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing method for RRAM technology
WO2017222525A1 (en) 2016-06-23 2017-12-28 Intel Corporation Rram devices with two-sided intrinsic ballast
EP3261141A1 (en) 2016-06-24 2017-12-27 STMicroelectronics Srl Phase-change memory cell, and method for manufacturing the phase-change memory cell
KR102530067B1 (ko) * 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR102669147B1 (ko) * 2016-11-30 2024-05-27 삼성전자주식회사 메모리 소자 및 그 제조 방법
FR3076081B1 (fr) 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe
KR102557911B1 (ko) * 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP3627512B1 (fr) 2023-08-16
CN211182247U (zh) 2020-08-04
FR3086452B1 (fr) 2021-05-21
US11637144B2 (en) 2023-04-25
US20230240082A1 (en) 2023-07-27
FR3086452A1 (fr) 2020-03-27
US20210384257A1 (en) 2021-12-09
US20200098825A1 (en) 2020-03-26
US11114502B2 (en) 2021-09-07
EP3627512A1 (fr) 2020-03-25

Similar Documents

Publication Publication Date Title
US20210210552A1 (en) Memory including a selector switch on a variable resistance memory cell
US8377741B2 (en) Self-heating phase change memory cell architecture
US9837472B2 (en) Method for forming PCM and RRAM 3-D memory cells
KR101336413B1 (ko) 집적 메모리 어레이 및 메모리 어레이의 형성방법
US8953361B2 (en) Stack memory apparatus
US20130094273A1 (en) 3d memory and decoding technologies
US8445880B2 (en) Phase change memory device having bit-line discharge block and method of fabricating the same
TWI429061B (zh) 積體電路三維記憶體陣列及製造方法
US20080247214A1 (en) Integrated memory
CN103137645A (zh) 具有三维布置的阻性存储器单元的半导体存储器件
JP2022540787A (ja) メモリデバイスのための分割ピラーアーキテクチャ
US20170316824A1 (en) Multi-layer resistive memory devices
US11800821B2 (en) Phase-change memory with an insulating layer on a cavity sidewall
US20230240082A1 (en) Resistive memory cell having an ovonic threshold switch
US9953705B2 (en) Planar memory cell architectures in resistive memory devices
US12004432B2 (en) Phase-change memory
US20220140233A1 (en) Phase-change memory
CN218004905U (zh) 电子器件和半导体结构
US20240224541A1 (en) 3d phase change memory and method of manufacturing the same
CN218888957U (zh) 存储器单元和存储器阵列
WO2024098376A1 (en) Three-dimensional phase-change memory and methods
WO2024098391A1 (en) Three-dimensional phase-change memory and methods for making same
WO2024098366A1 (en) A multi-stack three-dimensional phase-change memory and methods for making the same
CN113471358A (zh) 具有两个相变存储器的电子芯片
CN116685151A (zh) 存储器器件以及形成存储器结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination