CN110739268A - 研磨方法 - Google Patents

研磨方法 Download PDF

Info

Publication number
CN110739268A
CN110739268A CN201911012749.7A CN201911012749A CN110739268A CN 110739268 A CN110739268 A CN 110739268A CN 201911012749 A CN201911012749 A CN 201911012749A CN 110739268 A CN110739268 A CN 110739268A
Authority
CN
China
Prior art keywords
layer
conductive layer
grinding
insulating layer
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911012749.7A
Other languages
English (en)
Inventor
杨一凡
高志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911012749.7A priority Critical patent/CN110739268A/zh
Publication of CN110739268A publication Critical patent/CN110739268A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供了一种研磨方法,包括:提供一半导体器件,包括衬底、绝缘层、沟槽、阻挡层和导电层;采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层;采用第三研磨剂研磨所述绝缘层和所述导电层,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值。通过引入对所述绝缘层/导电层高选择比的第二研磨剂进行粗研磨调整,以及第三研磨剂精细研磨调整,使所述半导体器件达到键合平整度要求。

Description

研磨方法
技术领域
本发明属于集成电路制造技术领域,具体涉及一种研磨方法。
背景技术
研磨工艺频繁使用在半导体集成电路制造工序中,特别是半导体器件在多层配线形成工序中的层间绝缘层的平坦化、金属插塞(plug)的形成、埋入式配线的形成。高质量的研磨工艺是获得半导体器件的平整表面的保证。
半导体器件的绝缘层中形成有沟槽,在沟槽中填充导电层(例如铜金属层)形成插塞,实际工艺中,执行研磨工艺,例如化学机械研磨(CMP)工艺去除沟槽以外的导电层时,研磨剂对位于沟槽中的导电层也产生一定损耗,从而在所述沟槽形成凹陷,当所述凹陷的深度超过半导体器件用于键合时允许的不平整度的最大值时,将导致键合失效,因此,需要采用合适的研磨方法控制凹陷的深度范围,以达到键合要求。
发明内容
本发明的目的在于提供一种研磨方法,使所述半导体器件研磨后达到键合平整度要求。
本发明提供一种研磨方法,包括:提供一半导体器件,所述半导体器件包括衬底、形成于所述衬底的绝缘层、位于所述绝缘层中的沟槽、位于所述沟槽表面和所述绝缘层表面的阻挡层和填充所述沟槽并覆盖所述阻挡层的导电层;
采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;
采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层;
采用第三研磨剂研磨所述绝缘层和所述导电层,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值。进一步的,采用所述第一研磨剂研磨之后,采用所述第二研磨剂研磨之前,位于所述沟槽中的所述导电层的表面与所述阻挡层的表面的高度差范围为:
Figure BDA0002244693710000021
进一步的,所述第一研磨剂对所述导电层/所述阻挡层的选择比范围为:50/1~100/1。
进一步的,所述第二研磨剂对所述绝缘层/导电层的选择比范围为:8/1~16/1。
进一步的,所述第三研磨剂对所述绝缘层/导电层的选择比范围为:0.5/1~1.5/1。
进一步的,所述导电层包括铜、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合。
进一步的,所述绝缘层包括氧化硅层和/或氮化硅层。
进一步的,所述第一研磨剂包括:氧化剂、研磨粒子和去离子水。
进一步的,所述第二研磨剂包括:所述第二研磨剂包括:氧化硅、去离子水和碱性溶液。
进一步的,所述第一研磨剂的pH值范围为9~11.5。
进一步的,所述半导体器件用于键合时允许的不平整度的最大值为
Figure BDA0002244693710000022
与现有技术相比,本发明具有如下有益效果:
采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层被损耗,产生凹陷,使位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层,进行粗研磨调整,以第一次修复所述凹陷;采用第三研磨剂研磨所述绝缘层和所述导电层,进行精细研磨调整,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值,以第二次修复所述凹陷,使所述半导体器件达到键合平整度要求。
附图说明
图1为本发明实施例的研磨方法的流程示意图;
图2至图5为本发明实施例的研磨方法的各步骤示意图。
其中,附图标记如下:
11-衬底;12-绝缘层;13-阻挡层;14-导电层;15-沟槽;16-凹陷。
具体实施方式
本发明实施例提供了一种研磨方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种研磨方法,如图1所示,包括:
提供一半导体器件,所述半导体器件包括衬底、形成于所述衬底的绝缘层、位于所述绝缘层中的沟槽、位于所述沟槽表面和所述绝缘层表面的阻挡层和填充所述沟槽并覆盖所述阻挡层的导电层;
采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;
采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层;
采用第三研磨剂研磨所述绝缘层和所述导电层,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值。
下面结合图2至图5详细介绍本发明实施例的研磨方法的各步骤。
如图2所示,提供一半导体器件,所述半导体器件例如为半导体前端器件,所述半导体器件包括衬底11、形成于所述衬底11的绝缘层12、位于所述绝缘层12中的沟槽15、位于所述沟槽15表面和所述绝缘层12表面的阻挡层13和填充所述沟槽15并覆盖所述阻挡层13的导电层14。所述阻挡层13可通过蒸镀或CVD法形成。
绝缘层12例如为氧化硅层12b和/或氮化硅层12a。所述绝缘层12也可为ONO膜层,即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。所述衬底11可为后续工艺提供操作平台,其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材,可以是裸片,也可以是经过外延生长工艺处理后的晶圆,所述衬底11例如是绝缘体上硅(silicon-on-insulator,SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
所述导电层14包括铜、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合。所述导电层14可通过电镀形成。为了防止导电层14向绝缘膜层12中扩散,以及为了提高绝缘膜层12与导电层14的粘附性,形成阻挡层13。阻挡层13的组成优选钨、氮化钨、钨合金等钨化合物,钛、氮化钛、钛合金等钛化合物,钽、氮化钽、钽合金等钽化合物,钌、钌化合物中的物质阻挡层。阻挡层13可以是由这些物质中的一种构成的单层构造,也可以是由两种以上构成的叠层构造。
如图2和图3所示,采用第一研磨剂研磨所述导电层14直至露出所述阻挡层13,位于所述沟槽15中的所述导电层14被损耗,产生凹陷16。所述第一研磨剂对所述导电层/所述阻挡层的选择比范围为:50/1~100/1。
所述第一研磨剂包括:氧化剂、研磨粒子及去离子水组成,根据需要还可以进一步添加氧化金属溶解剂、保护膜形成剂等。认为其基本机制是:首先利用氧化剂将金属膜表面氧化形成氧化层,再利用研磨粒子磨去该氧化层。
采用所述第一研磨剂研磨之后,采用所述第二研磨剂研磨之前,位于所述沟槽中的所述导电层的表面与所述阻挡层的表面的高度差范围为:当所述凹陷的深度超过半导体器件用于键合时允许的不平整度的最大值时,将导致键合失效。例如,镜像分布的两个半导体半导体器件面对面键合,采用金属层对金属层结合介质层对介质层的混合键合时,由于相对的沟槽中的导电层14(多数为金属层)都有凹陷,将导致键合失效发生在金属层对金属层处,即凹陷位置处,因此凹陷的修复非常必要。
如图4所示,采用对所述绝缘层12/导电层14高选择比的第二研磨剂研磨所述阻挡层13和所述绝缘层12,以第一次修复所述凹陷;对所述绝缘层12/导电层14高选择比的第二研磨剂,即第二研磨剂对所述绝缘层12/导电层14的研磨速度比充分大。所述绝缘层12例如为氧化硅层,所述导电层14例如为铜层。所述第二研磨剂对所述绝缘层/导电层的选择比范围为:8/1~16/1,即第二研磨剂对所述绝缘层12的研磨速度快,相同时间段内对所述导电层14的研磨速度慢,如此一来,所述绝缘层12与所述导电层14的高度差(即凹陷的深度)变小,实现第一次修复所述凹陷。所述第二研磨剂包括:氧化硅、去离子水和碱性溶液。第二研磨剂例如采用氧化硅的碱性制剂,其对材质腐蚀小,属于抛光非金属,特别是硅等氧化物及光阻材料。同时由于呈碱性,材质的原子和分子间结合力减弱,容易被去除,抛光效率高。pH值决定了最基本的加工环境,会对表面膜的形成、材料的去除分解及溶解度、粘性等方面造成影响,第一研磨剂的pH值例如为9~11.5。所述制剂通过NaOH,KOH或NH4OH调整控制其pH值的范围。该原料成本低,几乎没有后续残留。本步骤采用氧化硅的碱性制剂,可溶性好,抛光效率高,适用于硅等氧化物材质的加工。
如图5所示,采用第三研磨剂研磨所述绝缘层和所述导电层,以第二次修复所述凹陷。所述第三研磨剂对所述绝缘层/导电层的选择比范围为:0.5/1~1.5/1。
如果一直采用对所述绝缘层12/导电层14高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层,容易导致凹陷修复过度,即最后所述绝缘层12的高度远远低于所述导电层14的高度,二者的高度差又一次超过半导体器件用于键合时允许的不平整度的最大值时,导致键合失效。因此,在所述绝缘层12与所述导电层14的高度接近时,采用选择比相对较小(例如0.5/1~1.5/1)的第三研磨剂研磨所述绝缘层和所述导电层,使所述绝缘层12与所述导电层14的高度差(凹陷的深度)小于等于半导体器件用于键合时允许的不平整度的最大值时,具体的,所述半导体器件用于键合时允许的不平整度的最大值例如为
Figure BDA0002244693710000051
位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差(凹陷的深度)尽可能的为零,即两个表面齐平(理想状态),实现第二次修复所述凹陷。
本发明实施例的第一研磨剂、第二研磨剂和第三研磨剂中均需要研磨粒子。作为研磨粒子,可以举出例如二氧化硅、氧化铝、氧化锆、二氧化铈、二氧化钛、氧化锗、碳化硅等无机物研磨粒子,聚苯乙烯、聚丙烯酸、聚氯乙烯等有机物研磨粒子。这些物质中优选二氧化硅、氧化铝、氧化锆、二氧化铈、二氧化钛、氧化锗,特别优选二氧化硅或氧化铝。二氧化硅或氧化铝中,尤其优选在CMP用研磨液中分散稳定性良好、由CMP产生的研磨损伤(刮伤)的发生次数少、平均粒径为70nm以下的胶体二氧化硅或胶体氧化铝;更优选平均粒径为40nm以下的胶体二氧化硅或胶体氧化铝。这些研磨粒子可以一种单独使用、或者2种以上混合使用。
本发明实施例的研磨方法具体为:在圆形的研磨盘上贴附研磨垫,一边用研磨剂(各步骤采用不同研磨剂)浸渍研磨垫表面,一边将半导体器件的形成有导电层14的面压在研磨垫表面,在从研磨垫的背面向导电层施加规定的研磨压力的状态下转动研磨盘,研磨盘与半导体器件相对运动来研磨被研磨面(导电层14),利用第一研磨剂与导电层14的的相对机械摩擦除去导电层14。研磨盘的旋转数例如为:80-100转/分钟,具有被研磨面的半导体器件压在研磨垫上的压力,例如为:10~100kPa,为了满足被研磨面均一性要求和图形的平坦性要求,优选为5~50kPa。研磨期间内,用泵等连续向研磨垫供给本发明的研磨剂。对该供给量没有限制,优选研磨垫的表面经常被研磨剂覆盖。研磨结束后的半导体器件,优选在流水中充分洗净后,通过使用旋转式干燥法等将附着在表面的水滴抖落来使其干燥。
为了以使研磨垫的表面状态经常保持一致的方式进行化学机械研磨,优选在研磨前加入研磨垫的修整工序。例如,通过将至少含有水的液体喷射于研磨垫,进行研磨垫的修整。接着进行本发明的研磨方法。
综上所述,本发明提供一种研磨方法,采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层被损耗,产生凹陷,使位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层,进行粗研磨调整,以第一次修复所述凹陷;采用第三研磨剂研磨所述绝缘层和所述导电层,进行精细研磨调整,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值,以第二次修复所述凹陷,使所述半导体器件达到键合平整度要求。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言,由于与实施例公开的器件相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (11)

1.一种研磨方法,其特征在于,包括:
提供一半导体器件,所述半导体器件包括衬底、形成于所述衬底的绝缘层、位于所述绝缘层中的沟槽、位于所述沟槽表面和所述绝缘层表面的阻挡层和填充所述沟槽并覆盖所述阻挡层的导电层;
采用第一研磨剂研磨所述导电层直至露出所述阻挡层,位于所述沟槽中的所述导电层的表面相对于所述绝缘层的表面更靠近所述衬底;
采用对所述绝缘层/导电层高选择比的第二研磨剂研磨所述阻挡层和所述绝缘层;
采用第三研磨剂研磨所述绝缘层和所述导电层,使位于所述沟槽中的所述导电层的表面与所述绝缘层的表面的高度差小于等于所述半导体器件用于键合时允许的不平整度的最大值。
2.如权利要求1所述的研磨方法,其特征在于,采用所述第一研磨剂研磨之后,采用所述第二研磨剂研磨之前,位于所述沟槽中的所述导电层的表面与所述阻挡层的表面的高度差范围为:
Figure FDA0002244693700000011
3.如权利要求1所述的研磨方法,其特征在于,所述第一研磨剂对所述导电层/所述阻挡层的选择比范围为:50/1~100/1。
4.如权利要求1所述的研磨方法,其特征在于,所述第二研磨剂对所述绝缘层/导电层的选择比范围为:8/1~16/1。
5.如权利要求1所述的研磨方法,其特征在于,所述第三研磨剂对所述绝缘层/导电层的选择比范围为:0.5/1~1.5/1。
6.如权利要求1所述的研磨方法,其特征在于,所述导电层包括铜、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合。
7.如权利要求1所述的研磨方法,其特征在于,所述绝缘层包括氧化硅层和/或氮化硅层。
8.如权利要求1所述的研磨方法,其特征在于,所述第一研磨剂包括:氧化剂、研磨粒子和去离子水。
9.如权利要求1所述的研磨方法,其特征在于,所述第二研磨剂包括:氧化硅、去离子水和碱性溶液。
10.如权利要求1所述的研磨方法,其特征在于,所述第一研磨剂的pH值范围为9~11.5。
11.如权利要求1所述的研磨方法,其特征在于,所述半导体器件用于键合时允许的不平整度的最大值为
CN201911012749.7A 2019-10-23 2019-10-23 研磨方法 Pending CN110739268A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911012749.7A CN110739268A (zh) 2019-10-23 2019-10-23 研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911012749.7A CN110739268A (zh) 2019-10-23 2019-10-23 研磨方法

Publications (1)

Publication Number Publication Date
CN110739268A true CN110739268A (zh) 2020-01-31

Family

ID=69271005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911012749.7A Pending CN110739268A (zh) 2019-10-23 2019-10-23 研磨方法

Country Status (1)

Country Link
CN (1) CN110739268A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112247825A (zh) * 2020-09-04 2021-01-22 北京烁科精微电子装备有限公司 一种芯片研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205658B1 (en) * 1998-11-26 2001-03-27 Nec Corporation Method for formation of metal wiring
CN101208781A (zh) * 2005-06-28 2008-06-25 旭硝子株式会社 研磨剂及半导体集成电路装置的制造方法
CN102822308A (zh) * 2010-03-29 2012-12-12 旭硝子株式会社 研磨剂、研磨方法及半导体集成电路装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205658B1 (en) * 1998-11-26 2001-03-27 Nec Corporation Method for formation of metal wiring
CN101208781A (zh) * 2005-06-28 2008-06-25 旭硝子株式会社 研磨剂及半导体集成电路装置的制造方法
CN102822308A (zh) * 2010-03-29 2012-12-12 旭硝子株式会社 研磨剂、研磨方法及半导体集成电路装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112247825A (zh) * 2020-09-04 2021-01-22 北京烁科精微电子装备有限公司 一种芯片研磨方法

Similar Documents

Publication Publication Date Title
US6435942B1 (en) Chemical mechanical polishing processes and components
JP6030703B2 (ja) 誘電性CMPスラリーにおけるCsOHの使用
KR100393368B1 (ko) Cmp 연마 방법 및 반도체 제조 장치
CN117476548A (zh) 用于混合接合的化学机械抛光
US8691664B2 (en) Backside process for a substrate
US5560802A (en) Selective CMP of in-situ deposited multilayer films to enhance nonplanar step height reduction
JP2017108153A (ja) 銅部分及び誘電材料部分を含む2つの要素を直接ボンディングする方法
US6429134B1 (en) Method of manufacturing semiconductor device
JP2000301454A5 (zh)
CN1322555C (zh) 半导体器件的制造方法
US20030176151A1 (en) STI polish enhancement using fixed abrasives with amino acid additives
WO2013112490A1 (en) Slurry for cobalt applications
JP2002530861A (ja) 金属半導体構造体におけるcmp時のディッシング速度を低下させる方法
US20010000497A1 (en) Method and apparatus for removing a material layer from a substrate
US6358853B2 (en) Ceria based slurry for chemical-mechanical polishing
WO2000002235A1 (en) Method of planarizing integrated circuits
KR20070007696A (ko) 반도체 장치의 제조 방법과 반도체 장치
CN110739268A (zh) 研磨方法
US20120264303A1 (en) Chemical mechanical polishing slurry, system and method
US20080014751A1 (en) Method of manufacturing semiconductor device
US20080261402A1 (en) Method of removing insulating layer on substrate
CN107914213B (zh) 一种化学机械研磨方法
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
US20080045018A1 (en) Method of chemical-mechanical polishing and method of forming isolation layer using the same
US20060258158A1 (en) Polish method for semiconductor device planarization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200131