CN109558336A - 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法 - Google Patents

用于闪存主控硬件自动快速产生闪存接口讯号序列的方法 Download PDF

Info

Publication number
CN109558336A
CN109558336A CN201811499865.1A CN201811499865A CN109558336A CN 109558336 A CN109558336 A CN 109558336A CN 201811499865 A CN201811499865 A CN 201811499865A CN 109558336 A CN109558336 A CN 109558336A
Authority
CN
China
Prior art keywords
flash memory
flash
master control
controller
signal sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811499865.1A
Other languages
English (en)
Inventor
陈育鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201811499865.1A priority Critical patent/CN109558336A/zh
Priority to PCT/CN2019/078231 priority patent/WO2020118941A1/zh
Publication of CN109558336A publication Critical patent/CN109558336A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法，配置闪存指令序列产生器控制器,使主控端在需要对闪存组件发出读取或写入等任意指令时,只需要由处理器读写少数信息予寄存器后,藉由直接调用序列产生器内已事先预存的任一闪存指令序列,快速无误的对闪存组件发出任意指令序列,藉以有效提升闪存主控模块之工作效能。

Description

用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
技术领域
本发明涉及闪存技术领域，具体为一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法。
背景技术
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA、数码相机中保存资料等。
现行闪存主控装置设计在进行发出读取或写入指令操作时, 需要由处理器对闪存主控模块之寄存器做多次读写动作以完成闪存指令序列所需之操作代码控制, 此方式不但耗时没效率, 对于处理器资源之占用也非常巨大. 在需要对闪存做频繁操作时无法有效提升操作性能。
发明内容
本发明的目的在于提供一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法,包括主控芯片,所述主控芯片内设置闪存储存控制器和闪存控制物理层，所述闪存储存控制器内设有闪存控制寄存器和闪存接口控制器，所述闪存控制寄存器连接闪存接口控制器，所述闪存接口控制器连接闪存控制物理层，所述闪存控制物理层还连接外部多个闪存储存组件。
优选的，多个闪存储存组件包括第一闪存储存组件、第二闪存储存组件、第三闪存储存组件、第N闪存储存组件，N为大于3的整数。
优选的，所述闪存储存控制器内还设有闪存指令序列产生器，所述闪存指令序列产生器分别连接闪存控制寄存器和闪存接口控制器。
优选的，包括以下步骤：
A、配置闪存指令序列产生器控制器,；
B、使主控端在需要对闪存组件发出读取或写入等任意指令时, 只需要由处理器读写少数信息予寄存器后, 藉由直接调用序列产生器内已事先预存的任一闪存指令序列,；
C、快速无误的对闪存组件发出任意指令序列。
与现有技术相比，本发明的有益效果是：本发明配置闪存指令序列产生器控制器,使主控端在需要对闪存组件发出读取或写入等任意指令时, 只需要由处理器读写少数信息予寄存器后, 藉由直接调用序列产生器内已事先预存的任一闪存指令序列, 快速无误的对闪存组件发出任意指令序列, 藉以有效提升闪存主控模块之工作效能。
附图说明
图1为本发明主控内部的闪存控制单元, 未配置闪存指令序列产生器示意图；
图2为本发明主控内部的闪存控制单元, 配置闪存指令序列产生器示意图；
图3为本发明主控内部的闪存控制单元, 未配置闪存指令序列产生器的状况示意图；
图4为本发明主控内部的闪存控制单元, 配置闪存指令序列产生器的状况示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-4，本发明提供一种技术方案：一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法,包括主控芯片1,所述主控芯片1内设置闪存储存控制器2和闪存控制物理层3，所述闪存储存控制器2内设有闪存控制寄存器4和闪存接口控制器5，所述闪存控制寄存器4连接闪存接口控制器5，所述闪存接口控制器5连接闪存控制物理层3，所述闪存控制物理层3还连接外部多个闪存储存组件；多个闪存储存组件包括第一闪存储存组件6、第二闪存储存组件7、第三闪存储存组件8、第N闪存储存组件，N为大于3的整数。
本发明中，闪存储存控制器2内还设有闪存指令序列产生器9，所述闪存指令序列产生器9分别连接闪存控制寄存器4和闪存接口控制器5。
本发明中，一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法包括以下步骤：
A、配置闪存指令序列产生器控制器,；
B、使主控端在需要对闪存组件发出读取或写入等任意指令时, 只需要由处理器读写少数信息予寄存器后, 藉由直接调用序列产生器内已事先预存的任一闪存指令序列,；
C、快速无误的对闪存组件发出任意指令序列。
综上所述，本发明配置闪存指令序列产生器控制器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 只需要由处理器读写少数信息予寄存器后, 藉由直接调用序列产生器内已事先预存的任一闪存指令序列, 快速无误的对闪存组件发出任意指令序列, 藉以有效提升闪存主控模块之工作效能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种用于闪存主控硬件自动快速产生闪存接口讯号序列的方法,包括主控芯片（1）,其特征在于：所述主控芯片（1）内设置闪存储存控制器（2）和闪存控制物理层（3），所述闪存储存控制器（2）内设有闪存控制寄存器（4）和闪存接口控制器（5），所述闪存控制寄存器（4）连接闪存接口控制器（5），所述闪存接口控制器（5）连接闪存控制物理层（3），所述闪存控制物理层（3）还连接外部多个闪存储存组件。
2.根据权利要求1所述的用于闪存主控硬件自动快速产生闪存接口讯号序列的方法,其特征在于：多个闪存储存组件包括第一闪存储存组件（6）、第二闪存储存组件（7）、第三闪存储存组件（8）、第N闪存储存组件，N为大于3的整数。
3.根据权利要求1所述的用于闪存主控硬件自动快速产生闪存接口讯号序列的方法，其特征在于：所述闪存储存控制器（2）内还设有闪存指令序列产生器（9），所述闪存指令序列产生器（9）分别连接闪存控制寄存器（4）和闪存接口控制器（5）。
4.根据权利要求1所述的用于闪存主控硬件自动快速产生闪存接口讯号序列的方法，其特征在于：包括以下步骤：
A、配置闪存指令序列产生器控制器,；
B、使主控端在需要对闪存组件发出读取或写入等任意指令时, 只需要由处理器读写少数信息予寄存器后, 藉由直接调用序列产生器内已事先预存的任一闪存指令序列,；
C、快速无误的对闪存组件发出任意指令序列。
CN201811499865.1A 2018-12-09 2018-12-09 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法 Withdrawn CN109558336A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811499865.1A CN109558336A (zh) 2018-12-09 2018-12-09 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
PCT/CN2019/078231 WO2020118941A1 (zh) 2018-12-09 2019-03-15 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811499865.1A CN109558336A (zh) 2018-12-09 2018-12-09 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法

Publications (1)

Publication Number Publication Date
CN109558336A true CN109558336A (zh) 2019-04-02

Family

ID=65869482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811499865.1A Withdrawn CN109558336A (zh) 2018-12-09 2018-12-09 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法

Country Status (2)

Country Link
CN (1) CN109558336A (zh)
WO (1) WO2020118941A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209352A (zh) * 2019-05-14 2019-09-06 西安艾可萨科技有限公司 一种存储器的控制方法、存储器控制器、电子设备及存储介质
CN110515559A (zh) * 2019-08-27 2019-11-29 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389963B (zh) * 2012-05-09 2016-08-31 北京兆易创新科技股份有限公司 一种嵌入式***控制器
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US10209904B2 (en) * 2013-04-09 2019-02-19 EMC IP Holding Company LLC Multiprocessor system with independent direct access to bulk solid state memory resources
CN108762974A (zh) * 2018-04-27 2018-11-06 江苏华存电子科技有限公司 一种用于闪存相关主控端控制装置的空页检验***
CN108595124A (zh) * 2018-04-27 2018-09-28 江苏华存电子科技有限公司 一种提升多颗闪存平行写入校能的管理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110209352A (zh) * 2019-05-14 2019-09-06 西安艾可萨科技有限公司 一种存储器的控制方法、存储器控制器、电子设备及存储介质
CN110209352B (zh) * 2019-05-14 2023-03-14 西安艾可萨科技有限公司 一种存储器的控制方法、存储器控制器、电子设备及存储介质
CN110515559A (zh) * 2019-08-27 2019-11-29 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制器
WO2021035800A1 (zh) * 2019-08-27 2021-03-04 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制模块
CN110515559B (zh) * 2019-08-27 2022-08-30 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制器

Also Published As

Publication number Publication date
WO2020118941A1 (zh) 2020-06-18

Similar Documents

Publication Publication Date Title
CN106484331B (zh) 一种数据处理方法、装置及闪存设备
TWI506430B (zh) 映射資訊記錄方法、記憶體控制器與記憶體儲存裝置
KR102467032B1 (ko) 메모리 스케줄링 방법 및 메모리 시스템의 동작방법
CN102200916B (zh) 电子设备、可配置的部件及该部件的配置信息存储方法
TWI494849B (zh) 韌體碼載入方法、記憶體控制器與記憶體儲存裝置
US8732385B2 (en) Non-volatile memory, controller controlling next access
CN101477443B (zh) 与非闪存控制***和控制方法
CN105224480A (zh) 一种用于响应于读取要求的存取存储器装置的方法和装置
CN107678988A (zh) 一种多功能串口装置及实现方法
CN105260336A (zh) 可字节寻址的非易失性存储器热插拔方法及装置
CN109558336A (zh) 用于闪存主控硬件自动快速产生闪存接口讯号序列的方法
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
CN105023612A (zh) 闪存中的双向计数器
CN104461977A (zh) 记忆卡存取装置、其控制方法与记忆卡存取***
CN101751338A (zh) 数据存取控制装置及数据存取方法
US10496317B2 (en) Memory system including memories having different characteristics and operation method thereof
CN102855162B (zh) 一种数据更新方法、数据更新***及存储器
CN201869296U (zh) 一种电视机
CN109614046A (zh) 一种用以连续快速产生闪存接口讯号序列的方法
CN104077080A (zh) 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器
CN114155888B (zh) 一种硬盘供电控制装置、方法、计算机设备及存储介质
CN111210863B (zh) 嵌入式存储器的测试方法、装置、设备和计算机存储介质
CN103902298A (zh) 一种指令集固件刷写状态信息的设置方法和装置
CN101938594A (zh) 一种数字电视机顶盒的音量保存方法
US20200348932A1 (en) Memory control system with a sequence processing unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190402