CN109036323B - 输出级电路、控制方法、驱动装置以及显示装置 - Google Patents

输出级电路、控制方法、驱动装置以及显示装置 Download PDF

Info

Publication number
CN109036323B
CN109036323B CN201811124401.2A CN201811124401A CN109036323B CN 109036323 B CN109036323 B CN 109036323B CN 201811124401 A CN201811124401 A CN 201811124401A CN 109036323 B CN109036323 B CN 109036323B
Authority
CN
China
Prior art keywords
transistor
control
input module
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811124401.2A
Other languages
English (en)
Other versions
CN109036323A (zh
Inventor
黄蕊
林家弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201811124401.2A priority Critical patent/CN109036323B/zh
Publication of CN109036323A publication Critical patent/CN109036323A/zh
Application granted granted Critical
Publication of CN109036323B publication Critical patent/CN109036323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明实施例公开了一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，所述第一输入模块用于根据所述输入信号提供所述负载电容的第一充放电路径，所述第二输入模块用于根据控制信号提供所述负载电容的第二充放电路径，所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号。在提高电路的驱动能力的同时，减小输入模块中晶体管的尺寸。本发明实施例同时公开了一种输出级电路的控制方法、驱动装置以及显示装置。

Description

输出级电路、控制方法、驱动装置以及显示装置
技术领域
本申请涉及电子电路领域，更具体地，涉及一种输出级电路、控制方法、驱动装置以及显示装置。
背景技术
输出缓冲器(output buffer)常用于各式电子装置中，用来隔离信号输入端和输出端，以避免信号输入端受负载影响，并增强信号驱动负载的能力。如图1所示，现有的液晶显示装置中，包括级联的多个源极驱动芯片。所述多个源极驱动芯片之间通过同步信号DIO进行数据同步，例如，当源极驱动芯片120-1接收数据完成之后，向源极驱动芯片120-2提供同步信号DIO1，源极驱动芯片120-2根据同步信号DIO1开始接收数据，以此类推。当所有的源极驱动芯片接收数据完成之后，每个源极驱动芯片依次向显示面板11提供对应的灰阶电压。
图2示出现有技术源极驱动芯片之间实现数据同步的示意性框图，图2示出了源极驱动芯片120-1和源极驱动芯片120-2，当源极驱动芯片120-1接收数据完成之后，向源极驱动芯片120-2提供同步信号DIO1。具体地，源极驱动芯片120-1的输出缓冲器121根据输入信号Vin对负载电容CL进行充电以得到同步信号DIO1，同步信号DIO1通过源极驱动芯片120-2的输入缓冲器122最终得到同步信号DIO1_IN，源极驱动信号120-2根据同步信号DIO1_IN开始接收数据信号。
图3示出现有技术的输出缓冲器的输出级电路，现有的输出缓冲器都包括输入级电路和输出级电路。如图3所示，现有的输出级电路1212包括晶体管M1和晶体管M2，晶体管M1为PMOS管(positive channel Metal Oxide Semiconductor，P型金属氧化物半导体)，晶体管M2为NMOS管(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)。输入信号Vin用于导通晶体管M1，从而经由导通的晶体管M1，形成自电源电压VDD至负载电容CL的充电路径，对负载电容CL进行充电以得到同步信号DIO。
现有技术的输出缓冲器的输出级电路具有以下问题：现有技术的输出级电路采用单个晶体管对负载电容进行充电以得到同步信号，由于对芯片的应用条件未知，因此对负载电容大小和工作频率未知，所以造成在电路设计时会存在过度设计。例如为了提高电路的驱动能力，需要增大晶体管的面积，这样会增大晶体管的工作时瞬间所产生的峰值电流，在电路工作时会导致电源电压压降增大，电源电压压降过大会造成源极驱动芯片的工作电压不足，影响源极驱动芯片的工作性能。
发明内容
鉴于上述问题，本发明的目的在于提供一种输出级电路、控制方法、驱动装置以及显示装置，在提高电路的驱动能力的同时，减小输入模块中晶体管的尺寸。
根据本发明的一方面提供一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，所述第一输入模块用于根据所述输入信号提供所述负载电容的第一充放电路径，所述第二输入模块用于根据控制信号提供所述负载电容的第二充放电路径，所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号。述第二输入模块用于对所述负载电容进行充放电以得到所述输出信号。
优选地，所述第一输入模块包括串联连接在所述电源电压与地之间的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的控制端用于接收所述输入信号，所述第一晶体管用于提供所述电源电压到所述负载电容的第一充电路径，所述第二晶体管用于提供所述负载电容的第一放电路径。
优选地，所述第二输入模块包括串联连接在所述电源电压与地之间的第三晶体管和第四晶体管，所述第三晶体管的控制端用于接收第一控制信号，所述第三晶体管用于提供所述电源电压到所述负载电容的第二充电路径，所述第四晶体管的控制端用于接收第二控制信号，所述第四晶体管用于提供所述负载电容的第二放电路径。
优选地，所述第一控制信号和所述第二控制信号互为反相信号。
优选地所述的输出级电路还包括：第一控制模块，与所述第三晶体管的控制端相连以提供所述第一控制信号；第二控制模块，与所述第四晶体管的控制端相连以提供所述第二控制信号。
优选地所述的输出级电路还包括第一时间检测模块，用于检测所述第一输入模块的预充电时间，其中，所述预充电时间为第一预设时间时，所述第一时间检测模块向所述第一控制模块提供第一触发信号，所述第一控制模块根据所述第一触发信号提供所述第一控制信号。
优选地，所述的输出级电路还包括第二时间检测模块，用于检测所述第一输入模块的预放电时间，其中，所述预放电时间为第二预设时间时，所述第二时间检测模块向所述第二控制模块提供第二触发信号，所述第二控制模块根据所述第二触发信号提供所述第二控制信号。
优选地，所述的输出级电路还包括第一电压检测模块，用于检测所述负载电容的电压值，其中，所述电压值为第一预设电压时，所述第一电压检测模块向所述第一控制模块提供第三触发信号，所述第二控制模块根据所述第三触发信号提供所述第一控制信号。
优选地，所述的输出级电路还包括第二电压检测模块，用于检测所述负载电容的电压值，其中，所述电压值为第二预设电压时，所述第二电压检测模块向所述第二控制模块提供第四触发信号，所述第二控制模块根据所述第四触发信号提供所述第二控制信号。
根据本发明的第二方面提供一种输出级电路的控制方法，所述输出级电路包括第一输入模块、第二输入模块以及负载电容，其中，所述控制方法包括：提供输入信号；开启第一输入模块，对所述负载电容进行预充电；开启第二输入模块，所述第一输入模块和所述第二输入模块同时对所述负载电容进行充电以得到输出信号。
优选地，所述开启第二输入模块的步骤包括：检测所述第一输入模块的充电时间；当所述充电时间达到预设时间时，提供第一触发信号；根据所述第一触发信号得到第一控制信号；根据所述第一控制信号开启所述第二输入模块。
优选地，所述开启第二输入模块的步骤包括：检测所述负载电容的电压值；当所述负载电容的电压达到预设电压时，提供第二触发信号；根据所述第二触发信号得到第二控制信号；根据所述第二控制信号开启所述第二输入模块。
根据本发明的第三方面提供一种驱动装置，包括多个驱动电路，其特征在于，每个所述驱动电路包括上述的输出级电路。
优选地，所述驱动电路包括栅极驱动芯片或者源极驱动芯片，所述驱动装置包括栅极驱动装置或者源极驱动装置。
根据本发明的第四方面提供—种显示装置，其特征在于，包括：栅极驱动装置，用于提供多个栅极驱动信号；源极驱动装置，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示，其中，所述栅极驱动装置和/或所述源极驱动装置包括上述的输出级电路。
本发明提供了一种可调节驱动能力的输出级电路，包括第一输入模块和第二输入模块，第一输入模块可根据输入信号对负载电容进行预充电，第二输入模块根据控制模块提供的控制信号对负载电容进行充电以得到输出信号。提高了电路的驱动能力，同时与现有的电路相比，本发明的第一输入模块和第二输入模块中的晶体管的尺寸可以相对减小，在保证驱动能力的同时可以减小电路消耗的面积。同时与现有的电路相比，本发明的输出级电路在工作时电源电压压降更小，不会对后级电路的工作造成影响，电路稳定性更高。
本发明同时提供一种输出级电路的控制方法、驱动装置和显示装置，在提高电路驱动能力的同时减小输入模块晶体管的尺寸，电路的稳定性更高。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的液晶显示装置的结构示意图。
图2示出根据现有技术源极驱动芯片之间实现数据同步的示意性框图。
图3示出根据现有技术的输出缓冲器的输出级电路的结构示意图。
图4示出根据本发明第一实施例的液晶显示装置的等效电路图。
图5示出图4中的源极驱动装置的结构示意图。
图6示出图5中源极驱动芯片之间同步数据的结构示意图。
图7示出图6中源极驱动芯片之间同步数据的工作时序图。
图8示出根据本发明第二实施例的输出级电路的结构示意图。
图9示出根据本发明第三实施例的输出级电路的结构示意图。
图10示出本发明第三实施例的输出级电路的充电过程示意图。
图11示出根据本发明第四实施例的输出级电路的结构示意图。
图12示出本发明第四实施例的输出级电路的充电过程示意图。
图13示出根据本发明第五实施例的输出级电路的控制方法的流程示意图。
图14示出根据本发明第六实施例的输出级电路的控制方法的流程示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图4示出根据本发明第一实施例的液晶显示装置的等效电路图。
液晶显示装置200包括显示面板210、栅极驱动装置220、源极驱动装置230和时序控制装置240。显示面板210例如是液晶显示面板，包括多个薄膜晶体管T、以及在像素电极和公共电极之间形成的多个像素电容CLC。所述多个薄膜晶体管T组成阵列。时序控制装置240经由数据接口从前端接收显示数据，根据显示数据产生时序信号和灰阶驱动信号，时序控制装置240与栅极驱动装置220和源极驱动装置230相连接，从而向栅极驱动装置220和源极驱动装置230提供各种时序信号。栅极驱动装置220经由多条栅极扫描线分别连接至相应行的薄膜晶体管T的栅极，用于以扫描的方式提供栅极电压G1至Gm，从而在一个图像帧周期中，选通不同行的薄膜晶体管。源极驱动装置230经由多条源极数据线分别连接至相应列的薄膜晶体管T的源极，用于在各行的多个薄膜晶体管T选通时，分别向各列的多个薄膜晶体管T提供与灰阶相对应的灰阶电压S1至Sn。其中，m和n是自然数。所述多个薄膜晶体管T的漏极分别连接至相应的一个像素电容CLC。
在选通状态下，源极驱动装置230经由源极数据线和薄膜晶体管T，将灰阶电压施加在像素电容CLC上。像素电容CLC上的电压作用在液晶分子上，从而改变液晶分子的取向，以实现与灰阶相对应的透光率。为了在像素的更新周期之间保持电压，像素电容CLC可以并联存储电容Cs以获得更长的保持时间。
源极驱动装置230可通过多个源极驱动芯片实现，如图5所示，源极驱动装置230包括源极驱动芯片231-23n。源极驱动芯片231-23n之间通过同步信号DIO进行数据同步，例如，当源极驱动芯片231接收数据完成之后，向源极驱动芯片232提供同步信号DIO1，源极驱动芯片232根据同步信号DIO1开始接收数据，以此类推。
图6示出图5中源极驱动芯片之间同步数据的结构示意图。如图6所示，源极驱动芯片都包括输入缓冲器和输出缓冲器。源极驱动芯片231的输出缓冲器240根据芯片内部提供的输入信号Vin对负载电容CL进行充电放电以得到同步信号DIO1。源极驱动芯片232的输入缓冲器250接收同步信号DIO1，根据同步信号DIO1得到同步信号DIO1_IN，同步信号DIO1_IN经时钟同步之后用来控制与源极驱动芯片232接收数据信号。
图7示出图6中源极驱动芯片之间同步数据的工作时序图。如图7所示，时钟信号CLK的一个周期为3T，其中T是预定时钟周期，例如***时钟信号的最小时钟周期。输入缓冲器250一般由施密特触发器和反相器组成，因此同步信号DIO1上升到0.5VDD之后，同步信号DIO1_IN被认为是逻辑高，同步信号DIO1从0上升到0.5VDD的时间定义为Tsr，同步信号DIO1到同步信号DIO1_IN的门延迟定义为Tgd，因为同步信号DIO1_IN必须在时钟信号CLK的下一个上升沿到来之前建立，因此本发明实施例的同步信号DIO1和同步信号DIO1_IN必须满足Tsr+Tgd<＝3T。
图8示出根据本发明第二实施例的输出级电路的结构示意图。图8示出图6中输出缓冲器240的输出级电路，如图8所示，输出级电路241根据输入信号Vin对负载电容CL进行充放电以得到同步信号DIO1。输出级电路241包括第一输入模块244、第二输入模块242和控制模块243。第一输入模块244用于根据输入信号Vin向负载电容CL提供第一充放电路径，对负载电容CL进行充放电。第二输入模块242用于根据控制模块243提供的控制信号对负载电容CL提供第二充放电路径，对负载电容CL进行第二次充放电，以得到同步信号DIO1。
在本实施例中，第一输入模块244包括第一反相电路，第一反相电路包括晶体管M3和晶体管M4。晶体管M3和M4的控制端相互连接以接收输入信号Vin，晶体管M3的第一通路端用于接收电源电压VDD，晶体管M4的第一通路端接地，晶体管M3和M4的第二通路端相互连接，晶体管M3和M4的中间节点与负载电容CL的第一端连接。晶体管M3例如为PMOS管，晶体管M4例如为NMOS管。晶体管M3用于在输入信号Vin的控制下导通，以提供电源电压VDD至负载电容CL的第一充电路径。晶体管M4用于在输入信号Vin的控制下导通，以提供负载电容CL至地的第一放电路径。
第二输入模块242包括晶体管M5和M6。晶体管M5的第一通路端用于接收电源电压VDD，晶体管M6的第一通路端用于接地。晶体管M5和晶体管M6的第二通路端都与第一输入模块241和负载电容CL的中间节点连接。晶体管M5例如是PMOS管，晶体管M6例如为NMOS管。晶体管M5的控制端用于接收第一控制信号V1，用于在第一控制信号V1的控制下导通，以提供电源电压VDD至负载电容CL的第二充电路径。晶体管M6的控制端用于接收第二控制信号V2，用于在第二控制信号V2的控制下导通，以提供负载电容CL至地的第二放电路径。
控制模块243包括第一控制模块2431和第二控制模块2432，第一控制模块2431用于向晶体管M5提供第一控制信号V1，第二控制模块2432用于向晶体管M6提供第二控制信号V2。其中，第一控制信号V1和第二控制信号V2互为反相信号。
图9示出根据本发明第三实施例的输出级电路的结构示意图。如图9所示，输出级电路340包括第一输入模块341、第二输入模块342、控制模块343以及时间检测模块344。其中，第一输入模块341、第二输入模块342以及控制模块343的结构以及连接关系与图8示出的第二实施例的输出级电路中的第一输入模块244、第二输入模块242和控制模块243相同，在此不再赘述。
时间检测模块344包括第一时间检测模块3441和第二时间检测模块3442，第一时间检测模块3441用于对第一输入模块341的预充电时间进行检测，当预充电时间达到第一预设时间时，向第一控制模块3431提供第一触发信号，第一控制模块3431根据第一触发信号得到第一控制信号V1。第二时间检测模块3442用于对第一输入模块的预放电时间进行检测，当预放电时间达到第二预设时间时，向第二控制模块3432提供第二触发信号，第二控制模块3432根据第二触发信号得到第二控制信号V2。
图10示出本发明第三实施例的输出级电路的充电过程示意图。如图10所示，横轴表示时间，单位为T，其中T是预定时钟周期，例如***时钟信号的最小时钟周期。纵轴表示负载电容的电压值，单位为VDD，其中VDD为***工作的电源电压。曲线a、b、c分别表示对不同负载电容或者在不同的操作频率下进行充电的情况。曲线a表示负载电容的电容值很小或者操作频率很低，曲线b表示负载电容的电容值中等或者操作频率中等，曲线c表示负载电容的电容值很大或者操作频率很高。以下参见图9和图10对本实施例的工作原理进行详细说明。如图9所示，首先根据输入信号Vin导通晶体管M3，由电源电压VDD对负载电容CL进行预充电，接着由第一时间检测模块3441对充电时间进行检测，当充电时间达到1.5T时，其中T是预定时钟周期，例如***时钟信号的最小时钟周期。第一时间检测模块3441向第一控制模块3431提供第一触发信号，第一控制模块3431根据第一触发信号提供第一控制信号V1，导通晶体管M5，晶体管M5提供电源电压VDD到负载电容CL的第二充电路径，晶体管M3和晶体管M5共同对负载电容进行充电以得到同步信号DIO1。如图10所示，在预充电过程中，不同的负载电容的电压上升速率不同，因曲线a的负载电容的电容值较小，因此负载电容的电压上升较快，在1.5T之前就达到了0.5VDD；因曲线c的负载电容的电容值较大，因此负载电容的电压上升较慢。当时间为1.5T时，晶体管M5导通，对于曲线a，因为负载电容此时的电压值较大，晶体管M5的源漏之间的压差很小，因此晶体管M5提供较小的驱动电流，负载电容的电压值较之前稍微增大。对于曲线c，因为负载电容此时的电压值较小，晶体管M5的源漏之间的压差较大，因此晶体管M5提供大的驱动电流，负载电容的电压的上升速率显著增大。曲线a、b、c上升到0.5VDD的时间分别为t1、t2和t3，该时间需满足电路规定的最小时间Tsr。
需要说明的是，本发明的预设时间不以本实施例为限制，本领域的技术人员可以根据具体情况选择预设时间。
本实施例中输出级电路放电过程与充电过程类似，因此不再赘述。
图11示出根据本发明第四实施例的输出级电路的结构示意图。如图11所示，输出级电路440包括第一输入模块441、第二输入模块442、控制模块443以及电压检测模块444。其中，第一输入模块441、第二输入模块442以及控制模块443的结构和连接关系与图8示出的第二实施例的输出级电路中的第一输入模块244、第二输入模块242以及控制模块243相同，在此不再赘述。
电压检测模块444包括第一电压检测模块4441和第二电压检测模块4442，第一电压检测模块4441用于检测负载电容CL的电压值，当负载电容的电压值达到第一预设电压时，向第一控制模块4431提供第三触发信号，第一控制模块4431根据第三触发信号得到第一控制信号V1。第二电压检测模块4442用于检测负载电容CL的电压值，当负载电容的电压值达到第二预设电压时，向第二控制模块4432提供第四触发信号，第二控制模块4432根据第四触发信号得到第二控制信号V2。
图12示出本发明第五实施例的输出级电路的充电过程示意图。如图12所示，横轴表示时间，单位为T，其中T是预定时钟周期，例如***时钟信号的最小时钟周期。纵轴表示负载电容的电压值，单位为VDD，其中VDD为***工作的电源电压。曲线a、b、c分别表示对不同负载电容或者在不同的操作频率下进行充电的情况。曲线a表示负载电容的电容值很小或者操作频率很低，曲线b表示负载电容的电容值中等或者操作频率中等，曲线c表示负载电容的电容值很大或者操作频率很高。以下参见图11和图12对本实施例的工作原理进行详细说明。如图11所示，首先根据输入信号Vin导通晶体管M3，由电源电压VDD对负载电容CL进行预充电，接着由第一电压检测模块4441对负载电容的电压进行检测，当电压值达到0.3VDD时，其中VDD是电源电压。第一电压检测模块4441向第一控制模块4431提供第三触发信号，第一控制模块4431根据第三触发信号提供第一控制信号V1，导通晶体管M5，晶体管M5提供电源电压VDD到负载电容CL的第二充电路径，晶体管M3和晶体管M5共同对负载电容进行充电以得到同步信号DIO1。当负载电容的电压上升到0.3VDD时，晶体管M5导通，对于曲线a、b、c中晶体管M5源漏两端的电压差相同，因此曲线a、b、c负载电容的电压的上升速率相等。曲线a、b、c上升到0.5VDD的时间分别为t1、t2和t3，同样的，该时间需满足电路规定的最小时间Tsr。
需要说明的是，本发明的预设电压的电压值不以本实施例为限制，本领域的技术人员可以根据具体情况选择预设电压的电压值。
本实施例中输出级电路放电过程与充电过程类似，因此不再赘述。
本发明的输出级电路适用于采用mini-LVDS(Low Voltage DifferentialSignaling，低压差分信号)接口、RSDS(Reduced Swing Differential Signal，低摆幅差分信号)接口的时序控制芯片、源极驱动芯片或者栅极驱动芯片。mini-LVDS接口和RSDS接口具有很低的电磁干扰(EMI)，可以为显示驱动提供很高的带宽。
此外，在上述实施例中，以源极驱动芯片为例对本发明的输出级电路进行说明，但是本发明并不以此为限制，本发明的输出级电路也适用于栅极驱动芯片之间或者时序控制芯片与栅极驱动芯片以及时序控制芯片与源极驱动芯片之间等芯片的同步数据中。
根据本发明的另一方面提供一种驱动装置，所述驱动装置例如是栅极驱动装置或者源极驱动装置，分别包括多个栅极驱动芯片或者源极驱动芯片，每个栅极驱动芯片和/或源极驱动芯片包括上述的输出级电路。
图13示出根据本发明第五实施例的输出级电路的控制方法的流程示意图。输出级电路包括第一输入模块和第二输入模块。如图13所述，控制方法包括：
步骤S110，提供输入信号；
步骤S120，根据输入信号开启第一输入模块，对负载电容进行充电；
步骤S130，检测第一输入模块的充电时间；
步骤S140，判断充电时间是否达到预设时间，如果充电时间达到预设时间，则进行步骤S150，开启第二输入模块，由第一输入模块和第二输入模块对负载电容进行充电。具体地，当充电时间达到预设时间时，提供第一触发信号，然后根据第一触发信号得到第一控制信号，根据第一控制信号开启第二输入模块。如果充电时间未达到预设时间，则返回步骤S130。
图14示出根据本发明第六实施例的输出级电路的控制方法的流程示意图。输出级电路包括第一输入模块和第二输入模块。如图14所述，控制方法包括：
步骤S210，提供输入信号；
步骤S220，根据输入信号开启第一输入模块，对负载电容进行充电；
步骤S230，检测负载电容的电压值；
步骤S240，判断负载电容的电压是否达到预设电压，如果负载电容的电压达到预设电压，则进行步骤S250，开启第二输入模块，由第一输入模块和第二输入模块对负载电容进行充电。具体地，当负载电容的电压达到预设电压时，提供第二触发信号，然后根据第二触发信号得到第二控制信号，根据第二控制信号开启第二输入模块。如果负载电容的电压未达到预设电压，则返回步骤S230。
综上所述，本发明提供了一种可调节驱动能力的输出级电路，包括第一输入模块和第二输入模块，第一输入模块可根据输入信号对负载电容进行预充电，第二输入模块根据控制模块提供的控制信号对负载电容进行充电以得到输出信号。提高了电路的驱动能力，同时与现有的电路相比，本发明的第一输入模块和第二输入模块中的晶体管的尺寸可以相对减小，在保证驱动能力的同时可以减小电路消耗的面积，有利于降低峰值电流。同时与现有的电路相比，本发明的输出级电路在工作时电源电压压降更小，不会对后级电路的工作造成影响，电路稳定性更高。
本发明同时提供一种输出级电路的控制方法、驱动装置和显示装置源极驱动装置，所述驱动装置源极驱动装置包括上述的输出级电路，在提高电路驱动能力的同时峰值电流更小，电路的稳定性更高。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化，包括但不限于对电路的局部构造的变更、对元器件的类型或型号的替换。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，
所述第一输入模块包括串联连接在所述电源电压与地之间的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的控制端用于接收输入信号，所述第一晶体管用于提供所述电源电压到负载电容的第一充电路径，所述第二晶体管用于提供所述负载电容的第一放电路径，
所述第二输入模块包括串联连接在所述电源电压与地之间的第三晶体管和第四晶体管，所述第三晶体管的控制端用于接收第一控制信号，所述第三晶体管用于提供所述电源电压到所述负载电容的第二充电路径，所述第四晶体管的控制端用于接收第二控制信号，所述第四晶体管用于提供所述负载电容的第二放电路径，
所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号，
其中，所述输出级电路还包括：
第一控制模块，与所述第三晶体管的控制端相连以提供所述第一控制信号；
第二控制模块，与所述第四晶体管的控制端相连以提供所述第二控制信号；
第一时间检测模块，用于检测所述第一输入模块的预充电时间，所述预充电时间为第一预设时间时，所述第一时间检测模块向所述第一控制模块提供第一触发信号，所述第一控制模块根据所述第一触发信号提供所述第一控制信号；以及
第二时间检测模块，用于检测所述第一输入模块的预放电时间，所述预放电时间为第二预设时间时，所述第二时间检测模块向所述第二控制模块提供第二触发信号，所述第二控制模块根据所述第二触发信号提供所述第二控制信号。
2.一种输出级电路，其特征在于，包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，
所述第一输入模块包括串联连接在所述电源电压与地之间的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的控制端用于接收输入信号，所述第一晶体管用于提供所述电源电压到负载电容的第一充电路径，所述第二晶体管用于提供所述负载电容的第一放电路径，
所述第二输入模块包括串联连接在所述电源电压与地之间的第三晶体管和第四晶体管，所述第三晶体管的控制端用于接收第一控制信号，所述第三晶体管用于提供所述电源电压到所述负载电容的第二充电路径，所述第四晶体管的控制端用于接收第二控制信号，所述第四晶体管用于提供所述负载电容的第二放电路径，
所述第一输入模块和所述第二输入模块用于对所述负载电容进行充放电以得到输出信号，
其中，所述输出级电路还包括：
第一控制模块，与所述第三晶体管的控制端相连以提供所述第一控制信号；
第二控制模块，与所述第四晶体管的控制端相连以提供所述第二控制信号；
第一电压检测模块，用于检测所述负载电容的电压值，所述电压值为第一预设电压时，所述第一电压检测模块向所述第一控制模块提供第三触发信号，所述第一控制模块根据所述第三触发信号提供所述第一控制信号；以及
第二电压检测模块，用于检测所述负载电容的电压值，所述电压值为第二预设电压时，所述第二电压检测模块向所述第二控制模块提供第四触发信号，所述第二控制模块根据所述第四触发信号提供所述第二控制信号。
3.一种用于控制权利要求1所述的输出级电路的控制方法，所述输出级电路包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，其中，所述控制方法包括：
根据输入信号开启所述第一输入模块，对负载电容进行预充电；
检测所述第一输入模块的充电时间；
当所述充电时间达到预设时间时，提供第一触发信号；
根据所述第一触发信号得到第一控制信号；
根据所述第一控制信号开启所述第二输入模块，所述第一输入模块和所述第二输入模块共同对所述负载电容进行充电以得到输出信号。
4.一种用于控制权利要求2所述的输出级电路的控制方法，所述输出级电路包括：并联连接在电源电压与地之间的第一输入模块和第二输入模块，其中，所述控制方法包括：
根据输入信号开启所述第一输入模块，对负载电容进行预充电；
检测所述负载电容的电压值；
当所述负载电容的电压达到预设电压时，提供第二触发信号；
根据所述第二触发信号得到第二控制信号；
根据所述第二控制信号开启所述第二输入模块，所述第一输入模块和所述第二输入模块共同对所述负载电容进行充电以得到输出信号。
5.一种驱动装置，包括多个驱动电路，其特征在于，每个所述驱动电路包括权利要求1或2任一项所述的输出级电路。
6.根据权利要求5所述的驱动装置，其中，所述驱动电路包括栅极驱动芯片或者源极驱动芯片，所述驱动装置包括栅极驱动装置或者源极驱动装置。
7.一种显示装置，其特征在于，包括：
栅极驱动装置，用于提供多个栅极驱动信号；
源极驱动装置，用于提供多个灰阶数据；以及
显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，
所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示，
其中，所述栅极驱动装置和/或所述源极驱动装置包括权利要求1或2任一项所述的输出级电路。
CN201811124401.2A 2018-09-26 2018-09-26 输出级电路、控制方法、驱动装置以及显示装置 Active CN109036323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811124401.2A CN109036323B (zh) 2018-09-26 2018-09-26 输出级电路、控制方法、驱动装置以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811124401.2A CN109036323B (zh) 2018-09-26 2018-09-26 输出级电路、控制方法、驱动装置以及显示装置

Publications (2)

Publication Number Publication Date
CN109036323A CN109036323A (zh) 2018-12-18
CN109036323B true CN109036323B (zh) 2023-11-03

Family

ID=64618105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811124401.2A Active CN109036323B (zh) 2018-09-26 2018-09-26 输出级电路、控制方法、驱动装置以及显示装置

Country Status (1)

Country Link
CN (1) CN109036323B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867170B (zh) * 2019-11-29 2022-07-29 厦门天马微电子有限公司 显示面板的驱动方法、显示驱动装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162281A (ja) * 1993-10-06 1995-06-23 Samsung Electron Co Ltd データ入力バッファ
JPH08122733A (ja) * 1994-10-19 1996-05-17 Hitachi Ltd 液晶駆動回路
JP2002055659A (ja) * 2000-08-10 2002-02-20 Nec Corp 予備充放電回路及び駆動回路
TWI255958B (en) * 1999-07-02 2006-06-01 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TWI547099B (zh) * 2015-08-27 2016-08-21 晶焱科技股份有限公司 斜率控制電路
JP2016178760A (ja) * 2015-03-19 2016-10-06 ジーイー エナジー パワー コンバージョン テクノロジー リミテッドＧＥ Ｅｎｅｒｇｙ Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｌｔｄ． 電力変換システムで使用するための多重化可能単一セル構造
EP3270515A1 (fr) * 2016-07-13 2018-01-17 Comeca Power Commutateur ultra-rapide à haute tension

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127439B2 (ja) * 2007-12-28 2013-01-23 株式会社東芝 半導体記憶装置
US20170309217A1 (en) * 2016-04-22 2017-10-26 Silicon Works Co., Ltd. Display driving device and display device including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162281A (ja) * 1993-10-06 1995-06-23 Samsung Electron Co Ltd データ入力バッファ
JPH08122733A (ja) * 1994-10-19 1996-05-17 Hitachi Ltd 液晶駆動回路
TWI255958B (en) * 1999-07-02 2006-06-01 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
JP2002055659A (ja) * 2000-08-10 2002-02-20 Nec Corp 予備充放電回路及び駆動回路
JP2016178760A (ja) * 2015-03-19 2016-10-06 ジーイー エナジー パワー コンバージョン テクノロジー リミテッドＧＥ Ｅｎｅｒｇｙ Ｐｏｗｅｒ Ｃｏｎｖｅｒｓｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｌｔｄ． 電力変換システムで使用するための多重化可能単一セル構造
TWI547099B (zh) * 2015-08-27 2016-08-21 晶焱科技股份有限公司 斜率控制電路
EP3270515A1 (fr) * 2016-07-13 2018-01-17 Comeca Power Commutateur ultra-rapide à haute tension

Also Published As

Publication number Publication date
CN109036323A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN104952409B (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
US10593284B2 (en) Shift register unit and method for driving same, shift register circuit and display apparatus
TWI618044B (zh) 移位暫存器單元及其驅動方法、閘極驅動電路和顯示裝置
CN105185293B (zh) 一种显示面板、其驱动方法及显示装置
US10891913B2 (en) Shift register circuitry, gate driving circuit, and display device
CN104715734B (zh) 移位寄存器、栅极驱动电路及显示装置
US20200013473A1 (en) Shift register, method for driving the same, gate integrated driver circuit, and display device
US20180211606A1 (en) Shift register circuit and driving method therefor, gate line driving circuit and array substrate
JP7208018B2 (ja) シフトレジスターユニット、ゲート駆動回路、表示装置及び駆動方法
WO2020098309A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、阵列基板及显示装置
CN109036322B (zh) 输入缓冲器、控制方法、驱动装置以及显示装置
US9030125B2 (en) Power circuit having multiple stages of charge pumps
WO2018177047A1 (zh) 移位寄存单元及其驱动方法、栅极驱动电路及显示装置
CN109166543B (zh) 数据同步方法、驱动装置以及显示装置
US20130177128A1 (en) Shift register and method thereof
EP2966649A1 (en) Shift register, gate electrode driver circuit, array substrate, and display device
US20090289932A1 (en) Power supply circuit and liquid crystal display apparatus
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN113257205A (zh) 一种栅极驱动电路及显示面板
CN110688024A (zh) 移位寄存器及具有移位寄存器的触控显示装置
CN109036323B (zh) 输出级电路、控制方法、驱动装置以及显示装置
JP2002008388A (ja) 液晶表示装置及びそれに用いるシフトレジスタ
CN112639953A (zh) Goa电路、阵列基板及显示装置
EP3489942A1 (en) Source driving enhancement circuit, source driving enhancement method, source driving circuit and display device
CN113593460A (zh) Goa电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant