CN108682684A - 一种含半绝缘区的槽栅功率mos晶体管及其制备方法 - Google Patents

一种含半绝缘区的槽栅功率mos晶体管及其制备方法 Download PDF

Info

Publication number
CN108682684A
CN108682684A CN201810447385.4A CN201810447385A CN108682684A CN 108682684 A CN108682684 A CN 108682684A CN 201810447385 A CN201810447385 A CN 201810447385A CN 108682684 A CN108682684 A CN 108682684A
Authority
CN
China
Prior art keywords
conduction type
semi
mos transistor
power mos
gate power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810447385.4A
Other languages
English (en)
Other versions
CN108682684B (zh
Inventor
周郁明
王兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University of Technology AHUT
Original Assignee
Anhui University of Technology AHUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University of Technology AHUT filed Critical Anhui University of Technology AHUT
Priority to CN201810447385.4A priority Critical patent/CN108682684B/zh
Publication of CN108682684A publication Critical patent/CN108682684A/zh
Application granted granted Critical
Publication of CN108682684B publication Critical patent/CN108682684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种含半绝缘区的槽栅功率MOS晶体管及其制备方法，属于高压电力电子技术领域。一种含半绝缘区的槽栅功率MOS晶体管，包括第二导电类型掺杂的源区、第一导电类型掺杂的基区和半绝缘区，第二导电类型掺杂的源区位于并排设置的第一导电类型掺杂的基区和半绝缘区上方，半绝缘区的底部与第二导电类型半导体掺杂的漂移层接触。半绝缘区是先采用离子注入第二导电类型的杂质实现反掺杂形成电中性层，然后依靠离子注入两性杂质元素形成半绝缘区。针对现有技术中槽栅功率MOS晶体管的UIS雪崩耐量低的问题，本发明能显著提高槽栅功率MOS晶体管的UIS雪崩耐量和鲁棒性，提高槽栅功率MOS晶体管抵御大电流能力，提高槽栅功率MOS晶体管的可靠性，并适当提高槽栅功率MOS晶体管的击穿电压。

Description

一种含半绝缘区的槽栅功率MOS晶体管及其制备方法
技术领域
本发明涉及高压电力电子技术领域，尤其涉及一种含半绝缘区的槽栅功率MOS晶体管及其制备方法。
背景技术
随着功率变换装置性能要求的不断提高，对承担功率变换功能的功率MOS晶体管器件提出了更高的要求，其中之一是在非箝位感性负载开关过程(UIS)中具有较高的雪崩耐量，也即是具有较高的抗UIS雪崩击穿能力，这是由于UIS条件下储存在感性负载中的能量在关断时要求由功率MOS晶体管全部释放，这时电路中很高的电流应力很容易导致器件失效，因而雪崩击穿耐量的高低是体现功率MOS晶体管性能优劣的重要指标之一。
研究发现槽栅功率MOS晶体管体内有一个天然的寄生三极管(BJT)，这个BJT由组成图1的槽栅功率MOS晶体管的第二导电类型掺杂的源区(21)、第一导电类型掺杂的基区(22)、第二导电类型掺杂的漂移区(12)构成，当槽栅功率MOS晶体管导通时，电流从漂移区(12)到源区(21)流经基区(22)会产生压降，这个压降抬升了BJT的基极电位，使BJT的发射结正偏，从而增加了寄生BJT导通的几率，而BJT的导通，极大增加了槽栅功率MOS晶体管的漏电流，MOS晶体管内的温度迅速上升，最后使得槽栅功率MOS晶体管出现“热奔”而烧毁。现有技术中多从延迟或抑制BJT的导通角度，来提高雪崩耐量。
Kevin Fischer等人在《IEEE TRANSACTIONS ON ELECTRON DEVICES》1996年6月第43卷第6期，发表的论文《Dynamics of Power MOSFET Switching Under UnclampedInductive Loading Conditions》提出了图2所示的带浅P+保护层的DMOSFET结构，这种结构是靠浅P+保护层的高掺杂浓度来降低基区电阻、降低寄生BJT的基极电位，从而抑制或者延迟图1中寄生BJT的导通、消除BJT的二次击穿、提高UIS条件下MOSFET的雪崩耐量和鲁棒性，从而提高MOSFET的可靠性。但不能完全杜绝寄生BJT的开启，也就无法完全避免由于雪崩击穿所带来的器件失效问题，并且高掺杂的窄P+保护层会影响到功率MOS晶体管的阈值电压，不利于功率MOS晶体管的应用。
中国发明专利，授权公告号：CN 102832245 B，授权公告日：2014.12.10；一种具有优化雪崩击穿电流路径的超结MOSFET器件，通过第二导电类型半导体掺杂柱区中嵌入一个掺杂浓度更高的第二导电类型半导体掺杂岛区，同时将金属化源极做成槽型结构、并将第二导电类型半导体掺杂接触区做在金属化源电极两端的沟槽底部并靠近第二导电类型半导体掺杂岛区，使雪崩击穿电流远离寄生BJT的基区，进而改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，从而避免寄生BJT的源极正偏造成BJT开启，从而提高了器件可靠性。该专利需要根据深度、宽度、浓度来具体设计，计算过程繁琐，而且非常高的雪崩击穿电流完全有可能扩散到基区导致寄生BJT的开启，另外，高掺杂岛区的引入会降低功率MOS晶体管器件的击穿电压。
发明内容
1.发明要解决的技术问题
针对现有技术中槽栅功率MOS晶体管的雪崩耐量低的问题，本发明提供了一种含半绝缘区的槽栅功率MOS晶体管及其制备方法。它可以大幅提高槽栅功率MOS晶体管UIS雪崩耐量和鲁棒性、大幅提高槽栅功率MOS晶体管的可靠性。
2.技术方案
为解决上述问题，本发明提供的技术方案为：
一种含半绝缘区的槽栅功率MOS晶体管，包括第二导电类型掺杂的源区、第一导电类型掺杂的基区和半绝缘区，第二导电类型掺杂的源区位于并排设置的第一导电类型掺杂的基区和半绝缘区上方，半绝缘区的底部与第二导电类型掺杂的漂移层接触。
优选地，第二导电类型掺杂的源区的宽度与第一导电类型掺杂的基区和半绝缘区的宽度之和相等。
优选地，第一导电类型掺杂的基区的深度和半绝缘区的深度一致。确保槽栅功率MOS晶体管的有效沟道长度不因半绝缘区的引入而发生变化、确保槽栅功率MOS晶体管的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。
优选地，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型，适用于不同导电沟道的槽栅功率MOS晶体管使用。
优选地，第一导电类型掺杂的基区和第二导电类型掺杂的源区宽度比为1：1-3。
优选地，所述的槽栅功率MOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作，可在不同半导体材料制作的槽栅功率MOS晶体管上推广使用。
一种含半绝缘区的槽栅功率MOS晶体管的制备方法，其步骤为：
A、将第一导电类型的杂质植入到第二导电类型的漂移区内；
B、利用掩膜版的屏蔽作用，在窄基区(22)外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区；
D、在半绝缘区和第一导电类型掺杂的基区上注入第二导电类型的杂质，形成第二导电类型掺杂的源区；
E、形成绝缘栅和多晶硅区域；
F、形成槽栅功率MOS晶体管的源极、栅极、漏极三个金属电极。
步骤A采用离子注入工艺将第一导电类型的杂质植入到第二导电类型的漂移区内；
步骤B利用掩膜版的屏蔽作用，在第一导电类型掺杂的基区外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，形成电中性区域；并采用高温激活的形式中和该区域第一导电类型的载流子来形成电中性区域；
步骤C注入的两性杂质元素的深度和电中性区域一致；
步骤A、B和C中离子注入后，在惰性气体的保护下、适当温度下退火。
步骤E利用掩膜版的屏蔽作用，采用挖槽工艺和热氧化生长工艺形成绝缘栅和多晶硅区域；
步骤F采用镀膜工艺和金属剥离工艺，形成槽栅功率MOS晶体管的源极、栅极、漏极三个金属电极。
优选地，步骤A中注入第一导电类型的杂质，形成的表面浓度为2×1017cm-3。
优选地，步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布。
优选地，第一导电类型掺杂的基区和半绝缘区在衬底中的深度为0.8um。
优选地，第一导电类型掺杂的基区的掺杂浓度为5×1016cm-3～5×1017cm-3之间。
3.有益效果
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
(1)本发明是减小寄生BJT存在的区域，也即是减少寄生BJT的数量，只是在沟道区域下面还存在有少量寄生的BJT，但是由于寄生BJT数量的极大减少，从而降低UIS条件下功率MOS晶体管内的电流、限制了温度的升高，槽栅功率MOS晶体管出现雪崩击穿的时间从理论上的8微秒提高到36微秒，从而为保护电路的介入提供了充足的时间；
(2)功率MOS晶体管的一个关键参数—击穿电压，是由其第一导电类型掺杂的基区、第二导电类型掺杂的漂移区的PN结决定的，本发明是在槽栅功率MOS晶体管沟道外侧形成半绝缘区域，这时沟道外侧的PN结变成了半绝缘区/第二导电类型掺杂漂移区的结构，这能够将槽栅功率MOS晶体管的击穿电压提高35％，Kevin Fischer等人的文献并没有改变MOSFET的PN结结构，也即是对击穿电压没有影响；
(3)本发明是在沟道外侧形成半绝缘区域，没有影响到槽栅功率MOS晶体管的沟道区域，因而不影响槽栅功率MOS晶体管的阈值电压、沟道电阻、转移特性、输出特性、载流子迁移率、跨导等特性参数；
(4)图1传统结构的槽栅功率MOS晶体管，源极的金属电极需要覆盖源区和浅保护层，这种做法是短接源区和浅保护层，以便在基区内不产生电势差，也是降低寄生BJT导通的几率、提高鲁棒性的措施之一，本发明是源极电极覆盖整个源区的表面，不过本发明不存在P+源区，这种做法是分散源区内的导电载流子、匀化电流密度，降低电流集中效应，提高槽栅功率MOS晶体管的雪崩击穿时间；
(5)本发明在没有影响到槽栅功率MOS晶体管沟道区域的同时，既能提高槽栅功率MOS晶体管在UIS条件下的雪崩耐量和鲁棒性，又能提高槽栅功率MOS晶体管的击穿电压，一举两得；
(6)本发明对基于各种半导体材料制作的槽栅功率UMOS晶体管、槽栅功率VMOS晶体管及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是形成这种带槽栅结构、提高UIS雪崩耐量、提高鲁棒性和可靠性、提高击穿电压等方面的工艺方法及其特征是相同的；
(7)本发明通过限制离子注入工艺，以及第一导电类型掺杂的基区的深度，来限制半绝缘区在衬底中的深度，以使第一导电类型掺杂的基区不受影响，确保槽栅功率MOS晶体管的有效沟道长度不因半绝缘区的引入而发生变化、确保槽栅功率MOS晶体管的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化；保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
附图说明
图1为传统的槽栅功率MOS晶体管结构及其寄生BJT示意图；
图2为带浅保护层的DMOSFET结构示意图；
图3为本发明的槽栅功率UMOS晶体管结构示意图；
图4为本发明的栅功率VMOS晶体管结构示意图。
示意图中的标号说明：
10、多晶硅层，11、槽型绝缘栅，12、第二导电类型掺杂的漂移层，13、第二导电类型掺杂的缓冲层，14、第二导电类型掺杂的衬底，21、第二导电类型掺杂的源区，22、第一导电类型掺杂的基区，221、第二导电类型掺杂的浅保护层，222、半绝缘区，31、源极，32、栅极，33、漏极。
具体实施方式
为进一步了解本发明的内容，结合附图及实施例对本发明作详细描述。
实施例1
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管，包括第二导电类型掺杂的源区21、第一导电类型掺杂的基区22和半绝缘区222，第二导电类型掺杂的源区21位于并排设置的第一导电类型掺杂的基区22和半绝缘区222上方，半绝缘区222的底部与第二导电类型掺杂的漂移层12接触。
半绝缘区222的存在，减小寄生BJT存在的区域，也即是减少寄生BJT的数量，只是在沟道区域下面还存在有少量寄生的BJT，但是由于寄生BJT数量的极大减少，从而降低UIS条件下MOSFET内的电流、限制了温度的升高，MOSFET出现雪崩击穿的时间从理论上的8微秒提高到36微秒，增加了电压对电流的时间积分，提高雪崩击穿能量，从而为保护电路的介入提供了充足的时间。
论文《Dynamics of Power MOSFET Switching Under Unclamped InductiveLoading Conditions》是靠浅P+保护层的高掺杂浓度来降低基区电阻、降低寄生BJT的基极电位，从而抑制或者延迟图1中寄生BJT的导通；授权公告号为CN 102832245 B的中国发明专利一种具有优化雪崩击穿电流路径的超结MOSFET器件，通过加入第二导电类型半导体掺杂岛区，以及对器件本身结构的改造，使雪崩击穿电流远离寄生BJT的基区，进而改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，从而避免寄生BJT的源极正偏造成BJT开启，从而提高了器件可靠性。以上两篇文献解决问题的思路一致：从BJT的导通与否出发，降低槽栅功率MOS晶体管的漏电流；而本发明抛弃了以上思路，不考虑BJT的导通与否，在现有技术方案没有给出任何技术启示的情况下，为解决器件耐雪崩量低的问题，引入半绝缘区222，从减少寄生BJT数量的角度出发，降低槽栅功率MOS晶体管的漏电流，来提高雪崩耐量，且对器件的其他性能方面带来了意想不到的技术效果。
将传统结构的第一导电类型掺杂的基区分为能够形成导电沟道的第一导电类型掺杂的基区22和半绝缘区222。击穿电压是槽栅功率MOS晶体管的一个关键参数，由其第一导电类型掺杂的基区、第二导电类型掺杂的漂移区的PN结决定的，本发明是在槽栅功率MOS晶体管沟道外侧形成半绝缘区222，这时沟道外侧的PN结变成了半绝缘区222/第二导电类型掺杂漂移层12的结构，这能够将槽栅功率MOS晶体管的击穿电压提高35％。
半绝缘区222没有破坏能够形成导电沟道的第一导电类型掺杂的基区22，因而不影响槽栅功率MOS晶体管的阈值电压、跨导、导通电阻等关键参数。在没有影响到槽栅功率MOS晶体管沟道区域的同时，既能提高槽栅功率MOS晶体管在UIS条件下的雪崩耐量和鲁棒性，又能提高槽栅功率MOS晶体管的击穿电压，一举两得。
实施例2
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管，在实施例1的基础上进一步改进，第二导电类型掺杂的源区21的宽度与第一导电类型掺杂的基区22和半绝缘区222的宽度之和相等。
精确控制第一导电类型掺杂的基区22所形成的导电沟道的有效宽度，不因半绝缘区222的引入而发生变化，确保槽栅功率MOS晶体管的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区222的引入而发生变化。在没有影响到槽栅功率MOS晶体管沟道区域的同时，既能提高槽栅功率MOS晶体管在UIS条件下的雪崩耐量和鲁棒性，又能提高槽栅功率MOS晶体管的击穿电压，一举两得。
实施例3
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管，在实施例1、2的基础上进一步改进，第一导电类型掺杂的基区22的深度和半绝缘区222的深度一致。第一导电类型掺杂的基区22与第二导电类型掺杂的源区21宽度比为1：1-3。具体应用时，可以选择1：1；1：2；1：3；1：1.5；1：2.8等数值。
确保槽栅功率MOS晶体管的有效沟道长度不因半绝缘区222的引入而发生变化、确保槽栅功率MOS晶体管的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
实施例4
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管，在实施例1、2、3的基础上进一步改进，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型，适用于不同导电沟道的槽栅功率MOS晶体管使用。
实施例5
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管，在实施例1、2、3、4的基础上进一步改进，所述的槽栅功率MOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作，可在不同半导体材料制作的槽栅功率MOS晶体管上推广使用。
基于各种半导体材料制作的槽栅功率UMOS晶体管、槽栅功率VMOS晶体管及其派生器件皆适用，P型或N型也都适用，对于上述不同类型的器件，仅仅是因为器件的结构和名称不同，但是形成这种带槽栅结构、提高雪崩耐量、提高鲁棒性和可靠性、提高击穿电压等方面的工艺方法及其特征是相同的。
实施例6
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，其步骤为：
A、将第一导电类型的杂质植入到第二导电类型的漂移区12内；为第一导电类型掺杂的基区22和电中性区域预留空间；
B、在第一导电类型掺杂的基区(22)外侧注入第二导电类型的杂质元素，形成电中性区域；
在预设的第一导电类型掺杂的基区22外侧，注入第二导电类型的杂质元素，与步骤A中植入的第一导电类型的杂质中和，形成电中性区域为半绝缘区222的形成做准备；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区222；
D、在半绝缘区222和第一导电类型掺杂的基区22上注入第二导电类型的杂质，形成第二导电类型掺杂的源区21；
E、形成绝缘栅11和多晶硅区域10；
F、形成槽栅功率MOS晶体管的源极31、栅极32、漏极33三个金属电极。
实施例7
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，与实施例6相比，不同之处在于：
步骤A采用离子注入工艺将第一导电类型的杂质植入到第二导电类型的漂移区12内；
步骤B利用掩膜版的屏蔽作用，在第一导电类型掺杂的基区22外侧离子注入第二导电类型的杂质元素，注入浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致，以便中和第一导电类型的杂质，形成电中性区域；并采用高温激活的形式中和该区域第一导电类型的载流子来形成电中性区域，随后采用离子注入两性杂质元素形成半绝缘区222。
步骤C注入的两性杂质元素的深度和电中性区域一致，确保形成尺寸形状确定的半绝缘区222；步骤A、B和C中离子注入后，在惰性气体的保护下、适当温度下退火。
步骤E利用掩膜版的屏蔽作用，采用挖槽工艺和热氧化生长工艺形成绝缘栅11和多晶硅区域10；步骤F采用镀膜工艺和金属剥离工艺，形成槽栅功率MOS晶体管的源极31、栅极32、漏极33三个金属电极。
实施例8
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，与实施例6、7相比，不同之处在于：步骤A中注入第一导电类型的杂质，形成的表面浓度为2×1017cm-3。
取得3.5V左右的阈值电压，满足正常功率变换器装置的需求。表面杂质元素浓度用来决定阈值电压的，正常器件的阈值电压一般是3-5V，太低了会引起误触发，太高了会增加导通损耗和驱动损耗。
实施例9
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，与实施例6、7、8相比，不同之处在于：步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布。
步骤A、B和C中的杂质元素注入工艺均采用离子注入工艺；且杂质的注入是多次离子注入，形成箱式掺杂分布，离子注入后，在惰性气体的保护下、适当温度下退火。
离子注入是半导体工艺中最常见、也是本发明最合适的掺杂方式，扩散也是半导体掺杂的常见方式，但是在外延片上实现步骤A、B、C中的掺杂，离子注入是效果最好、时间最省的方式，尤其是最适合制备大功率的第三代半导体材料碳化硅，扩散工艺几乎不可行，必须是高能离子注入才能实现步骤A、B和C中的杂质元素注入。
单次的离子注入所形成的半导体掺杂往往是高斯分布，多次离子注入一般形成箱式分布，购买回来的外延片的第二导电类型半导体掺杂的漂移层12中第二导电类型的掺杂分布往往是均匀的，所以步骤A中只有采用多次离子注入形成的箱式掺杂才能彻底中和第二导电类型半导体掺杂的漂移层12中的均匀掺杂。进一步地，步骤B中采用的也是多次离子注入工艺，这样形成的绝缘区222和第二导电类型半导体掺杂的漂移层12构成绝缘强度更高的绝缘层/第二导电类型半导体掺杂的漂移层12的结构，有利于提高MOS晶体管的阻断电压。离子注入后必须退火来激活注入的离子，否则就不会形成活性的掺杂，也就是起不到任何效果；温度一般是几百度，不同的衬底材料，温度是不一样的。
实施例10
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，与实施例6、7、8、9相比，不同之处在于：第一导电类型掺杂的基区22和半绝缘区222在衬底中的深度为0.8um。
半绝缘区222的深度同时还受到离子注入工艺的限制，两者一起确保槽栅功率MOS晶体管的有效沟道长度不因半绝缘区222的引入而发生变化、确保槽栅功率MOS晶体管的阈值电压、导通电阻、跨导、输出特性等参数不因半绝缘区域的引入而发生变化。保证沟道载流子平稳输运，没有“过坎”，否则形成的突变结对载流子形成势垒，不利于器件的正常工作。
实施例11
结合图3、4，本实施例的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，可用于制备实施例1、2、3、4、5中的一种含半绝缘区的槽栅功率MOS晶体管，与实施例6、7、8、9、10相比，不同之处在于：第一导电类型掺杂的基区22的掺杂浓度为5×1016cm-3～5×1017cm-3之间，具体应用时，可以选择控制第一导电类型掺杂的基区22的掺杂浓度为5×1016cm-3、6×1016cm-3、1×1017cm-3、2×1017cm-3、3×1017cm-3、4×1017cm-3、5×1017cm-3等数值，这个浓度参数用来决定槽栅功率MOS晶体管的阈值电压。
第二导电类型半导体掺杂的源区21的掺杂浓度，一般都是高浓度的，(1-5)×1019cm-3左右，具体应用时，掺杂浓度可以选择1×1019cm-3、2×1019cm-3、3×1019cm-3、4×1019cm-3、5×1019cm-3、1.5×1019cm-3、2.4×1019cm-3等数值，可以减小MOSFET器件欧姆接触电阻、增加发射效率。
实施例12
本实施例是提供了一种N沟道槽栅功率UMOS晶体管及其制备方法，结合图3，一种槽栅功率UMOS晶体管，第二导电类型掺杂的漂移层12、第二导电类型掺杂的缓冲层13、第二导电类型掺杂的衬底14和漏极33依次连接，多晶硅层10顶部设有栅极32，多晶硅层10为U形，多晶硅层10的外部除顶部外全被槽型绝缘栅11包围，多晶硅层10和槽型绝缘栅11形成的区域位于第二导电类型掺杂的漂移层12顶部的中间位置，在第二导电类型掺杂的漂移层12顶部，多晶硅层10和槽型绝缘栅11形成的区域两侧对称设有并排设置的半绝缘区222和第一导电类型掺杂的基区22，第二导电类型掺杂的源区21位于并排设置的第一导电类型掺杂的基区22和半绝缘区222顶部，第二导电类型掺杂的源区21的顶部设有源极31。
第一导电类型为P型，注入三价元素硼或者铝，第二导电类型为N型，注入五价元素氮或者磷，槽栅功率UMOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种N沟道槽栅功率UMOS晶体管的制备方法，其制备步骤如下：
1)选择N型SiC外延片，由掺杂浓度为5×1017cm-3的N型衬底(对应为第二导电类型掺杂的衬底14)、3×1018cm-3的N+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的N-漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延片上采用三次室温下的离子注入工艺注入硼离子或铝离子形成P基区，注入硼离子或铝离子剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。
离子注入后，在氩气保护、外延层(对应为第二导电类型掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼离子或铝离子激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2)中形成P基区同样浓度和深度的五价元素氮或者磷，即浓度为1×1010～1×1014cm-2，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222和第一导电类型掺杂的基区22上采用三次室温下的离子注入工艺注入五价元素氮或者磷，形成UMOS晶体管的源区(对应为第二导电类型掺杂的源区21)，注入能量在10keV到50keV之间，具体应用时为10keV、50keV、20keV、15keV等数值。离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮离子或者磷离子激活并且没有挥发逃逸。
4)采用挖槽工艺形成U形槽状结构，然后在950℃环境下湿氧氧化生长氧化层，随后采用腐蚀工艺，槽栅内壁侧的U型氧化层厚度减薄至50nm，形成槽栅功率UMOS晶体管的氧化层(对应为槽型绝缘栅11)；
5)在栅极的U形沟槽采用PECVD的方式沉积多晶硅，形成多晶硅层10；
6)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图3中的源极31、栅极32和漏极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。
采用本发明制备到的槽栅功率UMOS晶体管的雪崩击穿时间为36微秒，击穿电压提高35％。
实施例13
本实施例是提供了一种P沟道槽栅功率UMOS晶体管及其制备方法，结合图3，结构同实施例12中的一种P沟道槽栅功率UMOS晶体管类似，第一导电类型为N型，注入五价元素氮或者磷，第二导电类型为P型，注入三价元素硼或者铝，槽栅功率UMOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种P沟道槽栅功率UMOS晶体管的制备方法，其制备步骤如下：
1)选择P型SiC外延片，由掺杂浓度为5×1017cm-3的P型衬底(对应为第二导电类型掺杂的衬底14)、3×1018cm-3的P+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的P-漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延片上采用三次室温下的离子注入工艺注入氮或者磷形成N基区，注入氮或者磷剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。离子注入后，在氩气保护、外延层(对应为第二导电类型掺杂的漂移层12)表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮或者磷激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2中形成N基区同样浓度和深度的硼或者铝，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222和第一导电类型掺杂的基区22上采用三次室温下的离子注入工艺注入硼或者铝，形成UMOS晶体管的源区(对应为第二导电类型掺杂的源区21)，注入能量在10keV到50keV之间，离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮离子或者磷离子激活并且没有挥发逃逸。
4)采用挖槽工艺形成U形槽状结构，然后在950℃环境下湿氧氧化生长氧化层，随后采用腐蚀工艺，槽栅内壁侧的U型氧化层厚度减薄至50nm，形成槽栅功率UMOS晶体管的氧化层(对应为槽型绝缘栅11)；
5)在栅极的U形沟槽采用PECVD的方式沉积多晶硅，形成多晶硅层10；
6)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图3中的源极31、栅极32和漏极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。
采用本发明制备到的槽栅功率UMOS晶体管的雪崩击穿时间为36微秒，击穿电压提高35％。
实施例14
本实施例是提供了一种N沟道槽栅功率VMOS晶体管及其制备方法，结合图4，一种N沟道槽栅功率VMOS晶体管，第二导电类型掺杂的漂移层12、第二导电类型掺杂的缓冲层13、第二导电类型掺杂的衬底14和漏极33依次连接，多晶硅层10顶部设有栅极32，多晶硅层10为三角形，多晶硅层10的外部除顶部外全被槽型绝缘栅11包围，多晶硅层10和槽型绝缘栅11形成的区域位于第二导电类型掺杂的漂移层12顶部的中间位置，在第二导电类型掺杂的漂移层12顶部，多晶硅层10和槽型绝缘栅11形成的区域两侧对称设有并排设置的半绝缘区222和第一导电类型掺杂的基区22，第二导电类型掺杂的源区21位于并排设置的第一导电类型掺杂的基区22和半绝缘区222顶部，第二导电类型掺杂的源区21的顶部设有源极31。
第一导电类型为P型，注入三价元素硼或者铝，第二导电类型为N型，注入五价元素氮或者磷，槽栅功率UMOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种N沟道槽栅功率VMOS晶体管的制备方法，其制备步骤如下：
1)选择N型SiC外延片，由掺杂浓度为5×1017cm-3的N型衬底(对应为第二导电类型掺杂的衬底14)、3×1018cm-3的N+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的N-漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延层上采用三次室温下的离子注入工艺注入硼或者铝形成P基区，注入硼离子或铝离子剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼离子或铝离子激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2)中形成P基区同样浓度和深度的五价元素氮或者磷，即浓度为1×1010～1×1014cm-2，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222和第一导电类型掺杂的基区22上采用三次室温下的离子注入工艺注入五价元素氮或者磷，形成VMOS晶体管的源区(对应为第二导电类型掺杂的源区21)，注入能量在10keV到50keV之间，离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮离子或者磷离子激活并且没有挥发逃逸。
4)采用挖槽工艺形成V形槽状结构，然后在950℃环境下湿氧氧化生长氧化层，随后采用腐蚀工艺，槽栅内壁侧的V型氧化层厚度减薄至50nm，形成槽栅功率VMOS晶体管的氧化层(对应为图4中的槽型绝缘栅11)；
5)在栅极的V形沟槽采用PECVD的方式沉积多晶硅，形成多晶硅层10；
6)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图4中的源极31、栅极32和漏极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。
采用本发明制备到的图4所示的槽栅VMOS晶体管的雪崩击穿时间为36微秒，击穿电压提高35％。`
实施例15
本实施例是提供了一种P沟道槽栅功率VMOS晶体管及其制备方法，结合图4，结构同实施例14中的一种槽栅功率VMOS晶体管，第一导电类型为N型，注入五价元素氮或者磷，第二导电类型为P型，注入三价元素硼或者铝，槽栅功率VMOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅半导体材料中的一种材料制作的。
一种P沟道槽栅功率UMOS晶体管的制备方法，其制备步骤如下：
1)选择P型SiC外延片，由掺杂浓度为5×1017cm-3的P型衬底(对应为第二导电类型掺杂的衬底14)、3×1018cm-3的P+缓冲层(对应为第二导电类型掺杂的缓冲层13)、1×1016cm-3的P-漂移层(对应为第二导电类型掺杂的漂移层12)组成；
2)在SiC外延层上采用三次室温下的离子注入工艺注入氮或者磷成N基区，注入氮或者磷剂量的范围为1×1010～1×1014cm-2，具体应用时，可选择离子剂量为：1×1010cm-2、2×1011cm-2、1×1012cm-2、1×1013cm-2、1×1014cm-2等数值。离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的氮或者磷激活并且没有挥发逃逸；
3)半绝缘区222的形成；
a、利用掩膜版的屏蔽作用，在沟道区域(对应为第一导电类型掺杂的基区22)外侧注入与步骤2)中形成N基区同样浓度和深度的硼或者铝，即浓度为1×1010～1×1014cm-2，形成电中性区域；
b、在形成的电中性区域上继续离子注入两性掺杂剂—钒，形成半绝缘区222，注入两性掺杂剂的深度和电中性区域一致；
c、在半绝缘区222和第一导电类型掺杂的基区22上采用三次室温下的离子注入工艺注入硼或者铝，形成VMOS晶体管的源区(对应为第二导电类型掺杂的源区21)，注入能量在10keV到50keV之间，离子注入后，在氩气保护、外延层表面覆盖碳膜的真空条件下退火，退火温度为1500℃、时间30分钟左右，充分保证注入的硼或者铝激活并且没有挥发逃逸。
4)采用挖槽工艺形成V形槽状结构，然后在950℃环境下湿氧氧化生长氧化层，随后采用腐蚀工艺，槽栅内壁侧的V型氧化层厚度减薄至50nm，形成槽栅功率VMOS晶体管的氧化层(对应为图4中的槽型绝缘栅11)；
5)在栅极的V形沟槽采用PECVD的方式沉积多晶硅，形成多晶硅层10；
6)欧姆电极的制备；
利用磁控溅射工艺在掩膜版的保护下在SiC外延片上镀上金属层，形成图4中的源极31、栅极32和漏极33，随后在退火炉中利用氩气作为保护气体、温度为1160℃、时间为6分钟的快速退火，形成性能良好的欧姆接触。采用本发明制备到的图3所示的槽栅VMOS晶体管的雪崩击穿时间为36微秒，击穿电压提高35％。
以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (10)

1.一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，包括第二导电类型掺杂的源区(21)、第一导电类型掺杂的基区(22)和半绝缘区(222)，第二导电类型掺杂的源区(21)位于并排设置的第一导电类型掺杂的基区(22)和半绝缘区(222)上方，半绝缘区(222)的底部与第二导电类型掺杂的漂移层(12)接触。
2.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第二导电类型掺杂的源区(21)的宽度与第一导电类型掺杂的基区(22)和半绝缘区(222)的宽度之和相等。
3.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型掺杂的基区(22)的深度和半绝缘区(222)的深度一致。
4.根据权利要求1的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
5.根据权利要求1所述的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，第一导电类型掺杂的基区(22)和第二导电类型掺杂的源区(21)宽度比为1：1-3。
6.根据权利要求1-5任一项所述的一种含半绝缘区的槽栅功率MOS晶体管，其特征在于，所述的槽栅功率MOS晶体管采用体硅、碳化硅、砷化镓、磷化铟、锗硅等半导体材料制作。
7.一种含半绝缘区的槽栅功率MOS晶体管的制备方法，其特征在于：
A、将第一导电类型的杂质植入到第二导电类型的漂移区(12)内；
B、在第一导电类型掺杂的基区(22)外侧离子注入第二导电类型的杂质元素，形成电中性区域；
C、在形成电中性区域上继续注入两性杂质元素，形成半绝缘区(222)；
D、在半绝缘区(222)和第一导电类型掺杂的基区(22)上注入第二导电类型的杂质，形成第二导电类型掺杂的源区(21)；
E、形成绝缘栅(11)和多晶硅区域(10)；
F、形成槽栅功率MOS晶体管的源极(31)、栅极(32)、漏极(33)三个金属电极。
8.根据权利要求7所述的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，其特征在于，步骤B中注入注入第二导电类型的杂质元素浓度与深度与步骤A中离子注入第一导电类型的杂质保持一致。
9.根据权利要求7所述的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，其特征在于，步骤A和步骤B中杂质的注入是多次离子注入，形成箱式掺杂分布。
10.根据权利要求7所述的一种含半绝缘区的槽栅功率MOS晶体管的制备方法，其特征在于，第一导电类型掺杂的基区(22)的掺杂浓度为5×1016cm-3～5×1017cm-3之间。
CN201810447385.4A 2018-05-11 2018-05-11 一种含半绝缘区的槽栅功率mos晶体管及其制备方法 Active CN108682684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810447385.4A CN108682684B (zh) 2018-05-11 2018-05-11 一种含半绝缘区的槽栅功率mos晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810447385.4A CN108682684B (zh) 2018-05-11 2018-05-11 一种含半绝缘区的槽栅功率mos晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108682684A true CN108682684A (zh) 2018-10-19
CN108682684B CN108682684B (zh) 2021-02-26

Family

ID=63805447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447385.4A Active CN108682684B (zh) 2018-05-11 2018-05-11 一种含半绝缘区的槽栅功率mos晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108682684B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446245A (zh) * 2019-01-17 2020-07-24 世界先进积体电路股份有限公司 半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN105206679A (zh) * 2015-08-26 2015-12-30 西安电子科技大学 4H-SiC金属半导体场效应晶体管及其制作方法
CN107579119A (zh) * 2017-07-27 2018-01-12 西安电子科技大学 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
CN101960606A (zh) * 2008-03-07 2011-01-26 三菱电机株式会社 碳化硅半导体器件及其制造方法
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN105206679A (zh) * 2015-08-26 2015-12-30 西安电子科技大学 4H-SiC金属半导体场效应晶体管及其制作方法
CN107579119A (zh) * 2017-07-27 2018-01-12 西安电子科技大学 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446245A (zh) * 2019-01-17 2020-07-24 世界先进积体电路股份有限公司 半导体结构
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构

Also Published As

Publication number Publication date
CN108682684B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN100585875C (zh) Ldmos晶体管
CN103477439B (zh) 半导体装置及其制造方法
US10211325B2 (en) Semiconductor device including undulated profile of net doping in a drift zone
CN104517852A (zh) 横向漏极金属氧化物半导体元件及其制造方法
CN104409501B (zh) 碳化硅金属氧化物半导体场效应晶体管
US9741795B2 (en) IGBT having at least one first type transistor cell and reduced feedback capacitance
CN105932051A (zh) 一种槽栅mosfet器件
CN109616523A (zh) 一种4H-SiC MOSFET功率器件及其制造方法
CN108417638B (zh) 含半绝缘区的mosfet及其制备方法
CN114678277B (zh) 中心注入p+屏蔽区的***栅平面mosfet及其制造方法
CN112397567A (zh) 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN113314613A (zh) 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法
CN105140289A (zh) N型ldmos器件及工艺方法
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
CN108682684A (zh) 一种含半绝缘区的槽栅功率mos晶体管及其制备方法
CN102184894A (zh) 半导体器件及形成方法、vdmos晶体管及形成方法
CN104241358A (zh) 射频ldmos器件及其制造方法
CN108649064A (zh) 一种提高uis雪崩耐量的mosfet及其制备方法
US8188539B2 (en) Field-effect semiconductor device and method of forming the same
CN113990930A (zh) 击穿电压温度系数可调的sgt-mosfet器件及制备方法
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN110797263A (zh) 功率mosfet器件及其制造方法
CN108417623B (zh) 含半绝缘区的igbt及其制备方法
CN112071894A (zh) 一种vdmos器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant