CN108122895A - 具有芯片阵列的半导体组件 - Google Patents

Abstract

依据本发明提出了一种半导体组件(100)，其具有带有至少一个开口的框架、相同数量的导电的第一接触板(31)以及相同数量的芯片阵列。每个芯片阵列(20)拥有数量N10≥2个半导体芯片，其通过嵌入复合物材料决定地相互连接形成固定的复合结构。此外，每个半导体芯片具有第一负载连接端和第二负载连接端，它们设置在所涉及的半导体芯片的相互相对的侧上。在每个开口(55)之中嵌入有芯片阵列中的一个。每个第一接触板(31)如此地设置在芯片阵列中的一个之上，使得在该芯片阵列(20)的半导体芯片(10)之中的每个之中第一负载连接端(11)位于与第一接触板相对的侧之上并且第二负载连接端(12)位于该半导体芯片(10)的远离第一接触板(31)的侧之上。

Description

具有芯片阵列的半导体组件

技术领域

本发明涉及具有芯片阵列的半导体组件.

背景技术

半导体组件通常具有多个相互间待电连接的半导体芯片.然而，这样的半导体芯片的组装相互间的相对连接非常耗费高昂.此外，在非常高的芯片数量时常常引起电连接问题，主要为当该些半导体芯片层间电路接通时.

发明内容

本发明的任务在于提供一种半导体组件，其然后也能够当该半导体组件含有非常多的半导体芯片时实现简单并且安全地组装，以及提供具有这样的半导体组件的层间电路接通装置.

该任务将通过依据权利要求1的半导体组件或者通过依据权利要求15所述的层间电路接通装置得以解决.从属权利要求的主题为本发明的设计方案和改进方案.

半导体组件具有一个框架，其拥有一定数量的开口。开口的数量N55大于或者等于一，但是该数量也能够大于等于二，大于等于4个，大于等于6个或者大于等于8个.此外，该半导体组件具有数量N55个导电的第一接触板以及数量N55个芯片阵列.每个芯片阵列拥有数量N10个半导体芯片，它们通过嵌入复合物材料决定地相互连接形成固定的复合结构.N10大于或者等于二.所述半导体芯片中的每个具有第一负载连接端和第二负载连接端，他们设置在所涉及的半导体芯片的相互相对的侧之上。所述芯片阵列中的一个嵌入在开口中的每个之中；并且所述第一接触板中的每个如此地设置在所述芯片阵列中的一个之上，使得在该芯片阵列的所述半导体芯片之中的每个之中所述第一负载连接端位于与所述第一接触板相对的侧之上并且所述第二负载连接端位于该半导体芯片的远离所述第一接触板的侧之上.

为了得到一种层间电路接通装置，此类的半导体组件能够如此地固定在第一弹簧挡和第二弹簧挡之间，使得在所述第一弹簧挡和所述第一接触板中的每个之间形成导电的按层间电路接通；并且在所述第二弹簧挡和所述第二接触板中的每个之间形成导电的层间电路接通。

附图说明

接下来将在参照所附的附图的情况下借助于一些实施例来示例性地阐述本发明.其中：

图1A示出了顶面视图的芯片阵列的图示；

图1B示出了底面视图的依据图1A的芯片阵列的图示；

图2A示出了设置具有用于延长电爬电距离的环绕的条状结构的另一个芯片阵列的顶面视图的图示；

图2B示出了依据图2A芯片阵列的底面视图的图示；

图3示出了框架的顶视图，该框架具有多个开口并且其被设置具有多个可选的电控制连接端接触；

图4示出了依据图3的框架的顶视图，其中，在多个开口中的每个之中均嵌入了一个依据图1A和1B所示的芯片阵列；

图5示出了基于依据图4的装置所制造的半导体组件以切面E1-E1所形成的横截面图示，其中，每个芯片阵列均被安置在第一接触板和第二接触板之间；

图6示出了示出了基于依据图4的装置所制造的半导体组件以切面E1-E1所形成的横截面图示，其中，每个芯片阵列均被安置在独立的第一接触板和共用的第二接触板之间；

图7示出了基于依据图4所制造的在图5中所示出的半导体组件以在图4中所示出的切面E2-E2的横截面图示；

图8示出了半导体组件的另一个实施例的横截面图示，其中，多个芯片阵列的控制连接端被连接至共用的集成在框架之中的控制接触；

图9示出了半导体组件的边缘区域的放大的分段的横截面图示，其中，第一接触板和第二接触板与框架相定位；

图10示出了另一个半导体组件的示例的横截面图示；

图11示出了另一个半导体组件的横截面图示，其中，在框架和接触板之间的连接被构造为金属弹簧；

图12示出了另一个半导体组件的横截面图示，其中，在框架和接触板之间的连接被构造为金属弹簧；以及

图13示出了具有半导体组件的半导体装置，该半导体组件被固定在上面的层间电路接通弹簧挡和下面的层间电路接通弹簧挡之间.

具体实施方式

图1A示出了芯片阵列20从其顶侧21所示的顶视图.该芯片阵列20具有数量N10≥2个半导体芯片10，它们通过嵌入复合物7材料决定地相互连接形成固定的复合结构.该些半导体芯片10的能够由嵌入复合物7覆盖的侧边借助于虚线加以示出.由此，该芯片阵列20形成具有多个半导体芯片10的良好的易控制的单元.该嵌入复合物7能够例如具有塑料或者由塑料所组成.

这样的复合结构能够例如由此制成，即该半导体芯片10以其所期望的相对位置固定在辅助载体之上并且借助于该嵌入复合物7挤压包封或者加压包封，从而使得在该嵌入复合物7硬化之后形成固定的复合结构，该固定的复合结构可选地还能够继续加以处理。

该些半导体芯片10中的每个具有第一负载连接端11，其并未由嵌入复合物7加以覆盖并且因此能够从该芯片阵列20的外部电接触.如在所属的在图1B中加以示出的从该芯片阵列20的底面22所示的图示可以看出，该半导体芯片20中的每个也具有第二负载连接端12，其同样由嵌入复合物7加以覆盖，并且因此能够从该芯片阵列20的外部电接触.在该些半导体芯片10的每个之中，其第一负载连接端11和其第二负载连接端12均被设置在该半导体芯片10的相互相对的侧之上.

可选地，半导体芯片10中的一个、多于一个或者所有的能够分别被构造为可控的半导体开关，其为了其电控制而具有控制连接端例如门极连接端或者基极连接端。在这种情况下，可选地，该可控的半导体芯片10的该些控制连接端借助于电连接导线相互导电地加以连接.此类的连接导线能够集成在该芯片阵列20之中.其中，该连接导线完全地或者部分地区嵌入该嵌入复合物7之中或者也能够部分地区涂覆在该嵌入复合物7的外表面之上.

倘若该芯片阵列20含有至少两个可控的半导体芯片10，那么其控制连接端能够共同引至在图1A中所示出的该芯片阵列20的共同的控制连接处23，该控制连接处23能够从该芯片阵列20的外部访问，从而实现经由共同的控制连接处23的控制连接端的外部的接触.原则上，此类的控制连接处23的设计方案及其位置能够任意地加以选择.

图2A示出了另一个芯片阵列20从其顶面21所示的图示。该结构与芯片阵列20的结构相对应，如其已经借助于图1A和图1B所阐述的那样.然而，依据图2A的芯片阵列20在其顶面21还具有一个或者多个可选的条状部71，其通过嵌入复合物7来加以形成并且由其来环形地包围每个半导体芯片10.该条状部71的作用在于延长在顶面21和在图2B中所示出的底面22之间的电爬电距离。如图2B中能够看出的那样，该芯片阵列20能够可选地或者附加于在其顶面的条状部71也能够还在其底面22具有一个或者多个可选的条状部72，它们通过嵌入复合物7来加以形成并且由其来环形地包围每个半导体芯片10.

两个或者多个芯片阵列20如其先前所阐述的那样能够共同安装在共同的介电的框架50之中.图3示出了此类的框架50的一个示例.通常来说，此类的框架具有数量N55≥1个开口55，在其中分别能够安装有一个芯片阵列20。在两个或者多个开口55的情况下，他们分别能够被构造为通孔，他们能够通过该框架50的位于其间的支撑体51相互分离.N55能够例如为至少2个、至少4个或者至少6个或者至少8个。

倘若该芯片阵列20中的至少一个含有可控制的半导体芯片10，那么该框架50能够此外设置具有一个或者多个导电的控制接触53，他们分别例如能够与该芯片阵列20的一个的控制连接处23连接，其借助于任意的连接技术例如通过金属所键合、焊接或者电连接导体等的导电粘合来实现。在本示例之中，控制接触53分别被构造为金属条，其注入框架50之中.然而，原则上来说，该控制接触53的设计方案以及其在框架50处的位置能够任意地加以选择。

图4示出了依据图3的框架50，之后在每个开口55之中分别嵌入恰好一个芯片阵列20并且借助于连接63例如粘合连接例如由硅胶固定至框架.其中，该芯片阵列20能够分别如此地如其之前参照图1A、图1B、图2A和图2B所阐述的那样加以构造.

可选地，在每个芯片阵列20之中，在该芯片阵列20和框架50之间构造的缝隙通过连接63而粘合连接得以封闭.在这种情况下，连接63被构造为封闭的环状，其围绕所涉及的芯片阵列20.所涉及的芯片阵列20和所属的环状连接63完全地封闭开口55，在该开口之中安装有所涉及的芯片阵列20.由此使得该芯片阵列20的半导体芯片10的第一负载连接端11很好地相对于该芯片阵列20的半导体芯片10的第二负载连接端12电隔离，从而使得能够放弃用于爬电距离延长的措施例如借助于图2A和2B所阐述的条状部71和/或72.由此能够在芯片阵列20之中能够省去在其上构造有条状部71和/或72的边缘的绝大部分，这将能够实现更紧密的结构。

附加于分别被构造为封闭的环的多个连接63，也能够沿着位于其间的缝隙仅仅分段地实施在芯片阵列20和框架50之间的连接63.例如，芯片阵列20能够分别仅仅在多个相互间隔开的点状或者带状的连接处粘合至框架50.

与连接63是否被构造为封闭的环或者不是相互独立的是，其可选地能够被构造为弹性的，从而使得芯片阵列20相对于框架50能够移动，这在之后能够实现芯片阵列20的可靠的电接触，因为通过移动性能够补偿制造误差。其中，这意味着所涉及的芯片阵列20从中间位置出发在不损坏连接63的情况下能够在相对于框架50的外部的力的作用下以和/或与垂直于该芯片阵列20的第一负载连接端11的方向相反地(在图4中阐述为垂直于绘图平面的方向地加以走向)移动至少0.1mm或者至少0.5mm.在外部的力移除之后，该芯片阵列20缘于该连接的弹性的缘故相对于框架50重新回到其中间位置.

图5示出了半导体组件100的以切面E1-E1所形成的横截面图示，该半导体组件基于依据图4所示的装置.其中，每个芯片阵列20被设置在第一接触板31和第二接触板41之间。接触板31和41在图4中并未安装.第一接触板31被用于分别电接触恰好一个芯片阵列20的第一负载连接端11.相应地，第二接触板41被用于分别电接触恰好一个芯片阵列20的第二负载连接端12.半导体组件100也能够具有分别带有第一接触板31和第二接触板41的两个或者多个对，在第一接触板和第二接触板之间仅仅恰好安置有多个芯片阵列20中的一个.

可选地，如同样在图5中所示出的那样，接触板31、41能够针对所涉及的待由接触板31、41中的每个来电接触的半导体芯片20在其与所涉及的芯片阵列20相对的侧之上具有接触凸起311或411.

依据另一个在图6中所示出的其余和图5相同的设计方案之中，替代多个第二接触板41也能够仅仅恰好存在一个第二接触板41，其用于电接触所有芯片阵列20的半导体芯片10的第二负载连接端12，而针对每个芯片阵列20存在唯一的第一接触板31，其用于该芯片阵列20的半导体芯片10的第一负载连接端11的电接触.在这种情况下，在第二接触板41和每个第一接触板31之间恰好安置有多个芯片阵列20中的一个.

图7还再一次示出了依据图5的半导体组件100，然而以在图4中所示出的切面E2-E2的方式加以示出，该切面穿过两个控制接触53.在此能够看出每个控制接触53穿过框架50***进开口55，在那该框架50借助于电连接导体8分别连接至芯片阵列20的控制连接处23.在图4中还不存在连接导体8，其例如为键合金属丝、焊接的或者导电粘合的金属丝连接等.该些连接导体将在每个芯片阵列20之中在该芯片阵列嵌入在该框架50的开口55之中之前后并且在所属的第一接触板31安装至框架50之前加以制造.

图8示出了与图7中的半导体装置100有区别的半导体装置100的横截面图示，区别在于替代多个控制接触53仅仅具有恰好一个控制接触53，其分别借助于连接导体8连接至每个芯片阵列20的控制连接处23.

此外，如在所有附图5至附图8中所示例性地加以示出的那样，可选地能够针对每个芯片阵列20设置一个补偿膜25，其被放入所涉及的芯片阵列20和所属的第二接触板41之间。该补偿膜25被用于补偿制造条件下的误差并且确保在所涉及的芯片阵列20的第二负载连接端12和所属的第二接触板41之间的安全的电的层间电路接通连接。此类的补偿膜能够例如由铜、铝或者银组成或者具有由铜、铝或者银所组成的合金.此类的补偿膜25的厚度能够例如为至少10μm和/或最高100μm.

替代地或者附加地，此类的补偿膜25也能够放入在每个第一接触板31和所属的芯片阵列20之间.

如在所有图5至图8所示出的那样，能够在框架50的相应的开口55之中放入多个第一接触板31之中的一个，在该开口之中同样放入了多个芯片阵列20中的一个，所涉及的第一接触板31用于其电接触(芯片阵列20的半导体芯片10的第一负载连接端11的电接触).在此，第一接触板31分别能够借助于连接61例如粘合连接例如由硅胶组成固定至框架50。可选地，在第一接触板31中的每个之中，在该第一接触板31和框架50之间所构造的缝隙通过连接61来加以封闭.该连接61在这种情况下被构造为封闭的环，其围绕所涉及的第一接触板31.所涉及的第一接触板和所属的环形连接61完全地封闭该开口55，在该开口之中安装有所涉及的第一接触板31。由此能够防止灰尘、污物和潮气或者其他有害物质通过该在框架50和第一接触板31之间的缝隙进入所涉及的芯片阵列20.

替代分别被构造为封闭的环的连接61，也能够沿着位于其间的缝隙仅仅分段地实施在第一接触板31和框架50之间的连接61.例如，第一接触板31能够分别仅仅在多个相互隔开的、点状或者带状的连接处固定至该框架50。

与连接61是否被构造为封闭的环或者不是相互独立的是，其可选地能够被构造为弹性的，从而使得所涉及的第一接触板31相对于框架50能够移动，这在之后能够实现所属的芯片阵列20的可靠的电接触，因为通过移动性能够补偿制造误差.其中，这意味着所涉及的第一接触板31从中间位置出发能够在不损坏连接61的情况下在相对于框架50的外部的力的作用下以和/或与垂直于所属的芯片阵列20的第一负载连接端11的方向相反地(在图5至图8中以该方向走向)移动至少0.1mm或者至少0.5mm.在外部的力移除之后，该第一接触板31缘于该连接61的弹性的缘故相对于框架50重新回到其中间位置.

如在图5和图7中所示出的那样，能够在框架50的相应的开口55之中放入多个第二接触板41之中的一个，在该开口之中同样放入了芯片阵列20中的相应的一个，所涉及的第二接触板41用于其电接触(芯片阵列20的半导体芯片10的第二负载连接端12的电接触).在此，第二接触板41分别能够借助于连接62例如粘合连接例如由硅胶组成固定至框架50.如在图6和图8中所示出的那样，否则当该半导体组件100仅仅恰好具有一个第二接触板41时，其能够在所有开口55之上延伸，在该开口之中放入了芯片阵列20，并且该半导体组件能够借助于连接62固定值框架50.

在所有的实施变型之中，在第二接触板41和框架50之间所构造的缝隙能够由所属的连接62来加以封闭.在这种情况下，连接62被构造为封闭的环，其围绕所涉及的第二接触板41.在多个第二接触板41的情况下，该连接与所属的环形连接62一起分别完全地封闭在其中安装有所涉及的第二接触板41的开口55.否则当该半导体组件100仅仅具有恰好一个第二接触板41时，则该连接与环形的连接62一起完全地封闭在其中安装有芯片阵列20的所有开口55.由此能够阻止灰尘、污物和潮气或者其他有害物质通过该在框架50和所涉及的第二接触板41之间的缝隙进入所涉及的芯片阵列20.

替代分别被构造为封闭的环的连接62，也能够沿着位于其间的缝隙仅仅分段地实施在第二接触板41和框架50之间的连接62.例如，第二接触板41能够分别仅仅在多个相互隔开的、点状或者带状的连接处固定至该框架50.

与连接62是否被构造为封闭的环或者不是相互独立的是，其可选地能够被构造为弹性的，从而使得所涉及的第二接触板41相对于框架50能够移动，这在之后能够实现所属的芯片阵列20的可靠的电接触，因为通过移动性能够补偿制造误差.其中，这意味着所涉及的第二接触板41从中间位置出发在不损坏连接62的情况下能够在相对于框架50的外部的力的作用下以和/或与垂直于所属的一个或者多个芯片阵列20的第一负载连接端11方向相反地(在图5至图8中该方向竖直地加以走向)移动至少0.1mm或者至少0.5mm.在外部的力移除之后，该第二接触板41缘于该连接62的弹性的缘故相对于框架50重新回到其中间位置.

只要在依据本发明的半导体组件100之中连接61和/或62和/或63存在，那么他们能够-可选地或者与其他连接的设计方案无关地-例如由硅胶所组成.

为了简化第一接触板31和/或第二接触板41至框架50上的安装，他们以及该框架50能够分别如此地加以构造，使得他们能够啮合在该框架50之中，这将借助于两个在图9和图10之中所示出的实施例来加以示出。为了简化该安装，该框架50例如能够具有用于啮合第一接触板31的锁耳51或者用于啮合第二接触板41的锁耳52。为了安装之目的，所涉及的接触板31、41移至框架50之上直至该些接触板31、41与所属的锁耳51或52啮合.对于每个待安装至框架50的接触板31、32来说，其中，存在至少三个锁耳51、52。可选地，锁耳51或52如图10所示的那样分别在框架50的弹簧舌54之上加以构造.

为了简化芯片阵列20至框架50的安装，框架50能够分别具有台阶(Stufe)53，其用于所涉及的芯片阵列20的放置。此外，该框架能够适配一个或者多个芯片阵列20的几何尺寸并且具有被构造为框架50的突出部56的定位辅助器，其能够如此地被测量，以使得芯片阵列20在框架50之中的放入是无问题的，从而达到对于另外的安装足够的定位精度.

倘若存在能够导致在第一接触板31、一个或者多个第二接触板41和框架50之间的区域之中在半导体组件100受干扰时的***的风险，那么如果该框架50拥有足够的机械稳定性则是有利的.在此，该框架50的几何形状如此地设计，使得其宽度b50至少为其高度h50的20％.在此，高度h50垂直于第一负载连接端11地加以确定并且宽度b50横向地加以确定.

作为同样在图9和图10中加以示出的另外的选项，该框架50能够针对每个第一接触板31具有环形的槽57并且针对第二接触板41具有环形的槽58。在环形的槽57之中分别啮合第一接触板31的环形的凸缘312。相应地，在环形的槽58之中分别啮合第二接触板41的环形的凸缘412。由此形成了一种类型的啮合，其能够在***情况下阻止该组件的构件或者气体或者等离子体的出现。可选地，在相应的槽57、58的区域之中并且在其所啮合的凸缘312或412形成的在接触板31或41和框架50之间的缝隙通过连接61或62加以密封。

还依据在图9和图10中所示出的其他的选项，框架50能够在其远离芯片阵列50的外侧之上具有多个条状部59，从而一方面提高在多个第一接触板31之间的电爬电距离并且另一方面提高在多个第一接触板31和一个或者多个第二接触板41之间的电爬电距离。

借助于图9和图10加以阐述的一个特别的特征能够以任意的复合结构相互地在所有半导体组件100之中加以使用，如其先前参照图1A、1B、2A、2B和3至8所阐述的那样.

前述的原理能够针对具有任意数量N20个芯片阵列20的半导体组件100加以实现.例如，N20能够为至少2个、至少3个或者至少4个或者至少6个.

半导体组件100的芯片阵列20所有的所具有的半导体芯片10的总数N10能够例如大于等于2个、大于等于4个或者甚至大于等于16个.

该半导体芯片10能够为任意的尤其是竖直的半导体构件例如二极管，或者为任意的尤其是竖直的可控的半导体开关例如IGBT、MOSFET、晶体管、JFET、在为可控的半导体开关时，其拥有控制连接端(例如门极或者基极连接端)，通过其能够控制在该半导体芯片10的第一负载连接端11和第二负载连接端12之间的电流流动.

根据该半导体芯片10的种类的不同，第一负载连接端11和第二负载连接端12能够为阳极和阴极、阴极和阳极、漏极和源极、源极和漏极、射极和集电极或者集电极和射极.其中，负载连接端11和12能够被构造为该半导体芯片10的薄的金属层.可选地，一个或者两个负载连接端11和12附加于薄的金属层具有导电的补偿层，其设置在该薄的金属层的远离另一个负载连接端12、11的侧之上并且通过平地加以构造的材料决定的连接(例如焊接连接或者烧结连接)与薄的金属层导电连接。例如，此类的补偿层能够为金属的小板，例如由钼组成，其在之后的半导体芯片10的安装起到机械补偿作用.

只要该芯片阵列20的半导体芯片10不具有任何的控制连接端，那么该芯片阵列20将会省出一个控制连接处23.倘若此外该半导体组件100的半导体芯片10未被构造为可控的半导体芯片10，那么此外其省出在框架50上设置的一个或者多个控制接触53。

此外，假如该芯片阵列20的一个、多个或者所有半导体芯片10具有辅助连接端(例如辅助射极)，该辅助连接端芯片内部与负载连接端11或者12电连接，那么该辅助连接端以同样的方式电接触如其先前针对控制连接端(门极连接端、基极连接端)所描述的那样.也就是说，含有具有此类的辅助连接端的一个或者多个半导体芯片10的芯片阵列20能够具有辅助连接处(相应于所描述的控制连接处23).此外，此类的辅助连接处能够电连接至辅助连接接触(例如借助于诸如所描述的电连接导体8的连接导体)，该辅助连接接触相应地能够被构造为所描述的控制接触53并且集成在框架50之中.

在如其先前所描述的那样的半导体组件100之中，框架50能够是介电的.例如，此类的框架50能够由塑料组成或者具有塑料，例如热固性或热塑性塑料。此类的框架50能够以简单的方式通过注塑来制成.替代地，介电的框架50也能够由介电的陶瓷组成或者含有介电的陶瓷.

如先前的实施例所示出的那样，连接61和/或62和/或63能够被构造为粘合连接，例如由硅胶构成.然而同样能够通过金属弹簧来形成一个、两个或者多个任意的连接。

对于相应的半导体组件100来说，图11和12示出了相应的示例.在该半导体组件100之中，连接61分别通过金属弹簧来形成.每个金属弹簧61焊接或者熔接至该框架50的(例如电镀地涂覆在框架50之上的)金属层.此外，每个金属弹簧61焊接或者熔接至多个第一接触板31中的一个之上。

替代地或者附加地，连接62分别能够通过金属弹簧来形成.每个金属弹簧62焊接或者熔接至该框架50的(例如电镀地涂覆在框架50之上的)金属层.此外，每个金属弹簧62焊接或者熔接至该第二接触板41或者-倘若该半导体组件100例如借助于图5和图7所描述的那样具有多于恰好一个第二接触板41-则焊接或者熔接至多个第二接触板41中的一个之上。

通过分别将连接61和62构造为金属弹簧，该些连接能够与框架50一起形成具有气密性的内部空间的壳体，在该内部空间之中设置有所有芯片阵列20.

只要连接61和62被构造为金属弹簧，那么他们在横截面上能够具有波浪形的断面，以便提高该金属弹簧61或者62的弹性.此类的金属弹簧也能够被称作波浪隔板.通过该波浪形的断面使得此类的弹簧的力-位移-曲线的线性区域能够在该弹簧的更大的移动范围内延伸.其中，金属弹簧61或62能够如此地加以构造，使得所属的第一接触板31和所属的第二接触板41从中间位置出发在外部的力的作用下相对于框架50以和/或与所属的芯片阵列20的第一负载连接端11垂直的方向相反地(在图11和12之中该方向竖直地加以走向)能够移动至少0.1mm或者至少0.5mm而不会损坏该些连接61或62.在该外部的力移除之后，该第一接触板31或者第二接触板41缘于该些连接61或62相对于框架50的弹性的缘故再次回到其中间位置.

所谓的金属弹簧能够例如由以下材料所组成或者具有以下材料：黄铜、青铜.

此外，每个芯片阵列20固定在内部空间65之中，以便简化所涉及的芯片阵列20相对于第二接触板41或者-倘若该半导体组件100例如借助于图5和图7所描述的那样能够恰好具有多于一个第二接触板41-则相对于第二接触板41中的一个的安装或者调整.替代用于半导体组件100的所有芯片阵列20的所有内部空间65，该些芯片阵列20的每个也能够具有自己的内部空间.描述“内部空间”其中意味着其设置在该框架50的内部，也就是被该框架环形地加以围绕.

此外，依据图11和图12所示的半导体组件100的结构相应于借助于之前的附图所阐述的结构.在控制接触53的布线方面，依据图11或12所示的半导体组件100相应于依据图7和图8所示的半导体组件100.

在依据图11和12的装置之中，虽然在框架50和每个芯片阵列20之间没有第三连接，但是能够可选地仍然存在第三连接。其能够被构造为粘合连接，例如由硅胶组成.

如今，依据本发明的半导体组件100能够如在图13中示例性地借助于在图7中所示出的半导体组件100所示出的那样如此地固定在导电的第一弹簧挡81和导电的第二弹簧挡82之间，从而使得在第一弹簧挡81和一个或者多个第一接触板31以及在第二弹簧挡82和一个或者多个第二接触板41之间分别形成纯电的层间电路接通连接.

在半导体组件100之中，在第一接触板31和待由其电接触的第一负载连接端11之间的电接触同样能够被构造为层间电路接通。替代地或者附加地在第二接触板31和待由其电接触的第二负载连接端12之间的电接触同样也能够被构造为纯电的层间电路接通.

然后，所制造的具有半导体组件100、上面的弹簧挡81和下面的弹簧挡82的层间电路接通装置200能够电连接.例如，层间电路接通装置200能够顺序地与欧姆式和/或电感式负载500在正的供电电势V+和负的供电电势V-之间连接.在正的供电电势V+和负的供电电势V-之间的电势差的大小能够例如超过600V或者超过1.2kV。

Claims (15)

1.一种半导体组件，具有

框架(50)，其具有数量N55≥1个开口(55)；

数量N55个导电的第一接触板(31)；以及

数量N55个芯片阵列(20)，其中每个芯片阵列具有数量N10≥2个半导体芯片(10)，所述半导体芯片通过嵌入复合物(7)材料决定地相互连接形成固定的复合结构；

其中，

所述半导体芯片(10)中的每个具有第一负载连接端(11)和第二负载连接端(12)，所述第一负载连接端和所述第二负载连接端设置在所涉及的半导体芯片(10)的相互相对的侧之上；

所述芯片阵列(20)中的一个嵌入所述开口(55)中的每个之中；

所述第一接触板(31)中的每个如此地设置在所述芯片阵列(20)中的一个之上，使得在该芯片阵列(20)的所述半导体芯片(10)之中的每个之中所述第一负载连接端(11)位于与所述第一接触板(31)相对的侧之上并且所述第二负载连接端(12)位于该半导体芯片(10)的远离所述第一接触板(31)的侧之上。

2.根据权利要求1所述的半导体组件，其中，所述第一接触板(31)中的每个借助于第一连接(61)可移除地固定至所述框架(55)。

3.根据权利要求2所述的半导体组件，其中，在所述第一接触板(31)中的每个之中所涉及的第一连接(61)被构造为封闭的环，其完全地密封在该第一接触板(31)和所述框架(55)之间所构造的缝隙。

4.根据权利要求2或3所述的半导体组件，其中，所述第一连接(61)中的每个通过硅胶或者金属弹簧来形成。

5.根据前述权利要求中任一项所述的半导体组件，具有恰好一个导电的第二接触板(41)，所述第二接触板如此地设置在所有所述芯片阵列(20)之下，使得在所述芯片阵列(20)的所述半导体芯片(10)中的每个之中所述第二负载连接端(12)位于与所述第二接触板(41)相对的侧之上并且所述第一负载连接端(11)位于该半导体芯片(10)的远离所述第二接触板(41)的侧之上。

6.根据权利要求1至4中任一项所述的半导体组件，具有数量N55个第二接触板(41)，所述第二接触板(41)之中的每个如此地设置在所述芯片阵列(20)之下，使得在该芯片阵列(20)的所述半导体芯片(10)中的每个之中所述第二负载连接端(12)位于与所述第二接触板(41)相对的侧之上并且所述第一负载连接端(11)位于该半导体芯片(10)的远离所述第二接触板(41)的侧之上。

7.根据权利要求6所述的半导体组件，其中，每个第二接触板(41)借助于第二连接(62)可移除地固定至所述框架(55)。

8.根据权利要求7所述的半导体组件，其中，在所述第二接触板(41)中的每个之中所涉及的第二连接(62)被构造为封闭的环，其完全地密封在该第二接触板(41)和所述框架(55)之间所构造的缝隙。

9.根据权利要求7或8所述的半导体组件，其中，每个第二连接(62)通过硅胶或者金属弹簧来形成。

10.根据前述权利要求中任一项所述的半导体组件，其中，所述芯片阵列(20)中的每个借助于第三连接(63)可移除地固定至所述框架(55)。

11.根据权利要求10所述的半导体组件，其中，在所述芯片阵列(20)的每个之中所涉及的第三连接(63)被构造为封闭的环，所述第三连接完全地密封在该芯片阵列(20)和所述框架(55)之间所构造的缝隙。

12.根据权利要求10或11所述的半导体组件，其中，每个第三连接(63)通过硅胶形成。

13.根据前述权利要求中任一项所述的半导体组件，其中，所述芯片阵列(20)中的每个芯片阵列的所述嵌入复合物(7)具有塑料或者由塑料组成。

14.根据前述权利要求中任一项所述的半导体组件，其中，

N55≥2或者N55≥4或者N55≥6；N55≥8或者N55≥10；和/或

N10≥2或者N10≥4或者N10≥16或者N10≥43。

15.一种层间电路接通装置，其具有：

依据前述权利要求中任一项所述的半导体组件(100)；

第一弹簧挡(81)；以及

第二弹簧挡(82)；

其中，所述半导体组件(100)如此地固定在所述第一弹簧挡(81)和所述第二弹簧挡(82)之间，使得

在所述第一弹簧挡(81)和所述第一接触板(31)中的每个之间形成导电的层间电路接通；以及

在所述第二弹簧挡(82)和所述第二接触板(41)中的每个之间形成导电的层间电路接通。