CN108091609A - 钨填充凹槽结构的方法 - Google Patents

钨填充凹槽结构的方法 Download PDF

Info

Publication number
CN108091609A
CN108091609A CN201711178368.7A CN201711178368A CN108091609A CN 108091609 A CN108091609 A CN 108091609A CN 201711178368 A CN201711178368 A CN 201711178368A CN 108091609 A CN108091609 A CN 108091609A
Authority
CN
China
Prior art keywords
tungsten
layer
groove structure
fluorine
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711178368.7A
Other languages
English (en)
Inventor
鲍宇
陈广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711178368.7A priority Critical patent/CN108091609A/zh
Publication of CN108091609A publication Critical patent/CN108091609A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种钨填充凹槽结构的方法，包括步骤：步骤一、形成凹槽结构；步骤二、形成氮化钛层；步骤三、采用WF6作为钨源形成钨成核层；步骤四、进行氟去除处理；步骤五、进行采用WF6作为钨源的CVD工艺淀积钨主体层；步骤六、进行钨的化学机械性研磨工艺，形成仅由填充于凹槽结构中的氮化钛层、钨成核层和钨主体层组成的钨金属结构。本发明能降低钨成核层中的氟残留，减少氮化钛层的厚度，从而能降低整个钨金属结构的电阻并提升器件的性能。

Description

钨填充凹槽结构的方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种钨填充凹槽结构的方法。
背景技术
在大多数先进半导体器件中广泛采用了金属钨的填充工艺，这是由于金属钨具有较低的电阻，在进行大块高深宽比的沟槽填充时具有较好的保形性以及能填充窄沟槽的特性。例如，金属钨已经应用在逻辑接触、局域金属互联(local interconnect，LIC)和金属栅(metal gate，MG)的填充工艺中。现有技术中，钨填充沟槽时通常采用如下步骤：
首先、形成氮化钛层(TiN)，氮化钛层的厚度为30埃～50埃，氮化钛层即作为粘附在介质层上的粘附层，又作为一个阻挡层阻挡金属钨的CVD淀积工艺中的氟扩散。
接着、采用WF6作为钨源再加上硅烷(SiH4)或硼烷(B2H6)进行原子层淀积(ALD)工艺形成钨成核层(nucleation)。
最后、进行采用WF6作为钨源的CVD工艺在所述钨成核层的表面淀积钨主体层。
到目前为止，TiN是目前已知的最好的CVD淀积的钨的粘附层以及F扩散的阻挡层，但是在CVD工艺淀积的钨主体层之前还是需要形成钨成核层，如果能够实现不含氟的钨(Flourine-free W，FFW)的淀积，则能够降低TiN所需要的厚度甚至可以不需要采用TiN。
发明内容
本发明要解决的技术问题是提供一种钨填充凹槽结构的方法，能降低钨成核层中的氟残留，提高器件的性能。
为解决上述技术问题，本发明提供的钨填充凹槽结构的方法包括如下步骤：
步骤一、形成凹槽结构。
步骤二、形成氮化钛层，氮化钛层作为后续钨填充的粘附层和氟扩散阻挡层；所述氮化钛层形成于所述凹槽结构的内侧表面并延伸到所述凹槽结构外的表面；所述氮化钛层的厚度根据后续形成的钨金属结构中的氟残留量进行设置，所述钨金属结构中的氟残留量越低，所述氮化钛层的厚度越薄，所述钨金属结构电阻越低。
步骤三、采用WF6作为钨源在所述氮化钛层表面形成钨成核层。
步骤四、进行去除所述钨成核层中的氟残留的氟去除处理。
步骤五、进行采用WF6作为钨源的CVD工艺在所述钨成核层的表面淀积钨主体层并将所述凹槽结构完全填充。
步骤六、进行钨的化学机械性研磨工艺将所述凹槽结构外的所述钨主体层、所述钨成核层、所述氮化钛层都去除，形成仅由填充于所述凹槽结构中的所述氮化钛层、所述钨成核层和所述钨主体层组成的钨金属结构。
进一步的改进是，步骤一中所述凹槽结构形成于第一介质层中并穿过所述第一介质层，所述第一介质层位于半导体衬底表面且所述凹槽结构将所述第一介质层底部的所述半导体衬底表面露出。
进一步的改进是，所述钨金属结构为金属栅，被所述钨金属结构所覆盖的所述半导体衬底中形成有沟道区。
进一步的改进是，所述钨金属结构为接触孔，被所述钨金属结构所覆盖的所述半导体衬底中形成有需要被引出的掺杂区。
进一步的改进是，在所述半导体衬底中形成的需要被引出的掺杂区包括N+区或P+区。
进一步的改进是，所述钨金属结构为通孔，所述凹槽结构穿过位于两层金属层之间的层间膜。
进一步的改进是，步骤三中采用原子层淀积工艺形成所述钨成核层。
进一步的改进是，所述原子层淀积工艺所采用的工艺气体为WF6加SiH4或B2H6。
进一步的改进是，步骤四的所述氟去除处理采用H2等离子体进行处理。
进一步的改进是，所述H2等离子体为所述氟去除处理腔体内提供的本地等离子体；或者，所述H2等离子体为所述氟去除处理腔体外提供的远程等离子体。
进一步的改进是，所述H2等离子体的射频功率为10W～800W。
进一步的改进是，所述H2等离子体的H2流量为50sccm～5000sccm。
进一步的改进是，步骤四中的所述氟去除处理还***到所述钨主体层淀积过程中并对所述钨主体层淀积形成的钨中的氟残留进行去除。
进一步的改进是，在所述钨主体层淀积过程中***所述氟去除处理的次数为一次以上。
进一步的改进是，步骤五中所述钨主体层淀积对应的CVD工艺的气体采用WF6和H2。
本发明通过在形成钨成核层增加一步去除钨成核层中的氟残留的氟去除处理，能降低甚至消除和氮化钛层相接触的钨中的氟，而由于氮化钛层除了做粘附层外还作为钨中的氟扩散的阻挡层，由于和氮化钛层相接触的钨中的氟减少甚至消除，故可以减少氮化钛层的厚度，而减少氮化钛层的厚度能够降低整个钨金属结构的电阻，从而能提升器件的性能。
本发明的氟去除处理的工艺除了能直接去除钨成核层中的氟残留外，还能***到钨主体层的CVD淀积工艺中，能够进一步减少整个钨金属结构中的氟残留。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例钨填充凹槽结构的方法的流程图；
图2A-图2F是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图1所示，是本发明实施例钨填充凹槽结构的方法的流程图；如图2A至图2F所示，是本发明实施例方法各步骤中的器件结构图；本发明实施例钨填充凹槽结构的方法包括如下步骤：
步骤一、如图2A所示，形成凹槽结构201。
所述凹槽结构201形成于第一介质层101中并穿过所述第一介质层101，所述第一介质层101位于半导体衬底表面且所述凹槽结构201将所述第一介质层101底部的所述半导体衬底表面露出。
步骤二、如图2B所示，形成氮化钛层102，氮化钛层102作为后续钨填充的粘附层和氟扩散阻挡层；所述氮化钛层102形成于所述凹槽结构201的内侧表面并延伸到所述凹槽结构201外的表面；所述氮化钛层102的厚度根据后续形成的钨金属结构中的氟残留量进行设置，所述钨金属结构中的氟残留量越低，所述氮化钛层102的厚度越薄，所述钨金属结构电阻越低。
步骤三、如图2C所示，采用WF6作为钨源在所述氮化钛层102表面形成钨成核层103。
较佳为，采用原子层淀积工艺形成所述钨成核层103。所述原子层淀积工艺所采用的工艺气体为WF6加SiH4或B2H6。
步骤四、如图2D所示，进行去除所述钨成核层103中的氟残留的氟去除处理。所述钨成核层103中的氟残留如图2C中的标记202所示，氟残留去除后请参考图2D所示。
较佳为，所述氟去除处理采用H2等离子体进行处理。所述H2等离子体为所述氟去除处理腔体内提供的本地等离子体(Local Plasma)；或者，所述H2等离子体为所述氟去除处理腔体外提供的远程等离子体(Remote Plasma)。
所述H2等离子体的射频功率为10W～800W。所述H2等离子体的H2流量为50sccm～5000sccm。
步骤五、如图2E所示，进行采用WF6作为钨源的CVD工艺在所述钨成核层103的表面淀积钨主体层104并将所述凹槽结构201完全填充。
较佳为，所述钨主体层104淀积对应的CVD工艺的气体采用WF6和H2。
步骤四中的所述氟去除处理还***到所述钨主体层104淀积过程中并对所述钨主体层104淀积形成的钨中的氟残留进行去除。在所述钨主体层104淀积过程中***所述氟去除处理的次数为一次以上，也即形成“dep-treat”组成的多个循环步骤，dep对应于所述钨主体层104的CVD淀积工艺，treat对应于所述氟去除处理。
步骤六、如图2F所示，进行钨的化学机械性研磨工艺将所述凹槽结构201外的所述钨主体层104、所述钨成核层103、所述氮化钛层102都去除，形成仅由填充于所述凹槽结构201中的所述氮化钛层102、所述钨成核层103和所述钨主体层104组成的钨金属结构。
较佳为，所述钨金属结构为金属栅，被所述钨金属结构所覆盖的所述半导体衬底中形成有沟道区。或者，所述钨金属结构为接触孔，被所述钨金属结构所覆盖的所述半导体衬底中形成有需要被引出的掺杂区；在所述半导体衬底中形成的需要被引出的掺杂区包括N+区或P+区。或者，所述钨金属结构为通孔，所述凹槽结构201穿过位于两层金属层之间的层间膜。
本发明实施例通过在形成钨成核层103增加一步去除钨成核层103中的氟残留的氟去除处理，能降低甚至消除和氮化钛层102相接触的钨中的氟，而由于氮化钛层102除了做粘附层外还作为钨中的氟扩散的阻挡层，由于和氮化钛层102相接触的钨中的氟减少甚至消除，故可以减少氮化钛层102的厚度，而减少氮化钛层102的厚度能够降低整个钨金属结构的电阻，从而能提升器件的性能。
本发明实施例的氟去除处理的工艺除了能直接去除钨成核层103中的氟残留外，还能***到钨主体层104的CVD淀积工艺中，能够进一步减少整个钨金属结构中的氟残留。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种钨填充凹槽结构的方法，其特征在于，包括如下步骤：
步骤一、形成凹槽结构；
步骤二、形成氮化钛层，氮化钛层作为后续钨填充的粘附层和氟扩散阻挡层；所述氮化钛层形成于所述凹槽结构的内侧表面并延伸到所述凹槽结构外的表面；所述氮化钛层的厚度根据后续形成的钨金属结构中的氟残留量进行设置，所述钨金属结构中的氟残留量越低，所述氮化钛层的厚度越薄，所述钨金属结构电阻越低；
步骤三、采用WF6作为钨源在所述氮化钛层表面形成钨成核层；
步骤四、进行去除所述钨成核层中的氟残留的氟去除处理；
步骤五、进行采用WF6作为钨源的CVD工艺在所述钨成核层的表面淀积钨主体层并将所述凹槽结构完全填充；
步骤六、进行钨的化学机械性研磨工艺将所述凹槽结构外的所述钨主体层、所述钨成核层、所述氮化钛层都去除，形成仅由填充于所述凹槽结构中的所述氮化钛层、所述钨成核层和所述钨主体层组成的钨金属结构。
2.如权利要求1所述的钨填充凹槽结构的方法，其特征在于：步骤一中所述凹槽结构形成于第一介质层中并穿过所述第一介质层，所述第一介质层位于半导体衬底表面且所述凹槽结构将所述第一介质层底部的所述半导体衬底表面露出。
3.如权利要求2所述的钨填充凹槽结构的方法，其特征在于：所述钨金属结构为金属栅，被所述钨金属结构所覆盖的所述半导体衬底中形成有沟道区。
4.如权利要求2所述的钨填充凹槽结构的方法，其特征在于：所述钨金属结构为接触孔，被所述钨金属结构所覆盖的所述半导体衬底中形成有需要被引出的掺杂区。
5.如权利要求4所述的钨填充凹槽结构的方法，其特征在于：在所述半导体衬底中形成的需要被引出的掺杂区包括N+区或P+区。
6.如权利要求1所述的钨填充凹槽结构的方法，其特征在于：所述钨金属结构为通孔，所述凹槽结构穿过位于两层金属层之间的层间膜。
7.如权利要求1所述的钨填充凹槽结构的方法，其特征在于：步骤三中采用原子层淀积工艺形成所述钨成核层。
8.如权利要求7所述的钨填充凹槽结构的方法，其特征在于：所述原子层淀积工艺所采用的工艺气体为WF6加SiH4或B2H6。
9.如权利要求1所述的钨填充凹槽结构的方法，其特征在于：步骤四的所述氟去除处理采用H2等离子体进行处理。
10.如权利要求9所述的钨填充凹槽结构的方法，其特征在于：所述H2等离子体为所述氟去除处理腔体内提供的本地等离子体；或者，所述H2等离子体为所述氟去除处理腔体外提供的远程等离子体。
11.如权利要求9所述的钨填充凹槽结构的方法，其特征在于：所述H2等离子体的射频功率为10W～800W。
12.如权利要求9所述的钨填充凹槽结构的方法，其特征在于：所述H2等离子体的H2流量为50sccm～5000sccm。
13.如权利要求9所述的钨填充凹槽结构的方法，其特征在于：步骤四中的所述氟去除处理还***到所述钨主体层淀积过程中并对所述钨主体层淀积形成的钨中的氟残留进行去除。
14.如权利要求13所述的钨填充凹槽结构的方法，其特征在于：在所述钨主体层淀积过程中***所述氟去除处理的次数为一次以上。
15.如权利要求1所述的钨填充凹槽结构的方法，其特征在于：步骤五中所述钨主体层淀积对应的CVD工艺的气体采用WF6和H2。
CN201711178368.7A 2017-11-23 2017-11-23 钨填充凹槽结构的方法 Pending CN108091609A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711178368.7A CN108091609A (zh) 2017-11-23 2017-11-23 钨填充凹槽结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711178368.7A CN108091609A (zh) 2017-11-23 2017-11-23 钨填充凹槽结构的方法

Publications (1)

Publication Number Publication Date
CN108091609A true CN108091609A (zh) 2018-05-29

Family

ID=62172241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711178368.7A Pending CN108091609A (zh) 2017-11-23 2017-11-23 钨填充凹槽结构的方法

Country Status (1)

Country Link
CN (1) CN108091609A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065495A (zh) * 2018-07-13 2018-12-21 上海华力微电子有限公司 钨填充凹槽结构中形成不含氟钨金属层的方法
CN109545741A (zh) * 2018-12-05 2019-03-29 上海华力集成电路制造有限公司 钨填充凹槽结构的方法
CN113345904A (zh) * 2020-03-02 2021-09-03 圆益Ips股份有限公司 基板处理方法及利用该基板处理方法制造的半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741264A (zh) * 2004-08-26 2006-03-01 尔必达存储器株式会社 制造半导体器件的方法
CN101894793A (zh) * 2009-05-21 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有硅通孔的集成电路***及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741264A (zh) * 2004-08-26 2006-03-01 尔必达存储器株式会社 制造半导体器件的方法
CN101894793A (zh) * 2009-05-21 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有硅通孔的集成电路***及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065495A (zh) * 2018-07-13 2018-12-21 上海华力微电子有限公司 钨填充凹槽结构中形成不含氟钨金属层的方法
CN109065495B (zh) * 2018-07-13 2020-10-09 上海华力微电子有限公司 钨填充凹槽结构中形成不含氟钨金属层的方法
CN109545741A (zh) * 2018-12-05 2019-03-29 上海华力集成电路制造有限公司 钨填充凹槽结构的方法
CN113345904A (zh) * 2020-03-02 2021-09-03 圆益Ips股份有限公司 基板处理方法及利用该基板处理方法制造的半导体器件

Similar Documents

Publication Publication Date Title
US8835311B2 (en) High temperature tungsten metallization process
US8900999B1 (en) Low temperature high pressure high H2/WF6 ratio W process for 3D NAND application
CN103579184B (zh) 三元钨硼氮薄膜及其形成方法
TWI633624B (zh) 用於銅阻障層應用之摻雜的氮化鉭
CN107836034A (zh) 用于互连的钌金属特征部填充
US7928006B2 (en) Structure for a semiconductor device and a method of manufacturing the same
CN108091609A (zh) 钨填充凹槽结构的方法
WO2018231337A2 (en) Process integration approach of selective tungsten via fill
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JP4001509B2 (ja) 半導体素子の拡散防止膜形成方法
US20170148676A1 (en) Low-K Dielectric Layer and Porogen
CN108063117B (zh) 互连结构及其形成方法
KR20230092821A (ko) 낮은 비저항 및 응력의 텅스텐 갭 충전을 위한 방법들 및 장치
CN103187266B (zh) 刻蚀停止层及铜互连的形成方法
CN102082119B (zh) 一种选择性淀积钨接触孔或通孔的方法
CN109065495A (zh) 钨填充凹槽结构中形成不含氟钨金属层的方法
CN109904133A (zh) 互连结构及其制造方法
CN104299958A (zh) 互连结构及互连结构的形成方法
EP3093874B1 (en) Tungsten layer depositing method capable of improving adhesive performance and filling performance
CN104900662B (zh) 半导体器件及其形成方法
CN109545741B (zh) 钨填充凹槽结构的方法
CN104299939B (zh) 互连结构的形成方法
CN108695237B (zh) 一种半导体器件及其制作方法
CN110943034A (zh) 半导体结构的形成方法
WO2022006225A1 (en) Selective tungsten deposition at low temperatures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180529

RJ01 Rejection of invention patent application after publication