CN107925347B - 自适应故障安全通电控制电路 - Google Patents

Abstract

电路包括：用于从外部电源接收电力的输入端，耦合到电力输入端并将调节后电压提供给外部电路和电源控制电路本身的电压调节器，以及耦合在地和电压调节器的使能输入端之间的第一开关。第一开关的控制输入端耦合到调节后电压，使得当电压调节器提供调节后电压时，第一开关闭合，从而将使能输入端耦合到地，以保持电压调节器有效。第一开关电路提供电压调节器的手动激活和去激活；每当电力输入端变成加电时，第二开关电路就提供电压调节器的自动激活。在第一开关电路已经使电压调节器去激活时，尽管外部电源继续存在，干预电路也阻止第二开关电路激活电压调节器。

Description

自适应故障安全通电控制电路

优先权要求

本申请要求于2015年7月17日提交的临时申请62/193,745的优先权，其全部内容通过引用并入本文。

背景技术

本公开涉及一种自适应故障安全通电控制电路，并且具体涉及一种用于航空耳机的电力控制电路。

发明内容

电源控制电路包括用于从外部电源接收电力的电力输入端、耦合到电力输入端并将调节后的电压提供到外部电路和电源控制电路本身的电压调节器、以及第一常开电动开关，其耦合在地和电压调节器的低电平有效使能输入端之间。第一开关的控制输入端耦合到调节后的电压，使得当电压调节器提供调节后的电压时，第一开关闭合，以将电压调节器的使能输入端耦合到地，使电压调节器保持有效。第一电力开关电路提供电压调节器的手动激活和去激活；每当电力输入端变成被通电时，第二电力开关电路就提供电压调节器的自动激活。当第一电力开关电路已经使电压调节器去激活时，尽管在电力输入端上继续存在来自外部电源的电力，干预电路也防止第二电力开关电路激活电压调节器。

实现可以以任何组合包括以下中的一个或多个。干预电路可以包括第二常开电动开关，当第二电力开关电路首次被激活时，第二开关被第二电力开关电路闭合，并且当调节后电压被提供给第二电力开关电路时，第二开关被第二电力开关电路断开。第二开关连接在电压调节器的使能输入端和地之间，控制输入端耦合到第二电力开关电路的输出端。

第一电力开关电路可以包括第三常开瞬时开关以及控制电路，第三常开瞬时开关耦合在第一节点处的第四常闭电控开关与第二节点处的电压调节器的使能输入端之间，第四开关将所述第三开关的第一节点耦合到地，使得当所述第三开关和第四开关都闭合时，电压调节器的使能输入端耦合到地，以激活电压调节器，控制电路具有耦合至第三开关的第一节点的输入端、耦合至第一开关的控制输入端的输出端以及到地的连接，其中当电压调节器提供调节后电压时，第四开关断开，以将第二开关的第一节点与地断开连接，并且控制电路被配置成通过将所述第一开关的栅极耦合到地而使所述电压调节器去激活，从而断开所述第一开关并将电压调节器的使能输入端与地断开连接。当第三开关闭合并且存在调节后电压时，控制电路可以禁用电压调节器。当存在调节后电压时，闭合第三开关将控制电路的输入端耦合到电压调节器的使能输入端，使能输入端由第一开关保持处于接地，直到控制电路断开第一开关。第四开关可以包括耗尽型结型场效应晶体管(JFET)，其在从由调节后电压供电的偏置电源接收到去往其栅极的负电压时断开。

第二电力开关电路可以包括耦合到电力输入端、调节后电源、地和到干预电路的控制输出端的锁存电路，其中当在电力输入端上首次接收到电力时，锁存电路被锁存到从电力输入端向控制输出端提供电压的第一状态中，并且当随后接收到调节后电压时，锁存电路被锁存到将控制输出端连接到地的第二状态中。锁存电路可以包括：第一晶体管，其栅极经由第一电阻器连接到电力输入端并连接到控制输出端，漏极经由第二电阻器连接到电源输入端，以及源极连接到地；以及第二晶体管，其栅极经由第三晶体管连接到第一晶体管的漏极并连接到调节后电压，漏极连接到控制输出端，以及源极连接到地，其中在没有所述调节后电压的情况下电源电压激活第一晶体管和控制输出端，第一晶体管通过第三电阻器将第二晶体管的栅极连接到地，将锁存电路设置为第一状态，并且当存在时调节后电压激活第二晶体管，将第一晶体管的栅极和控制输出端接地，将锁存电路设置为第二状态。第一晶体管和第二晶体管可以包括金属氧化物半导体场效应晶体管(MOSFET)。第二开关可以介于电力输入端和锁存电路之间，第二电力开关电路仅在第二开关闭合时才被激活。第二开关可以包括金属氧化物半导体场效应晶体管(MOSFET)。第一开关可以包括金属氧化物半导体场效应晶体管(MOSFET)。电池可以连接到电压调节器，其中电压调节器在被使能时提供调节后电压，而不管电力输入端上是否存在电力。

第一电力开关电路可以被配置为当相关电路未被使用时自动地去激活电压调节器。第二电力开关电路可以包括耦合到电力输入端、调节后电压、地和到干预电路的控制输出端的锁存电路，使得当在电力输入端上首次接收到电力时，锁存电路被锁存到从电力输入端向控制输出端提供电压的第一状态中，并且当随后接收到调节后电压时，锁存电路被锁存到将控制输出端连接到地的第二状态中。

一般而言，在一个方面中，用于在第一和第二音频输入之间进行选择以用于与第三音频输入组合的音频源选择电路包括接收第一音频输入有效的指示的第一输入端、接收第二音频输入有效的指示的第二输入端、接收第一或第二音频输入是否优先的指示的第三输入端、接收第一音频输入是处于第一模式还是第二模式的指示的第四输入端、控制第一开关以将第一音频输入耦合到音频输出端的第一输出端，以及控制第二开关以将第二音频输入耦合到音频输出端的第二输出端。

实现方式可以以任何组合包括以下中的一个或多个。第一与非门的输入端可以连接到第一和第二输入端，产生输出高电平，除非第一和第二输入端均为低电平；第一常开晶体管可以具有耦合到第四输入端的栅极和耦合到地的源极；第二与非门可以使其两个输入端经由电阻器连接到电压源，并且通过当第三输入端指示第一音频输入优先时断开的开关和第一晶体管连接到第一晶体管的漏极；第一或非门可以具有连接到第一与非门的输出端的第一输入端以及经由电阻器连接到电压源的第二输入端；第二或非门可具有连接到第一与非门的输出端的第一输入端以及连接到第二与非门的输出端的第二输入端；第二常开晶体管可以具有耦合到第一或非门的输出端的栅极、连接到地的源极以及连接到第一输出端的漏极；第三常开晶体管可以具有耦合到第二或非门的输出端的栅极、连接到地的源极以及连接到第二输出端的漏极。当第一输入端经由第一电阻器连接到第一输出端，第二输入端经由第二电阻器连接到第二输出端时，第一输入端直接控制第一输出端，并且第二输入端直接控制第二输出端，除非相应的或非门闭合相应的晶体管。

优先级划分电路可以包括确定第三音频输入是高于还是低于阈值的优先化激活电路以及具有三个输入状态的优先级开关；当优先级开关处于第一状态时，不管第三输入端的状态如何，优先级划分电路都提供使能输出；当优先级开关处于第二状态时，只有当第三输入低于阈值时，优先级划分电路才提供使能输出；并且当优先级开关可以处于第三状态时，优先级划分电路可以不提供使能输出。第一输出端和第二输出端可以包括相应的第一与门和第二与门，第一与门和第二与门中的每一个在其第一输入端处接收对应的第一或第二输入使能信号，并且在其第二输入端处接收来自优先级划分电路的使能输出，使得如果优先级划分电路提供使能输出，则第一与门和第二与门只激活相应的第一开关或第二开关。

以上提及的所有示例和特征可以以任何技术上可能的方式进行组合。其他特征和优点将从说明书和权利要求中显而易见。

附图说明

图1至图4是电路图。

具体实施方式

自动和手动电力控制

用于飞机的主动降噪(ANR)耳机中的常见问题是耳机必须打开和关闭，例如，如果ANR***出现问题，则飞行员或乘客需要能够关闭耳机。如果耳机被配置为在其从飞机接收到电力时简单地启动，手动断电控制可以防止耳机在下一次飞机启动时通电。某些耳机具有自动断电功能，当从内部电池电源进行操作时，以保留检测到耳机未被使用的电池，如美国专利8,222,641、8,666,083和8,213,625中所描述的那样，其全部内容通过引用并入本文。与手动开-关控制一样，自动关闭功能可能与自动开启功能相冲突。本公开的一个目的是提供一种耳机，该耳机将用飞机无线电(或者当连接到已经供电的飞机无线电时)通电，提供手动开-关控制，并且使手动和自动控制彼此不冲突。

提供这种功能的电路如图1所示。电力管理电路100包括电压调节器102，其向耳机104以及电力管理电路本身的其余部分提供电力。耳机由方框104表示，其简单地表示耳机向电压调节器提供负载，并且与电力管理电路具有共同的地。电压调节器102从外部电源106(通常是飞机对讲***(ICS))接收电力。电压调节器可以可选地从电池108接收电力，以在从ICS断开连接时或在ICS不向耳机提供操作电压的飞机中提供电力。

电力管理电路100具有两个控制电路110和130，由干预电路150连接，在图1的示例中该干预电路150恰好是单个晶体管。控制电路110提供手动开-关控制，以及可选的自动关闭控制。它包括瞬时按钮开关112、微控制器114、晶体管116、电阻器120和偏置源124。手动控制电路110连接到电压调节器102的使能输入端152，并且从电压调节器输出端154接收调节后电压Vcc。手动控制电路也连接到晶体管158的栅极，如下所述。

晶体管116是常闭晶体管，诸如耗尽型JFET(结型场效应晶体管)。开关112具有两个端子112a和112b。第一端子连接到电压调节器的使能输入端152，另一端子连接到晶体管116的漏极。当开关112被按压时，这通过晶体管116将使能输入端152耦合到地，从而向下拉动使能输入端152并激活电压调节器102。一旦被激活，电压调节器就开始提供Vcc电压，其流过上拉电阻器156到达锁存晶体管158的栅极。该晶体管是常开晶体管，如增强型MOSFET。在其栅极处的正电压激活晶体管158，从而将其闭合，并且在第二点处将使能输入端152耦合到地。这锁定电压调节器开启，因为它自己的输出电压保持闭合的晶体管控制其使能输入端。

一旦电压调节器开始供应Vcc，偏置源124开始产生偏置电压，该偏置电压激活常闭晶体管116，将其断开，并将开关112的第二端子与地断开连接。由于使能输入端仍然被晶体管118保持为低，所以这具有将开关112转换成用于微控制器114的输入装置的效果。当微控制器确定耳机应该被关闭时，或者由于来自用户在开关112上的输入，例如抑制开关，或者由于实现自动关闭功能的软件或其他输入(未示出)，它将其控制输出端114a耦合到地。这将晶体管158的栅极拉到地，使该晶体管去激活，将电压调节器的使能输入端152与地解耦合，并关闭电压调节器。一旦电压调节器被关闭，Vcc电压不再可用于保持晶体管158闭合(即使在微控制器114被去激活之后)，所以它将保持关闭直到被重新使能。偏置源124也将被去激活，从而允许晶体管116闭合并重置开关112的控制电路以在被按压时重新开启电压调节器。

自动开启控制电路130包括可选的激活开关132、一对晶体管134,136以及三个电阻器138,140,142。控制电路连接到外部电源106、经调节的Vcc电压154(通过电阻器160)和干预电路150的输入端。在初始状态下，当不存在电压时，两个晶体管134,136都是无效的，因此断开(在它们的源极和漏极之间提供高阻抗)。当首次从外部电源106接收到电力时(假设激活开关132闭合)，电流从输入端经电阻器138和140流向无效的Vcc输入端。由于电压调节器和控制电路之间的电阻器160，这些电阻器作为分压器工作，在第二晶体管136的栅极上放置恰好约为外部电源供应的电压的一半的电压。同时，因为第一晶体管的栅极呈现高阻抗，所以外部输入端的全部电压也将通过第三电阻器142而出现在那里。因为较大的电压在第一晶体管134的栅极上产生，将达到阈值并在第二晶体管136之前激活。一旦第一晶体管134被激活，其将第二晶体管136的栅极通过电阻器140耦合到地，以在其栅极电压达到阈值之前停止其激活。

由于第一晶体管被激活并且第二晶体管被去激活，所以控制电路的输出端没有到地的路径，并且将通过第三电阻器142跟随外部电压。这激活干预电路(下面描述)以将电压调节器的使能输入端152拉低，从而激活电压调节器在调节后电压输出端154上供应Vcc。开启电压调节器还向锁存晶体管158以及手动控制电路110内的微控制器114、偏置电源124和晶体管116提供电力。这锁定电压调节器开启，并将开关112配置为微控制器的输入，就像***已被手动开启一样。

自动开启控制电路的两个晶体管实现非时钟触发器或锁存电路。在来自电压调节器的Vcc出现之后，第二晶体管136的栅极处的电压将被上拉至大约调节后电压与外部电压之间的中点，正好高于其阈值。此时，第二晶体管将被激活，从而将第一晶体管134的栅极连接到地并使其去激活。该反转将控制电路的输出端连接到地，从而去激活干预电路。由于电压调节器现在由手动控制电路保持使能，因此禁用干预电路会具有在其已经开启***之后使自动开启控制电路与***断开连接的作用。这允许用户或微控制器在没有自动开启***将其重新开启的情况下关闭***，直到外部电力也被去除后(或自动启动激活开关132被循环)。这是因为，即使由于耳机被关闭而去除了Vcc，第二晶体管136的栅极处的分压外部电压仍然保持在阈值以上，使得晶体管保持激活，从而将第一晶体管的栅极直接连接到地，并且不允许外部电压将晶体管翻转回到它们激活干预电路的状态。一旦外部电压也被去除，两个晶体管都会失去其栅极电压并复位到初始条件。

如上所述，在该示例中，干预电路150仅仅是单个常开晶体管，诸如MOSFET，其源极连接到地并且其漏极连接到电压调节器的使能输入端。当自动开启控制电路130在其输出端提供电压时，这激活晶体管，从而将电压调节器的使能输入端152耦合到地。当调节后的Vcc电压翻转自动开启控制电路的状态时，干预电路晶体管的栅极处的电压变为接地，从而将使能输入端与地解耦合，但是到那时，通过手动控制电路110使使能输入端保持处于接地。

源管理

在一些示例中，耳机具有用于三个单独的音频源(对讲机(ICS)、蓝牙(BT)音频和有线辅助音频(AUX))的输入端。另外，BT音频可以提供电话音频(HFP，免提配置文件)或立体声音频(A2DP)。如果一次有多于一个音频源可用，则***可以将它们混合在一起，或者使一个优先于另一个。一些***选择降低较低优先级音频的音量，而另一些***选择完全断开它。下面描述的***提供了几个优先级程度。首先，ICS音频优先于所有其他源，从不被断开连接。用户输入确定附加音频源是否应当与ICS混合，在ICS有效时是否应当被静音或是否应当被完全关闭。如果A2DP和AUX两者同时有效，则第二用户输入在A2DP和AUX之间确定哪个更优先。***假设HFP优先于AUX而不管此设置如何，但这也可以被更改。

图2示出了该优先化方案的第一级。飞机ICS音频在飞机连接器202处被接收，其中立体声/单声道开关204可以允许将单声道信号复制到两个耳罩。ICS音频不间断地传递到耳机连接器206。蓝牙音频***208提供两个BT音频信号，并提供状态输出信号。AUX连接器210提供两个AUX音频信号。BT和AUX音频通过一对双刀单掷开关212,214连接到耳机连接器206，所述一对开关212,214又由一对“与”门216,218控制。“与”门由ICS优先级子电路220和次级优先级子电路240的组合来控制。

在ICS优先级子电路220中，优先级开关222具有三个位置，从上到下，这三个位置是静音、混合和全关。在全关位置，开关222将BT***的使能输入端224连接到地，从而禁用BT***。在一些示例中，可以存在单独的BT电源，并且开关可以将该电源的使能端连接到接地以禁用BT***。处于全关位置的开关222还将Vcc和优先级模块228的输出端之间的常闭开关226连接到地，从而断开该开关。在中间的“混合”位置，开关222将优先级模块228的禁用输入端连接到地，从而阻止优先级模块断开BT或AUX输入端的连接。开关226保持闭合，从而通过上拉电阻器230将Vcc电源连接到与一对“与”门216,218连接的子***的输出端232。由于开关不将BT电源使能输入端224连接到地，BT电源使能输入端224由Vcc和上拉电阻器上拉并被使能。最后，在底部的“静音”位置，优先开关没有连接到任何东西，BT电源和优先模块被使能，并且输出端232被Vcc和电阻器230上拉。在这种模式下，如果优先级模块确定ICS有效并且次级音频应该被静音，则它将输出端232拉低，从而使两个“与”门222,224去激活并断开两个开关226,228。

假设ICS优先级子电路没有禁用“与”门216,218，次级优先级子电路240使能一个“与”门并且禁用另一个“与”门，以控制将BT或AUX音频中的哪一个传递到耳机。AUX/BT优先级开关242确定两者中的哪一个优先，并且AUX检测电路244确定AUX输入是否有效。BT***输出246直接通知子电路240BT是否有效以及处于哪种模式。图3中更详细地示出了次级优先子电路240的操作。

图3中的电路具有来自Aux检测电路244的输入AUX Act，以及来自BT***的BT Act和HFP/A2DP。该电路的输出是BT ON和AUX ON，它们连接到图2的电路中的对应的“与”门216,218。为了清楚起见，再次示出了Aux/BT优先级开关242。在该电路中，两条输出线连接到相应晶体管302,304的漏极，晶体管302,304的源极连接到地。输出还经由上拉电阻器306,308连接到对应的Act输入端。逻辑门310、312、314和316被配置为激活晶体管中的一个或另一个以禁用对应的ON输出线。如果其中一个晶体管没有有效，并且相应的Act输入为高电平，则会将相应的ON输出拉高。

第一门310是一个“与非”门，其输入端耦合到两个Act输入端，其输出端耦合到第二和第三门312,314(两个都是“或非”门)的输入端。第二门312的第二输入端耦合到第四门316(另一个与非门)的输出端，而第三门的第二输入端通过上拉电阻器318耦合到高电压V_LDO。第四门316使其输入端也连接到上拉电阻器318。连接到上拉电阻器318的三个输入端也连接到Aux/BT开关242，并且通过它连接到晶体管320。晶体管320是常开器件，如MOSFET，当它闭合时，它将Aux/BT开关连接到地。晶体管的栅极经由另一电阻器322由HFP/A2DP输入端246控制。

表1示出了由图3的电路实现的逻辑。输入是Aux Act(指示在AUX输入端上存在信号)、BT Act(对于蓝牙进行同样的指示)、AUX/BT(在开关闭合的情况下，当AUX优先于蓝牙时，由逻辑“1”来指示)以及HFP/A2DP(其中“0”表示当前模式为HFP，而“1”表示当前模式为A2DP)。对于表中的前五个状态，输出AUX ON和BT ON模拟前两个输入列。如果两个输入都无效，则两个输出都被禁用。即使在这种情况下，与非门310正向或非门312和314输出逻辑“1”，或非门312和314又输出逻辑“0”以断开晶体管302和304，因为活动输入也都是逻辑“0”，两个输出都保持为“0”。如果只有一个输入有效，则仅使能该输出。同样，与非门310将输出逻辑“1”，所以或非门312和214都输出逻辑“0”并断开晶体管302和304两者，但是AuxAct或BT Act中只有一个是“1”，所以只有相应的输出将是“1”。

当两个输入都有效时，第三列和第四列很重要。在这种情况下，与非门310将输出“0”，使或非门的输出处于其他输入的控制之下。只要HFP/A2DP输入显示BT连接是A2DP，即娱乐音频，则Aux/BT开关进行控制，从而如果闭合则使能AUX，如果断开则使能BT。也就是说，当Aux/BT开关断开时，或非门314的输入端和与非门316的两个输入端都被V_LDO和电阻器318上拉。这使得或非门314输出为“0”，以使能BT ON(因为BT Aux处于“1”)，而与非门316的“0”输出与与非门310的“0”输出相结合，使得或非门312输出“1”，从而使晶体管302闭合，并将AUX ON输出接地。当Aux/BT开关闭合时，它通过MOSFET 320将或非门314的输入端和与非门318的两个输入端连接到地，所以或非门314输出'1'，从而通过MOSFET 304将BT ON输出端接地，并且与非门316输出1，使或非门312输出“0”并允许Aux act为“1”以使AUX ON为“1”。

然而，如果HFP/A2DP输入显示HFP，则这将断开MOSFET 320，使Aux/BT开关无效，使能BT连接并以相同的方式禁用Aux输入，就好像Aux/BT开关断开一样。在其他示例中，可以使用单个开关设备，其状态由HF/A2DP线路和Aux/BT优先的状态来控制，其中HFP模式或BT优先断开开关。所有由该电路实现的逻辑可以替代地使用反相逻辑和对应的门和晶体管类型来实现，并且也可以被植入到诸如FPGA、微控制器、微处理器等编程设备中。

表1

图4示出了来自图2的Aux检测电路244的一个示例。在该示例中，高灵敏度比较器电路402检测在AUX信号线上存在高于某个阈值(由分立电路元件确定)的峰值，并且只要信号包括高于阈值的内容就提供脉冲流。该脉冲流被提供给可重新触发的单稳态振荡器404，其中时间常数被设置为使得表示正在进行的音频内容的脉冲将保持输出AUX Act为高，例如2.7秒。当音频停留在阈值以下时间足够长以至于没有峰值重新触发输出时，AUX Act输出将会降低。这仅仅是可以向图3的电路提供逻辑AUX Act信号的电路的一个示例，任何其他合适的音频信号检测方案也将可用，诸如编程数字信号处理器，其中阈值信号电平和重新触发时间常数可以用软件设定。

已经描述了许多实施方式。然而，将理解的是，在不脱离本文所描述的发明构思的范围的情况下可以做出另外的修改，并且因此其他实施例在以下权利要求的范围内。

Claims (16)

1.一种电源控制电路，包括：

电力输入端，用于从外部电源接收电力；

电压调节器，耦合到所述电力输入端，并将调节的电压提供到外部电路和所述电源控制电路本身；

第一常开电动开关，耦合在地和所述电压调节器的低电平有效使能输入端之间，所述第一常开电动开关的控制输入端耦合到所述调节的电压，使得当所述电压调节器提供所述调节的电压时，所述第一常开电动开关闭合，以将所述电压调节器的所述使能输入端耦合到地，使所述电压调节器保持有效；

第一电力开关电路，提供所述电压调节器的手动激活和去激活；

第二电力开关电路，每当所述电力输入端变为被供电时，所述第二电力开关电路就提供所述电压调节器的自动激活；以及

干预电路，当所述第一电力开关电路已经使所述电压调节器去激活时，尽管在所述电力输入端上继续存在来自所述外部电源的电力，所述干预电路也阻止所述第二电力开关电路激活所述电压调节器。

2.根据权利要求1所述的电源控制电路，其中所述干预电路包括第二常开电动开关，当所述第二电力开关电路被首次激活时，所述第二常开电动开关被所述第二电力开关电路闭合，并且当调节的电压被提供给所述第二电力开关电路时，所述第二常开电动开关被所述第二电力开关电路断开。

3.根据权利要求2所述的电源控制电路，其中所述第二常开电动开关连接在所述电压调节器的使能输入端与地之间，其中控制输入端耦合到所述第二电力开关电路的输出端。

4.根据权利要求3所述的电源控制电路，

其中所述第一电力开关电路包括：

第三常开瞬时开关，耦合在第一节点处的第四常闭电控开关和第二节点处的所述电压调节器的使能输入端之间，所述第四常闭电控开关将所述第三常开瞬时开关的所述第一节点耦合到地，使得当所述第三常开瞬时开关和所述第四常闭电控开关都闭合时，所述电压调节器的所述使能输入端耦合到地，以激活所述电压调节器；以及

控制电路，具有耦合到所述第三常开瞬时开关的所述第一节点的输入端、耦合到所述第一常开电动开关的所述控制输入端的输出端以及到地的连接；

其中当所述电压调节器提供所述调节的电压时，所述第四常闭电控开关断开，以将所述第二常开电动开关的所述第一节点与地断开连接，并且

所述控制电路被配置为通过将所述第一常开电动开关的栅极耦合到地，由此断开所述第一常开电动开关并且将所述电压调节器的所述使能输入端与地断开连接，来使所述电压调节器去激活。

5.根据权利要求4所述的电源控制电路，其中当所述第三常开瞬时开关闭合并且存在调节的电压时，所述控制电路禁用所述电压调节器。

6.根据权利要求5所述的电源控制电路，其中当存在调节的电压时，闭合所述第三常开瞬时开关将所述控制电路的所述输入端耦合到所述电压调节器的所述使能输入端，所述使能输入端被所述第一常开电动开关保持接地，直到所述控制电路断开所述第一常开电动开关。

7.根据权利要求4所述的电源控制电路，其中所述第四常闭电控开关包括耗尽型结型场效应晶体管，在从由所述调节的电压供电的偏置电源接收到去往所述耗尽型结型场效应晶体管的栅极的负电压时，所述耗尽型结型场效应晶体管断开。

8.根据权利要求2所述的电源控制电路，

其中所述第二电力开关电路包括：

锁存电路，耦合到所述电力输入端、所述调节的电压、地以及到所述干预电路的控制输出端，

其中当在所述电力输入端上首次接收到电力时，所述锁存电路被锁存到从所述电力输入端向所述控制输出端提供电压的第一状态中，并且

当随后接收到所述调节的电压时，所述锁存电路被锁存到将所述控制输出端连接到地的第二状态中。

9.根据权利要求8所述的电源控制电路，

其中所述锁存电路包括：

第一晶体管，具有连接到所述控制输出端并且经由第一电阻器连接到所述电力输入端的栅极、经由第二电阻器连接到所述电力输入端的漏极、以及连接到地的源极，以及

第二晶体管，具有连接到所述调节的电压并且经由第三晶体管连接到所述第一晶体管的所述漏极的栅极、连接到所述控制输出端的漏极、以及连接到地的源极，

其中在不存在所述调节的电压的情况下，所述电源电压激活所述第一晶体管和所述控制输出端，所述第一晶体管通过第三电阻器将所述第二晶体管的所述栅极连接到地，以将所述锁存电路设置为所述第一状态，并且

当存在所述调节的电压时，所述调节的电压激活所述第二晶体管，所述第二晶体管将所述第一晶体管的所述栅极和所述控制输出端耦合到地，以将所述锁存电路设置为所述第二状态。

10.根据权利要求9所述的电源控制电路，其中所述第一晶体管和所述第二晶体管包括金属氧化物半导体场效应晶体管(MOSFET)。

11.根据权利要求8所述的电源控制电路，还包括介于所述电力输入端和所述锁存电路之间的第二常开电动开关，所述第二电力开关电路仅在所述第二常开电动开关闭合时才有效。

12.根据权利要求2所述的电源控制电路，其中所述第二常开电动开关包括金属氧化物半导体场效应晶体管(MOSFET)。

13.根据权利要求1所述的电源控制电路，其中所述第一常开电动开关包括金属氧化物半导体场效应晶体管(MOSFET)。

14.根据权利要求1所述的电源控制电路，还包括连接到所述电压调节器的电池，其中所述电压调节器在被使能时提供所述调节的电压，而不管所述电力输入端上是否存在电力。

15.根据权利要求1所述的电源控制电路，其中所述第一电力开关电路被配置为当相关电路未被使用时自动地使所述电压调节器去激活。

16.根据权利要求4所述的电源控制电路，

其中所述第二电力开关电路包括：

锁存电路，耦合到所述电力输入端、所述调节的电压、地以及到所述干预电路的控制输出端，

其中当在所述电力输入端上首次接收到电力时，所述锁存电路被锁存到从所述电力输入端向所述控制输出端提供电压的第一状态中，并且

当随后接收到所述调节的电压时，所述锁存电路被锁存到将所述控制输出端连接到地的第二状态中。

Images