CN107078734A - 驱动电路 - Google Patents

Abstract

本发明抑制与将驱动电路的驱动器的输出硬关断相伴的浪涌电压的产生。由此，防止驱动电路内的元件被浪涌电压破坏。提供一种驱动开关元件的驱动电路，所述驱动电路具备：电平转换电路，其将来自前级电路的输入信号变换为比输入信号高的电压的输出信号；以及控制部，其基于表示前级电路的状态的状态信号，决定是否将开关元件软关断。

Description

驱动电路

技术领域

本发明涉及驱动电路。

背景技术

利用驱动电路中的电平转换电路将低电压的信号变换成高电压的信号，基于该信号控制晶体管等开关元件。在将开关元件断开时，采用硬关断(例如，参照专利文献1和2)。

现有技术文献

专利文献

专利文献1：日本特开平9-200017号公报

专利文献2：美国专利第5917359号说明书

发明内容

技术问题

如果将驱动电路的驱动输出硬关断，则伴随着开关元件的断开动作而产生浪涌电压。存在因该浪涌电压而导致驱动电路内的元件受到破坏的问题。

技术方案

在本发明的第一方式中，提供一种驱动电路。驱动电路可以具备电平转换电路和控制部。电平转换电路可以将来自前级电路的输入信号变换成比输入信号高的电压的信号。控制部可以基于电平转换电路的输出信号输出用于将第一开关元件软关断的信号。驱动电路可以驱动第一开关元件。

前级电路可以具备异常检测电路。控制部可以基于异常检测电路的输出信号决定是否将第一开关软关断。

第一开关元件可以根据所输入的控制信号在导通和断开之间进行切换。驱动电路还具备锁存电路。锁存电路可以生成与从前级电路输入到电平转换电路的置位信号和复位信号相应的控制信号。控制部可以根据锁存电路的输出和基于异常检测电路的输出信号生成的状态信号决定是否将第一开关元件软关断。

控制部可以在锁存电路的输出信号表示应当将第一开关元件导通且状态信号表示在前级电路中检测到异常的情况下，使第一开关元件软关断。

置位信号可以在应当将第一开关元件导通时表示预定的逻辑值。复位信号可以在应当将第一开关元件硬关断时表示预定的逻辑值。状态信号可以在前级电路中检测到异常的情况下表示预定的逻辑值。驱动电路还可以具备在除了使第一开关元件软关断的情况以外，在置位信号、复位信号和状态信号中的2个以上为预定的逻辑值的情况下，维持第一开关元件的导通或断开的误工作保护电路。

电平转换电路可以具备状态信号输入电路、置位信号输入电路和复位信号输入电路。状态信号输入电路可以转换状态信号的电平。置位信号输入电路可以转换置位信号的电平。复位信号输入电路可以转换复位信号的电平。状态信号输入电路、置位信号输入电路和复位信号输入电路各自可以具有连接到高电位侧的电阻元件和漏极连接到电阻元件的低电位侧的晶体管。在状态信号输入电路、置位信号输入电路和复位信号输入电路中，电阻元件的高电位侧可以相互连接，且电阻元件的电阻值和晶体管的特性可以相同。

前级电路可以基于从外部输入的用于控制第一开关元件的信号以及异常检测电路的输出信号来决定是否将第一开关元件软关断。

在从外部输入的用于控制第一开关元件的信号表示应当将第一开关元件导通且异常检测电路的输出信号表示检测到异常的情况下，前级电路可以将使第一开关元件软关断的状态信号向电平转换电路输出。

控制部在从开始第一开关元件的软关断起经过了预定的期间之后可以进入将第一开关元件硬关断的控制。

控制部可以根据前级电路中检测到的异常的种类来确定预定的期间。

控制部可以根据前级电路中检测到的异常的种类来确定软关断的时间常数。

前级电路可以具备低侧控制电路。低侧控制电路可以控制串联连接到第一开关元件的低电位侧的第二开关元件的导通和断开。异常检测电路可以具备检测第二开关元件的状态的电路。

应予说明，上述的发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也另外能够成为发明。

附图说明

图1是表示驱动电路100、负载80和电源82以及晶体管34和晶体管74的图。

图2是表示低侧控制电路130的一部分的图。

图3是表示上升沿微分脉冲产生电路241和247的例子的图。

图4是表示下降沿微分脉冲产生电路245的例子的图。

图5是表示RISE和FALL的动作时序图的图。

图6是表示高侧控制电路120的具体例的图。

图7是表示控制部28的状态转变的图。

图8是表示驱动电路100的第一工作例的图。

图9是表示驱动电路100的第二工作例的图。

图10是表示高侧控制电路120的图。

图11是表示高侧控制电路120的图。

图12是表示高侧控制电路120的图。

图13是表示前级电路200的第一变形例的图。

图14是表示前级电路200的第二变形例的图。

图15是表示前级电路200的第三变形例的图。

符号说明

12：置位信号输入端子，14：复位信号输入端子，16：状态信号输入端子，22：AND逻辑电路，23：RS锁存电路，25：定时器电路，26：RS锁存电路，27：AND逻辑电路，28：控制部，29：反相器电路，32：高侧驱动器，34：晶体管，35：电源，36：p沟道MOSFET，37：n沟道MOSFET，38：n沟道MOSFET，40：状态信号输入电路，42：电阻元件，44：二极管，45：二极管，46：晶体管，47：漏极，48：寄生电容，49：源极，50：置位信号输入电路，52：电阻元件，54：二极管，55：二极管，56：晶体管，57：漏极，58：寄生电容，59：源极，60：复位信号输入电路，62：电阻元件，64：二极管，65：二极管，66：晶体管，67：漏极，68：寄生电容，69：源极，70：电平转换电路，72：低侧驱动器，74：晶体管，76：电源，80：负载，82：电源，85：反相器电路，86：反相器电路，87：反相器电路，90：误工作保护电路，91：AND逻辑电路，92：AND逻辑电路，93：AND逻辑电路，96：OR逻辑电路，100：驱动电路，120：高侧控制电路，130：低侧控制电路，131：驱动控制电路，140：微型计算机，200：前级电路，202：前级电路，204：前级电路，206：前级电路，210：异常检测电路，211：比较器，212：基准电源，213：噪声滤波器，220：输入缓冲电路，221：比较器，222：基准电源，223：噪声滤波器，230：AND逻辑电路，240：脉冲产生电路，241：上升沿微分脉冲产生电路，242：延迟电路，243：AND逻辑电路，244：AND逻辑电路，245：下降沿微分脉冲产生电路，247：上升沿微分脉冲产生电路，248：OR逻辑电路，250：电压检测电路，251：过热检测电路，252：过电流检测电路，260：第一半导体芯片，270：第二半导体芯片。

具体实施方式

以下，通过发明的实施方式说明本发明，但以下的实施方式不限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不限定为发明的解决方案所必须的。

图1是表示驱动电路100、负载80和电源82以及作为第一开关元件的晶体管34和作为第二开关元件的晶体管74的图。驱动电路100具有电平转换电路70、高侧控制电路120和作为前级电路的低侧控制电路130。应予说明，本例的驱动电路100集成形成于一个半导体芯片。但是，高侧控制电路120和前级电路如其他例记载，也可以形成于单个的半导体芯片。

电平转换电路70将来自前级电路的输入信号变换成比该输入信号高的电压的输出信号。高侧控制电路120接受来自电平转换电路70的输入，向晶体管34输出控制信号HO。本例的前级电路是低侧控制电路130。低侧控制电路130向电平转换电路70的置位信号输入端子12、复位信号输入端子14和状态信号输入端子16输入输入信号。

驱动电路100驱动晶体管34和晶体管74。晶体管34和晶体管74串联连接而构成逆变电路。驱动电路100通过向晶体管34和晶体管74的栅极输入控制信号，从而使晶体管34和晶体管74导通/截止。在晶体管34导通时，负载80与电源82的高电位侧连接。在晶体管74导通时，负载80与基准电位(接地电位)连接。应予说明，本例的晶体管34和晶体管74是NMOS的晶体管。

晶体管34设置在负载80与电源82的正极之间。

电源82例如是具有400[V]的电压的电源。驱动电路100通过使晶体管34和晶体管74互补地导通/截止，从而以0[V]～400[V]的电压驱动负载80。应予说明，在本说明书中，为了简洁地叙述，省略由晶体管的通态电阻引起的电压降和二极管的正向电压来进行说明。可以认为由晶体管的通态电阻引起的电压降和二极管的正向电压与电源82的电压值相比足够小。

在本例中，将连接到驱动电路100的电源35的负极的电位记为Vs。Vs可以根据晶体管34和晶体管74的导通/截止，在0[V]～400[V]的范围内变化。将连接到驱动电路100的电源35的正极的电位记为Vb。在本说明书中，将电位Vb称为驱动电路100的高电位侧。将电源35的电源电压值记为E1时，Vb可以在E1～(E1+400[V])的范围内变化。E1例如为15[V]。

低侧控制电路130具有低侧驱动器72、电源76、驱动控制电路131和异常检测电路210。

微型计算机(microcomputer)140设置在驱动电路100的外部或内部。在驱动低侧驱动器72时，微型计算机140向驱动控制电路131传输输入信号LIN。驱动控制电路131将输入信号LIN传输到低侧驱动器72。低侧驱动器72通过微型计算机140的输入信号LIN被驱动，输出控制信号LO，驱动作为开关元件的晶体管74。低侧驱动器72通过向晶体管74的栅极输入电源76的高电位侧电压或低电位侧电压，从而使晶体管74导通/截止。

在低侧驱动器72、驱动控制电路131和异常检测电路210各自连接有电源76的正极和负极。

异常检测电路210检测电源76的电压异常等，向驱动控制电路131输出信号。驱动控制电路131接受来自微型计算机140的输入信号HIN，生成置位信号(set)和复位信号(reset)。将set输入到置位信号输入端子12，将reset输入到复位信号输入端子14。另外，驱动控制电路131根据从异常检测电路210接受的信号生成状态信号(LER)。将LER输入到状态信号输入端子16。

驱动电路100具有状态信号输入电路40、置位信号输入电路50和复位信号输入电路60。在本例中，将状态信号输入电路40、置位信号输入电路50和复位信号输入电路60统称为电平转换电路70。状态信号输入电路40具有连接到驱动电路100的高电位侧的电阻元件42以及漏极47连接于电阻元件42的低电位侧的晶体管46。电阻元件42的低电位侧是指具有2个端部的电阻元件42中的未连接到高电位侧的端部的一侧。

置位信号输入电路50也具有连接到高电位侧的电阻元件52以及漏极57连接于电阻元件52的低电位侧的晶体管56。复位信号输入电路60也同样地具有连接到高电位侧的电阻元件62以及漏极67连接于电阻元件62的低电位侧的晶体管66。

在状态信号输入电路40、置位信号输入电路50和复位信号输入电路60中，各电阻元件42、52和62的高电位侧相互连接。另外，在本例中，各电阻元件42、52和62的电阻值及各晶体管46、56和66的特性相同。应予说明，本例的晶体管46、56和66是NMOS的晶体管。

前级电路(驱动控制电路131)向作为晶体管46的栅极端子的状态信号输入端子16输入状态信号(LER)。此时，状态信号输入电路40转换LER的电平。状态信号输入电路40使LER的电压值转换成具有比LER的电压值高的电压值的LERdrn。在将晶体管34软关断、将电源82的高电位侧与负载80分离的情况下，LER表示预定的逻辑值。

本例的前级电路在检测到异常的情况下向状态信号输入端子16输入高电平的LER。另外，本例的前级电路在没有检测到异常的情况下向状态信号输入端子16输入低电平的LER。因此，在前级电路检测到异常的情况下，晶体管34被软关断。

在通过高电平的LER将晶体管46导通时，由电阻元件42产生电压降。与此相对，在通过低电平的LER使晶体管46截止时，不由电阻元件42产生电压降。因此，在输入高电平的LER时，作为漏极47的电位的LERdrn成为比输入低电平的LER时更低的电位。总而言之，在LER为高电平的情况下，作为漏极47的电位的LERdrn成为低电平。与此相对，在LER为低电平的情况下，作为漏极47的电位的LERdrn成为高电平。

前级电路向晶体管56的置位信号输入端子12输入置位信号(set)。此时，置位信号输入电路50转换set的电平。置位信号输入电路50使set的电压值转换成具有比set的电压值高的电压值的信号即setdrn。

set在应当将晶体管34导通、将电源82的高电位侧与负载80连接时表示预定的逻辑值。在将晶体管34导通时，本例的前级电路可以将高电平的set输出到置位信号输入电路50。

前级电路向晶体管66的复位信号输入端子14输入复位信号(reset)。此时，复位信号输入电路60转换reset的电平。复位信号输入电路60使reset的电压值转换成具有比reset的电压值高的电压值的信号即resdrn。

reset在应当使晶体管34截止、使电源82的高电位侧与负载80分离的情况下表示预定的逻辑值。在将晶体管34导通时，本例的前级电路可以将低电平的reset输出到驱动电路100。应予说明，在set为高电平且reset为低电平时，晶体管34导通。

电阻元件52和62的功能与电阻元件42相同。在set为高电平时，漏极57的电位setdrn成为低电平。与此相对，在set为低电平时，漏极47的电位setdrn成为高电平。同样地，在reset为高电平时，漏极67的电位resdrn成为低电平。与此相对，在reset为低电平时，漏极47的电位resdrn成为高电平。

晶体管46的源极49接地。在漏极47与源极49之间形成寄生电容48。晶体管46的源极59和晶体管56的源极69也同样接地。在漏极57与源极59之间形成寄生电容58，在漏极67与源极69之间形成寄生电容68。在本例中，由于各晶体管46、56和66的特性相同，所以寄生电容48、58和68的容量相同。这样，状态信号输入电路40、置位信号输入电路50和复位信号输入电路60具有相同的特性。

浪涌电压为瞬时的电压的变化。由晶体管34的开关动作引起而伴随着浪涌电压产生的电流从电位Vs的线经由二极管45、55和65流向源极49、59和69。该电流由浪涌电压的时间变化(dv/dt)与寄生电容48、58和68的容量(C)的乘积表示。通过该电流，能够在电阻元件42、52和62中产生电压降。

由此，作为各漏极47、57和67的输出信号的LERdrn、resdrn和setdrn可以成为低电平。即，可以产生与高电平的LER、reset和set输入到各晶体管46、56和66时相同的状况。这是由浪涌电压引起的噪声。该噪声是导致驱动电路100误工作的原因。

在本例中，状态信号输入电路40、置位信号输入电路50和复位信号输入电路60具有相同的特性。因此，噪声在状态信号输入电路40、置位信号输入电路50和复位信号输入电路60中同样地呈现。由此，在电平转换电路70中产生噪声时，在后述的误工作保护电路90中可以判定噪声。

状态信号输入电路40具有阴极连接到驱动电路100的高电位侧、阳极连接到电阻元件42的低电位侧的二极管44。置位信号输入电路50具有阴极连接到驱动电路100的高电位侧、阳极连接到电阻元件52的低电位侧的二极管54。复位信号输入电路60具有阴极连接到驱动电路100的高电位侧、阳极连接到电阻元件62的低电位侧的二极管64。二极管44、54和64将各自的阳极的电位钳位为电源35的正极的电位(即Vb)。

驱动电路100具有二极管45、二极管55和二极管65。二极管45、55和65的阳极与电源35的负极连接。二极管45的阴极与晶体管46的漏极47连接。二极管55的阴极与晶体管56的漏极57连接，二极管65的阴极与晶体管66的漏极67连接。二极管45、55和65将各自的阴极的电位钳位为电源35的负极的电位(即Vs)。

图2是表示低侧控制电路130的一部分的图。图2的前级电路200是图1的低侧控制电路130中的除了低侧驱动器72以外的异常检测电路210和驱动控制电路131的电路例。图2的前级电路200也可以与图1中的低侧控制电路130不同而设置在驱动电路100的外部。前级电路200将状态信号LER、复位信号reset和置位信号set输入到电平转换电路70。前级电路200具有异常检测电路210、输入缓冲电路220、AND逻辑电路230和脉冲产生电路240。

异常检测电路210具有比较器211、基准电源212和噪声滤波器213。向异常检测电路210输入异常检测信号。异常检测信号是表示在前级电路200的其他部分中是否发生了异常的信号。在本例中，假定在异常检测信号为高电平时，在前级电路200的其他部分中检测到异常。与此相对，假定在异常检测信号为低电平时，在前级电路200的其他部分中没有检测到异常。以下，在本例中，用H表示高电平的逻辑值，用L表示低电平的逻辑值。

比较器211比较非反相输入端子处的异常检测信号的电压值与反相输入端子处的基准电源212的参照电压。比较器211在异常检测信号的电压值大于基准电源212的参照电压的情况下，向噪声滤波器213输出H的信号。比较器211在异常检测信号的电压值小于基准电源212的参照电压的情况下，向噪声滤波器213输出L的信号。噪声滤波器213除去比较器211的输出信号的噪声。

输入缓冲电路220是与异常检测电路210相同的构成。但是，在输入缓冲电路220中，不向比较器211的非反相输入端子输入异常检测信号，而是输入输入信号HIN。比较器221在输入信号HIN的电压值大于基准电源222的参照电压的情况下，向噪声滤波器223输出H的信号。比较器221在输入信号HIN的电压值小于基准电源222的参照电压的情况下，向噪声滤波器223输出L的信号。

输入信号HIN是用于对驱动电路100中的后述的高侧驱动器32进行驱动的驱动置位信号。在本例中，在输入信号HIN为H时，驱动电路100的高侧驱动器32的控制信号HO成为H。另外，在输入信号HIN为L时，驱动电路100的高侧驱动器32的控制信号HO成为L。

将异常检测电路210的输出信号和输入缓冲电路220的输出信号输入到AND逻辑电路230。在前级电路200中检测到异常且驱动高侧驱动器32时，异常检测电路210和输入缓冲电路220均将H输出到AND逻辑电路230。因此，此时，AND逻辑电路230将H的输出信号输出到脉冲产生电路240。因此，AND逻辑电路230是判定是否将晶体管34软关断的电路。

脉冲产生电路240具有上升沿微分脉冲产生电路241、下降沿微分脉冲产生电路245和上升沿微分脉冲产生电路247。上升沿微分脉冲产生电路241和247是在输入信号的上升时刻产生脉冲信号的电路。同样地，下降沿微分脉冲产生电路245是在输入信号的下降时刻产生脉冲信号的电路。

向上升沿微分脉冲产生电路241输入AND逻辑电路230的输出信号。在输入来自AND逻辑电路230的H的时刻，上升沿微分脉冲产生电路241产生脉冲信号。该脉冲信号作为状态信号LER被输入到电平转换电路70的状态信号输入端子16。LER作为输入信号被输入到后级的OR逻辑电路248。

向下降沿微分脉冲产生电路245输入输入缓冲电路220的输出信号。下降沿微分脉冲产生电路245检测输入信号HIN的下降沿。即，在输入信号HIN的下降沿时刻，下降沿微分脉冲产生电路245产生脉冲信号。该脉冲信号被输入到后级的OR逻辑电路248。

向OR逻辑电路248输入状态信号(LER)以及下降沿微分脉冲产生电路245所输出的脉冲信号。如上所述，LER是在前级电路200中检测到异常且驱动高侧驱动器32时产生的脉冲信号。下降沿微分脉冲产生电路245输出的脉冲信号在输入信号HIN从H变为L时产生。即，下降沿微分脉冲产生电路245输出的脉冲信号是在停止高侧驱动器32的驱动时产生的脉冲信号。

OR逻辑电路248在前级电路200中检测到异常的情况下，在前级电路200中检测到异常且驱动高侧驱动器32的情况下、或者停止高侧驱动器32的驱动的情况下输出H。将OR逻辑电路248的输出信号设为复位信号(reset)。

向上升沿微分脉冲产生电路247输入输入缓冲电路220的输出信号。上升沿微分脉冲产生电路247检测输入信号HIN的上升沿。即，在进行高侧驱动器32的驱动的时刻，上升沿微分脉冲产生电路247产生脉冲信号。即，上升沿微分脉冲产生电路247的输出成为置位信号(set)。将set、reset和LER分别输入到驱动电路100的置位信号输入端子12、复位信号输入端子14和状态信号输入端子16。

图3是表示上升沿微分脉冲产生电路241的例子的图。上升沿微分脉冲产生电路241是作为上升沿微分脉冲产生电路的一个例子，也可以应用其他上升沿微分脉冲产生电路的构成。

本例的上升沿微分脉冲产生电路241具有延迟电路242和AND逻辑电路243。AND逻辑电路243具有2个输入端子。向延迟电路242和AND逻辑电路243的一个端子输入相同的输入信号。向AND逻辑电路243的另一个端子输入使延迟电路242的输出信号DO的逻辑反转而得到的信号。AND逻辑电路243将输入信号与使DO的逻辑反转而得到的信号的逻辑与作为输出信号RISE而输出。应予说明，输出信号RISE在上升沿微分脉冲产生电路241中成为LER，在上升沿微分脉冲产生电路247中成为set。

图4是表示下降沿微分脉冲产生电路245的例子的图。下降沿微分脉冲产生电路245是作为下降沿微分脉冲产生电路的一个例子，也可以应用其它下降沿微分脉冲产生电路的构成。

本例的下降沿微分脉冲产生电路245具有延迟电路242和AND逻辑电路244。向延迟电路242输入输入信号。AND逻辑电路244具有2个输入端子。向AND逻辑电路244的一个端子输入使输入信号的逻辑反转而得到的信号。向AND逻辑电路243的另一个端子输入延迟电路242的输出信号DO。AND逻辑电路244将使输入信号的逻辑反转而得到的信号与输出信号DO的逻辑与作为输出信号FALL而输出。输出信号FALL成为reset。

图5是表示RISE和FALL的动作时序图的图。纵轴从上方起依次表示输入信号、DO、RISE和FALL的电压值。横轴为时间。在横轴，右侧的时间比左侧的时间新。

在本例中，在时刻t0，任一信号的电压值均为L。在时刻t1，输入信号从L转变为H。延迟电路242延迟而在时刻t2从L转变为H。

AND逻辑电路243仅在输入信号为H且DO为L的期间产生H的输出信号。即，RISE仅在时刻t1与时刻t2之间成为H的脉冲信号。应予说明，FALL在时刻t1与时刻t2之间保持为L。在时刻t3，输入信号从H转变为L。延迟电路242延迟而在时刻t4从H转变为L。

AND逻辑电路244仅在输入信号为L且DO为H的期间产生H的输出信号。即，FALL仅在时刻t3与时刻t4之间成为H的脉冲信号。应予说明，RISE在时刻t3与时刻t4之间保持为L。

图6是高侧控制电路120的具体例。高侧控制电路120具有误工作保护电路90、控制部28和高侧驱动器32。在误工作保护电路90、控制部28和高侧驱动器32各自连接有电源35的正极和负极或者从未图示的电源35形成的高侧内部电源电路的输出。

本例的误工作保护电路90具有AND逻辑电路91、AND逻辑电路92和AND逻辑电路93。分别向AND逻辑电路91、92和93输入setdrn、resdrn和LERdrn，所述setdrn、resdrn和LERdrn是将从前级电路输入到电平转换电路70的set、reset和LER分别进行电平转换而得到的。

本例的AND逻辑电路91将setdrn的反转后的电压值、resdrn的电压值与LERdrn的电压值的逻辑与作为ON_SET输出到RS锁存电路23。

本例的AND逻辑电路92将setdrn和LERdrn的电压值与resdrn的反转后的电压值的逻辑与作为HSD_IN输出到RS锁存电路23。

本例的AND逻辑电路93将setdrn的电压值、resdrn的反转后的电压值与LERdrn的反转后的电压值的逻辑与作为LER_SET输出到RS锁存电路26。

控制部28基于3个输入信号向高侧驱动器32输出ON_OUT、HSD_OUT和LER_OUT。高侧驱动器32接受ON_OUT、LER_OUT和HSD_OUT而向晶体管34输出控制信号HO。晶体管34根据所输入的作为控制信号的HO而在导通/截止之间进行切换。本例的晶体管34在HO为高电平的情况下导通。

接下来，对控制部28和高侧驱动器32的工作进行详细叙述。本例的控制部28具有RS锁存电路23、定时器电路25、RS锁存电路26、AND逻辑电路27和反相器电路29。本例的高侧驱动器32具有p沟道MOSFET 36、n沟道MOSFET 37和n沟道MOSFET 38。n沟道MOSFET 37的通态电阻比n沟道MOSFET 38的通态电阻小。

RS锁存电路23和RS锁存电路26与通常的RS锁存电路同样地发挥功能。即，RS锁存电路23在(ON_SET，HSD_IN)＝(1，0)和(0，1)时，指示向不同的状态的转变。另外，RS锁存电路23在(ON_SET，HSD_IN)＝(0，0)时，保持以前的输出信号(ON_FB)的值。RS锁存电路26在(LER_SET，TM)＝(1，0)和(0，1)时，指示向不同状态的转变。另外，RS锁存电路26在(LER_SET，TM)＝(0，0)时，保持以前的输出信号(LER_OUT)的值。

RS锁存电路23根据ON_SET和HSD_IN的输出信号向反相器电路29和AND逻辑电路27输出输出信号ON_FB。RS锁存电路26根据LER_SET和计时器的输出信号TM输出作为AND逻辑电路27和n沟道MOSFET 38的控制信号的LER_OUT。反相器电路29输出作为p沟道MOSFET 36的控制信号的ON_OUT。

AND逻辑电路27输出作为n沟道MOSFET 37的控制信号的HSD_OUT。向AND逻辑电路27输入ON_FB和LER_OUT。本例的AND逻辑电路27将ON_FB的反转后的电压值与LER_OUT的反转后的电压值的逻辑与作为HSD_OUT输出到n沟道MOSFET 37的栅极。应予说明，ON_SET、HSD_IN、LER_SET、ON_OUT和HSD_OUT、LER_OUT具有高电平或低电平的电压值。

在本例中，用1表示高电平的逻辑值，用0表示低电平的逻辑值。应予说明，在其它例中，有时用H表示高电平的逻辑值，用L表示低电平的逻辑值。在setdrn＝0时，set＝1。相反，在setdrn＝0时，set＝0。resdrn和reset以及LERdrn和LER也是同样的对应关系。

(驱动置位)ON_FB仅在(ON_SET，HSD_IN，LER_SET)＝(1，0，0)时为1。在ON_FB为1时，反相器电路29的输出ON_OUT为0，p沟道MOSFET 36导通，AND逻辑电路27的输出HSD_OUT也为0，n沟道MOSFET 37截止。由于LER_OUT也为0，所以n沟道MOSFET 38也截止。因此，HO为1，晶体管34导通。

(硬关断：Lh)HSD_OUT仅在(ON_SET，HSD_IN，LER_SET)＝(0，1，0)时为1。此时，ON_OUT为1，p沟道MOSFET 36截止，HSD_OUT为1，n沟道MOSFET 37导通，LER_OUT为0，n沟道MOSFET 38截止。因此，HO为0，硬关断晶体管34。

(软关断：Ls)在本例中，LER_SET仅在(异常检测电路210的输出，输入HIN信号的置位信号)＝(1，1)时为1。在其它的输入信号时，LER_SET为0。在LER_SET为1时，LER_OUT为1。在本例中，仅在LER_OUT＝1时，为了软关断晶体管34而控制高侧驱动器32的HO。

如果LER_SET为1，则(ON_SET，HSD_IN，LER_SET)＝(0，0，1)，ON_FB为0。如果LER_OUT为1且ON_FB为0，则ON_OUT为1，p沟道MOSFET 36截止，HSD_OUT为0，n沟道MOSFET 37保持截止原样。并且，由于LER_OUT为1，所以n沟道MOSFET 38导通。

定时器电路25在从LER_OUT从0向1变化的时刻起经过预定期间后，作为输出信号TM输出1。其它情况定时器电路25的输出信号TM为0。该状态持续，直到定时器电路25的输出TM成为1。如果定时器电路25的输出TM为1，则LER_OUT为0，HSD_OUT为1，n沟道MOSFET 37导通，n沟道MOSFET 38截止。由此，从软关断Ls向硬关断Lh转移。

将本例中的上述的控制方式集中示出到下述的表1中。应予说明，Lh中的“输入信号的指示内容”一栏中的“驱动软关断复位”是指在软关断后进行硬关断。

【表1】

图7是表示控制部28的状态转变的图。IDLE状态是指根据驱动复位或驱动软关断复位的指示使控制部28的输出OUT为低电平。在本例中，将OUT的低电平表示为OUT＝0。DRV状态是指根据驱动置位的指示，使OUT为高电平。在本例中，将OUT的高电平表示为OUT＝1。SS状态是指根据驱动软关断置位的指示，使OUT为低电平。

为了成为IDLE状态，存在2个路径。1个路径是通过从DRV状态硬关断而成为IDLE状态的路径。这与表1的“输入信号的指示内容”一栏中的“驱动复位”相对应。在本例的输入信号set、reset和LER中，用H表示高电平的逻辑值，用L表示低电平的逻辑值。根据(set，reset，LER)＝(L，H，L)的输入信号，DRV状态转变为IDLE状态。

另1个路径是通过从SS状态硬关断而成为IDLE状态的路径。这与表1的“输入信号的指示内容”一栏中的“驱动软关断复位”相对应。根据(set，reset，LER)＝(L，H，L)的输入信号，SS状态转变为IDLE状态。

在为IDLE状态时，通过(set，reset，LER)＝(H，L，L)的输入信号，从IDLE状态转变为DRV状态。另外，在为DRV状态时，通过(set，reset，LER)＝(L，H，H)的输入信号，从DRV状态转变为SS状态。应予说明，在其他输入信号的组合中，控制部28控制高侧驱动器32，以便保持当前的输出状态。

图8是表示驱动电路100的第一工作例的图。纵轴从上方起依次表示输入信号HIN、异常检测信号、set、reset、LER、TM、ON_OUT、HSD_OUT和LER_OUT的电压值以及高侧驱动器32的控制信号HO的电压值。横轴为时间。在横轴，右侧的时间比左侧的时间新。在本例的set、reset、LER、TM、ON_OUT、HSD_OUT、LER_OUT和HO中，用H表示高电平的逻辑值，用L表示低电平的逻辑值。

时刻T0的高侧控制电路120的状态为IDLE状态。在时刻T1，输入(set，reset，LER)＝(H，L，L)。由此，高侧控制电路120的状态成为DRV状态。由此，高侧驱动器32的控制信号HO成为H。

时刻T1的set的脉冲信号通过早于时刻T1上升的输入信号HIN而生成。时刻T3的set的脉冲信号通过早于时刻T3上升的输入信号HIN而生成。应予说明，考虑到容易观察附图，在图8中，将输入信号HIN和set的上升时间显示为几乎相同的时间。

在时刻T2，输入(set，reset，LER)＝(L，H，L)。由此，高侧控制电路120的状态成为IDLE状态。即，高侧驱动器32的控制信号HO被硬关断。由此，高侧驱动器32的控制信号HO成为L。

时刻T2的reset的脉冲信号通过早于时刻T2下降的输入信号HIN而生成。时刻T5的reset的脉冲信号通过早于时刻T5下降的输入信号HIN而生成。应予说明，考虑到容易观察附图，在图8中，将输入信号HIN的下降时间与reset的上升时间显示为几乎相同的时间。

在时刻T3，输入(set，reset，LER)＝(H，L，L)。由此，高侧控制电路120的状态成为DRV状态。即，高侧驱动器32的控制信号HO被驱动置位。由此，高侧驱动器32的控制信号HO成为H。

在时刻T4，输入(set，reset，LER)＝(L，H，H)。由此，高侧控制电路120的状态成为SS状态。即，高侧驱动器32的控制信号HO被软关断。由此，高侧驱动器32的控制信号HO花费比硬关断时更长的时间成为L。

时刻T4的reset的脉冲信号通过早于时刻T4上升的异常检测信号而产生。

另外，时刻T4的LER的脉冲信号通过早于时刻T4上升的异常检测信号以及在时刻T4为H的输入信号而产生。应予说明，考虑到容易观察附图，在图8中，将异常检测信号和LER的上升时间显示为几乎相同的时间。

在时刻T5，输入TM＝H。由此，高侧控制电路120的状态成为IDLE状态。即，高侧驱动器32的控制信号HO被硬关断。由此，高侧驱动器32的控制信号HO成为L。但是，在本例中，在时刻T5，已经成为控制信号HO＝L。因此，在时刻T5，HO的逻辑值不改变。

图9是表示驱动电路100的第二工作例的图。高侧控制电路120在从开始晶体管34的软关断起经过了利用定时器电路25预定的期间之后，输入TM＝H，进入将晶体管34硬关断的控制。本例在这个方面与图8的例子不同。在其它方面与图8的例子相同。在本说明书中，将控制部28从开始晶体管34的软关断起到进入将晶体管34硬关断的控制为止的预定的期间简记为控制部28的“SS状态期间”。在本例中，作为SS状态期间的T4与T5之间的期间为几μsec～几十μsec。

控制部28可以根据前级电路中检测到的异常的种类确定SS状态期间。前级电路中检测到的异常是指前级电路中的电源76的电压异常(例如，电压降低)、作为第二开关元件的晶体管74的过电流或过热等中的1种以上。控制部28可以通过综合考虑前级电路中的这些异常来确定SS状态期间。

控制部28可以根据前级电路中检测到的异常的种类来确定软关断的时间常数。时间常数可以根据工业用马达、空调和车用马达等的应用来适当确定。工作电压可以因各应用的工作电压不同而不同。作为一个例子，在不产生浪涌电压而更快关闭时，可以使时间常数更小。

高侧控制电路120也可以设置判定前级电路中的异常的种类的信号判定部。作为一个例子，信号判定部可以对从输入reset的脉冲信号之后到接着输入reset的脉冲信号为止的期间中的LER的脉冲数进行计数。信号判定部也可以对LER的脉冲宽度进行计数。信号判定部可以根据计数得到的LER的脉冲数确定异常的种类。信号判定部可以向控制部28通知与脉冲数相应的异常的种类。由此，控制部28可以根据前级电路中检测到的异常的种类来确定软关断的时间常数。

图10是表示高侧控制电路120的第一变形例的图。在不考虑由上述的浪涌电压引起的噪声等也可以的情况下，也可以不设置图3的误工作保护电路90。图10具备反相器电路85、反相器电路86和反相器电路87代替图3的误工作保护电路90。其他构成与图3相同。

反相器电路85输入作为漏极57的电位的setdrn的信号并将反转后的信号即ON_SET输出到RS锁存电路23。反相器电路86输入作为漏极67的电位的resdrn的信号并将反转后的信号即HSD_IN输出到RS锁存电路23。反相器电路87输入作为漏极47的电位的LERdrn的信号并将反转后的信号即LER_SET输出到RS锁存电路26。图10的高侧控制电路120的工作也与作为图3时的工作的图8和图9相同。

图11是表示高侧控制电路120的第二变形例的图。与图3的不同之处在于设置有AND逻辑电路22和OR逻辑电路96。此时，在图2的前级电路200中，不需要AND逻辑电路230和OR逻辑电路248。并且，在图2中，噪声滤波器213的输出直接输入到上升沿微分脉冲产生电路241。另外，将下降沿微分脉冲产生电路245的输出作为reset。

向图11的AND逻辑电路22输入LERdrn和RS锁存电路23的输出信号ON_FB。本例的AND逻辑电路22将LERdrn的反转后的电压值与RS锁存电路23的输出信号ON_FB的电压值的逻辑与作为LER_SET输出到误工作保护电路90。LER_SET也输出到OR逻辑电路96。AND逻辑电路22是判定是否将晶体管34软关断的电路。图11的高侧控制电路120的工作也与图8和图9相同。

图12是高侧控制电路120的第三变形例。该例与图10的高侧控制电路120同样地是不考虑由浪涌电压引起的噪声等也可以的情况的例子，不具备误工作保护电路90。进而，与图11的高侧控制电路120同样地具备AND逻辑电路22和OR逻辑电路96。在图12的高侧控制电路120的情况下，也是在图2的前级电路200中不需要AND逻辑电路230和OR逻辑电路248。图12的高侧控制电路120的工作也与图8和图9相同。

图13是表示作为前级电路200的第一变形例的前级电路202的图。本例的前级电路202具有第一半导体芯片260和第二半导体芯片270。第一半导体芯片260具有异常检测电路210和作为驱动控制电路131的一部分的上升沿微分脉冲产生电路241，该异常检测电路210具有电压检测电路250、过热检测电路251、过电流检测电路252和OR逻辑电路248。

向电压检测电路250输入表示前级电路202的其他部分的电压异常的异常检测信号。向过热检测电路251输入表示图1的晶体管74的过热的异常检测信号。向过电流检测电路252输入表示图1的晶体管74的过电流的异常检测信号。

电压检测电路250、过热检测电路251和过电流检测电路252的构成与图2中示出的异常检测电路210相同。过热检测电路251和过电流检测电路252分别将电压异常、过热和过电流的有无作为H的信号输入到OR逻辑电路248。应予说明，在本例中，也用H表示高电平的逻辑值，用L表示低电平的逻辑值。

OR逻辑电路248在从电压检测电路250、过热检测电路251和过电流检测电路252输出的信号中的任一项为H的情况下，向上升沿微分脉冲产生电路241输出H的信号。基于此，上升沿微分脉冲产生电路241将表示有异常的H的信号作为LER输出到状态信号输入端子16。

第二半导体芯片270具有输入缓冲电路220、下降沿微分脉冲产生电路245和上升沿微分脉冲产生电路247。这些电路的功能与图2中记载的功能相同。从前级电路202的其他部分向输入缓冲电路220输入输入信号HIN。下降沿微分脉冲产生电路245将reset输入到复位信号输入端子14，上升沿微分脉冲产生电路247将set输入到置位信号输入端子12。

在本例中，驱动电路100的低侧驱动器72可以设置于第一半导体芯片260或第二半导体芯片270。低侧驱动器72也可以设置在与第一半导体芯片260和第二半导体芯片270不同的第三半导体芯片来代替上述方式。

图14是表示作为前级电路200的第二变形例的前级电路204的图。在本例中，在第一半导体芯片260设有电压检测电路250、过热检测电路251、过电流检测电路252、OR逻辑电路248。另外，在第二半导体芯片270设有输入缓冲电路220、AND逻辑电路230和脉冲产生电路240。这样，第一半导体芯片260和第二半导体芯片270的构成与第一变形例不同。但是，各电路的功能如前所述。

图15是表示作为前级电路200的第三变形例的前级电路206的图。在本例中，在第一半导体芯片260设有电压检测电路250和过热检测电路251。另外，在第二半导体芯片270设有过电流检测电路252、输入缓冲电路220，OR逻辑电路248、AND逻辑电路230和脉冲产生电路240。这样，第一半导体芯片260和第二半导体芯片270的构成与第一变形例和第二变形例不同。但是，各电路的功能如前所述。

以上，利用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式记载的范围。对上述实施方式可以进行各种变更或改良对于本领域技术人员而言也是明了的。根据权利要求书的记载可知该进行了各种变更或改良而得到的方式也包括在本发明的技术范围内。

应当注意的是，只要权利要求书、说明书和附图中所示的装置、***、程序及方法中的工作、顺序、步骤及阶段等各处理的执行顺序并未特别明确为“在……之前”、“先于……”等，另外，未在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序执行。

Claims (12)

1.一种驱动电路，其特征在于，具备：

电平转换电路，其将来自前级电路的输入信号变换为电压比所述输入信号的电压高的信号；以及

控制部，其基于所述电平转换电路的输出信号，输出用于将第一开关元件软关断的信号，

所述驱动电路驱动所述第一开关元件。

2.根据权利要求1所述的驱动电路，其特征在于，

所述前级电路具备异常检测电路，

所述控制部基于所述异常检测电路的输出信号，决定是否将所述第一开关软关断。

3.根据权利要求2所述的驱动电路，其特征在于，

所述第一开关元件根据所输入的控制信号在导通与断开之间进行切换，

所述驱动电路还具备锁存电路，所述锁存电路生成与从所述前级电路向所述电平转换电路输入的置位信号和复位信号相应的所述控制信号，

所述控制部根据所述锁存电路的输出以及基于所述异常检测电路的输出信号而生成的状态信号，决定是否将所述第一开关元件软关断。

4.根据权利要求3所述的驱动电路，其特征在于，

所述控制部在所述锁存电路的输出信号表示应当将所述第一开关元件导通且所述状态信号表示在所述前级电路中检测到异常的情况下，使所述第一开关元件软关断。

5.根据权利要求3所述的驱动电路，其特征在于，

所述置位信号在应当将所述第一开关元件导通的情况下表示预定的逻辑值，

所述复位信号在应当将所述第一开关元件硬关断的情况下表示预定的逻辑值，

所述状态信号在所述前级电路中检测到异常的情况下表示预定的逻辑值，

所述驱动电路还具备误工作保护电路，所述误工作保护电路在除了使所述第一开关元件软关断的情况以外，在所述置位信号、所述复位信号和所述状态信号中的2个以上为所述预定的逻辑值的情况下，维持所述第一开关元件的导通或断开。

6.根据权利要求3所述的驱动电路，其特征在于，

所述电平转换电路具备转换所述状态信号的电平的状态信号输入电路、转换所述置位信号的电平的置位信号输入电路以及转换所述复位信号的电平的复位信号输入电路，

所述状态信号输入电路、所述置位信号输入电路和所述复位信号输入电路各自具有连接到高电位侧的电阻元件和漏极连接到所述电阻元件的低电位侧的晶体管，

在所述状态信号输入电路、所述置位信号输入电路和所述复位信号输入电路中，所述电阻元件的所述高电位侧相互连接，

在所述状态信号输入电路、所述置位信号输入电路和所述复位信号输入电路中，所述电阻元件的电阻值及所述晶体管的特性相同。

7.根据权利要求2所述的驱动电路，其特征在于，

所述前级电路基于从外部输入的用于控制所述第一开关元件的信号和所述异常检测电路的输出信号，决定是否将所述第一开关元件软关断。

8.根据权利要求7所述的驱动电路，其特征在于，

在从外部输入的用于控制所述第一开关元件的所述信号表示应当将所述第一开关元件导通且所述异常检测电路的所述输出信号表示检测到异常的情况下，所述前级电路将使所述第一开关元件软关断的状态信号输出到所述电平转换电路。

9.根据权利要求1所述的驱动电路，其特征在于，

所述控制部在从开始所述第一开关元件的软关断起经过了预定的期间之后进入将所述第一开关元件硬关断的控制。

10.根据权利要求9所述的驱动电路，其特征在于，

所述控制部根据所述前级电路中检测到的异常的种类来确定所述预定的期间。

11.根据权利要求9所述的驱动电路，其特征在于，

所述控制部根据所述前级电路中检测到的异常的种类来确定软关断的时间常数。

12.根据权利要求2所述的驱动电路，其特征在于，

所述前级电路具备低侧控制电路，所述低侧控制电路控制串联连接到所述第一开关元件的低电位侧的第二开关元件的导通和断开，

所述异常检测电路具备检测所述第二开关元件的状态的电路。