CN107068652A - 晶圆级芯片封装结构及封装方法 - Google Patents
晶圆级芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN107068652A CN107068652A CN201710171067.5A CN201710171067A CN107068652A CN 107068652 A CN107068652 A CN 107068652A CN 201710171067 A CN201710171067 A CN 201710171067A CN 107068652 A CN107068652 A CN 107068652A
- Authority
- CN
- China
- Prior art keywords
- fluting
- window
- weldering window
- weldering
- wafer stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012856 packing Methods 0.000 title description 3
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 238000000018 DNA microarray Methods 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 241000826860 Trapezium Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及晶圆级芯片封装结构及制造方法，包括芯片单元，其具有相对设置的第一表面和第二表面，所述第一表面布置至少一个用于电联接的焊窗；所述第二表面设置与焊窗连接的TSV结构，所述TSV结构包括贯穿第一表面和第二表面的通孔和在第二表面设置的开槽，开槽的边界距离第二表面的边缘大于10um。相对现有技术获得的进步是提高了芯片的结构强度。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆级芯片封装结构及其封装方法。
背景技术
TSV(Through Silicon Vias通过硅片通道)封装结构是IC封装方式的一种，可分为用于memory封装和用于贴片器件晶圆级封装。晶圆级封装应用在光学图像传感器上(请参照图1)，这种情形下光学图像传感器2有玻璃基板3支撑TSV结构4维持结构强度，TSV的开孔41、开槽22、布线23和焊窗24等Z轴连接结构设置在图像传感器芯片的边缘21以方便制造。
而某些芯片(例如电容式指纹传感器芯片)为了减薄封装厚度，需要TSV封装但又没有玻璃板作为撑，如果继续延用光学图像传感器TSV封装工艺(例如专利CN201510305840.3中揭示的TSV封装结构)，将产生芯片边缘强度不够的技术缺陷，从而使得在后续加工时会带来风险。例如在对晶片进行切割时增大了因应力导致芯片碎裂的风险，也会在后期贴片和组装阶段带来风险。
因此需要改进TSV结构和制造方法提高芯片的结构强度解决上述问题。
发明内容
本技术方案的目的是保证芯片芯片的整体厚度从而提高芯片结构强度，为此将TSV的开槽设置在芯片的内部使得开槽与芯片边缘保持一定的安全距离，例如大于10um。由于TSV开槽设置在芯片的内部，使得TSV开槽外侧的芯片厚度与开槽内侧的厚度相同结构强度得以提升。
本发明技术方案包括以下具体内容：
晶圆级芯片封装结构，其特征在于，包括芯片单元，其具有相对设置的第一 表面和第二表面，所述第一表面布置至少一个用于电连接的焊窗；所述第二表面设置与焊窗连接的TSV结构，所述TSV结构包括贯穿第一表面和第二表面的通孔和在第二表面设置的开槽，开槽的边界距离第二表面的边缘大于10um。
优选地，焊窗的边界与第一表面边缘的距离L满足关系式
优选地，芯片单元的第二表面上设有至少一个焊盘，焊窗和焊盘通过形成在所述通孔壁、开槽底壁、开槽侧壁和第二表面的布线电性导通。
为更好的解决上述技术问题本发明还提供一种晶圆级芯片封装结构的制造方法，包括步骤：
S1：在芯片单元的第一表面布置焊窗，使得所述焊窗与第一表面边缘的距离L满足关系式
S2：在芯片单元的第二表面形成梯形槽，开槽的底壁在第一表面上的投影覆盖所述焊窗，开槽的边界距离第二表面边缘大于10um；
S3：在所述开槽内形成贯通焊窗和开槽底壁的通孔，使得所述通孔连接焊窗；
S4：在所述通孔壁、开槽底壁、开槽侧壁和第二表面形成布线，该布线电性连通焊窗和焊盘。
优选地，开槽侧壁的高宽比k约等于2.75。
优选地，梯形槽为一级或多级梯形槽。
本发明为了通过将TSV开槽向芯片内部移动，使得TSV开槽外部的芯片高度与芯片内部的高度相同，提高了芯片边缘的强度，同时避免了设计左右对称的焊窗结构，也就避免了这种设计给电路设计带来影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术图像传感器TSV封装结构剖面结构示意图。
图2a为本发明TSV封装结构的立体示意图。
图2b为本发明TSV封装结构的立体示意图。
图3为本发明第二表面焊盘阵列示意图。
图4a为本发明在TSV制造步骤S1时剖面结构示意图。
图4b为本发明在TSV制造步骤S2时剖面结构示意图。
图4c为本发明在TSV制造步骤S3时剖面结构示意图。
图4d为本发明在TSV制造步骤S4时剖面结构示意图。
图4e为本发明在TSV结构另一实施方式示意图。
图5为本发明焊窗功能结构示意图。
图6a-6c为本发明5中焊窗布局4种焊窗部件示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图2a所示，本发明晶圆级芯片封装结构，包括芯片单元1，芯片单元具有相对设置的第一表面115和第二表面116。本发明中以指纹传感芯片为例，所述第一表面115设置功能电路132、131和用于感应指纹图像的电容单元阵列(图中未示出)，功能电路与焊窗电13性连接。所述第二表面116设置焊盘12和与焊窗电性连接的TSV结构，所述TSV结构包括贯穿第一表面115或焊窗13和第二表面116的通孔112，和与通孔112连接的开槽11，开槽的边界距离110、111所述第二表面的边缘117大于10um。
在本实施方式中，开槽的边界110距离所述第二表面116的边缘117大于10um使得芯片开槽11外侧的厚度d1与芯片内部的厚度d2相同(参照图4c)，从而保证芯片从晶圆上切割时能够承受切割时产生的应力避免芯片边缘碎裂的风险。
在本实施方式中，所述开槽11的边界包括纵向延伸的边界110和横向延伸的边界111；本发明所述的焊窗的边界距离第二表面边缘的距离大于10um，是指任意一条边界距离焊窗的边缘均大于10um。因此最靠近第二表面边缘117的焊窗边界110的距离至少大于10um
为了得到上述TSV封装结构本发明提供了如下的制造方法:
S1：在芯片单元的第一表面布置焊窗，使得所述焊窗与第一表面边缘的距离L满足关系式
S2：在芯片单元的第二表面形成梯形槽，开槽的底壁在第一表面上的投影覆盖所述焊窗，开槽的边界距离第二表面边缘大于10um；
S3：在所述开槽内形成贯通焊窗和开槽底壁的通孔，使得所述通孔连接焊窗；
S4：在所述通孔壁、开槽底壁、开槽侧壁和第二表面形成布线，该布线电性连通焊窗和焊盘。
以下对上述的步骤进行详细描述：
请参照图4a和图4b在步骤S1中在芯片的第一表面115布置焊窗13，使得所述焊窗12远离第一表面115的边缘118，焊窗13远离第一表面边缘118是为了使得焊窗13的边界133与第一边缘118保持一定的距离L，该距离L被设置为使得所述开槽11的边界110距离第二表面116的边缘大于10um。为了达到上述目的该距离L满足关系式
在本实施例中，所述第一表面边缘118应当理解第一表面115的最外侧，所述焊窗113的边界应当理解为焊窗与芯片的交界线；所述距离L应当理解为边界113能够达到的与第一表面边缘118之间最小距离。
在本步骤中，为了开设通孔112所述焊窗13的中心轴x与开槽11的中心轴重合x，当所述焊窗13在芯片单元上的位置发生变化时相应的开槽11的位置也发生同样的位置变化。
在本步骤中，与所述焊窗13同时布置的包括功能电路131、132和指纹传感阵列。
在本步骤中，焊窗13的形状和数量根据需要进行不同设计。
在本步骤中，可设置多个焊窗13，焊窗13之间保持一定的间距，该间距使得在制备通孔112时，不同焊盘13对应的通孔112之间不相互干涉。
请参照图4b在步骤S2中在芯片单元1的第二表面116上通过空气/化学刻蚀等方法制备开槽11，开槽11设置于焊窗13的下方，可以减薄芯片11的厚度，方便后续通孔112的制备。
在本步骤刻蚀方法决定了开槽侧壁的宽高比，空气刻蚀形成的开槽侧壁与竖直方向夹角a大致为20°所述开槽侧壁高h宽w比k为
在本步骤中，开槽的底壁1122在第一表面上的投影区域S(同时参照图1)覆盖所述焊窗13，以方便后续通孔112的制备。所述开槽11为梯形结构其中心轴x与开槽的中心轴重合，在制备开槽11时保持所述槽的左边界110距离所述芯片第二表面116的左边缘大于10um，同时保持开槽11两端的上下边界110距离所述芯片第二表面的上下边缘大于10um(参照图1或图6b)。
在本实施例中，所述第二表面边缘117应当理解第二表面116的最外侧，所述开槽的边界110应当理解为开槽11与第二表面的交界线；边界110与第二表面边缘117的距离应当理解为边界110能够达到的与第二表面边缘118之间最小距离。
请参照图4c，在步骤S3中在开槽11和焊窗13之间进行刻蚀，形成贯穿第一表面115或焊窗13和第二表面116的通孔112，本实施例中通孔112的形状为中空的圆台状，在其他实施例方式也可以为圆柱状等。
请参照图4d所示，在芯片单元的第二表面116上且位于开槽11的*** 形成圆形的焊盘12，然后在焊盘12和焊窗13之间利用布线121进行电连接，使得所述功能电路产生与所述焊盘12电性导通。
在本实施例中所述布线形成在所述通孔1121壁、开槽底壁1122、开槽侧壁1123和第二表面116。
请参照图4e在本实施方式中还可以设置多级的开槽11，即重叠的梯形槽113所述布线121沿着梯形槽11、113的梯形延伸，所述多级梯形槽11的边界110距离第二表面边缘117的距离大于10um，即在制备所述梯形槽时至少保证所述多级梯形槽的第一级梯形槽的边界距离110第二表面的边缘117大于10um。
请参照图5和图6a，在上述步骤S1中布置的焊窗和功能电路，按照图中从上至下顺序依次是逻辑运算电路132，ESD保护电路131，焊窗13；焊窗13和逻辑运算电路131和ESD保护电路132形成一个电路布置单元14，多个所述电路布置单元14并列设置在芯片1的第一表面115上，所述焊窗13布置在靠近第一表面边缘118一侧的位置，所述逻辑运算电路132和ESD保护电路131布置在远离第一表面边缘118的一侧。因此，焊窗13和逻辑运算电路132，ESD保护电路131相对位置关系与现有技术相同，为了满足在步骤S2中开槽时所述所述开槽11的边界距离第二表面边缘117开槽大于10um，布置单元位置相对现有技术整体向远离第一表面边缘方向移动，即向上、向右移动(以纸面为参照)。
请参照图6b展示的焊窗的第二种布置方式，与图6a中焊窗的布置区别在于在第一表面115的左侧增加了多个布置单元14。增加的布置单元14位置相对现有技术整体向远离第一表面边缘118方向移动，即向下、向左移动(以纸面为参照)。
请参照图6c展示的焊窗的第三种布置方式，与图6a中焊窗13的布置区别在于所述布置单元14的位置发生了颠倒，即逻辑运算电路132，ESD保护电路131布置在靠近第一表面边缘118的位置，焊窗13布置在远离所述第一表面边缘118的方向。相对与图6a中焊窗布置方式的优势在于，将电路布置 在下方焊窗13而电路布置需要占用一定的距离，焊窗13自然远离第一表面的边缘118，能够为步骤S2中开槽11预留出足够的距离使得开槽11的边界110距离第二表面开槽大于10um，同时电路充分利用了芯片的面积，不会发生图6a中部分芯片面积浪费的情况。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (7)
1.晶圆级芯片封装结构，其特征在于，包括芯片单元，其具有相对设置的第一表面和第二表面，所述第一表面布置至少一个用于电连接的焊窗；所述第二表面设置与焊窗连接的TSV结构，所述TSV结构包括贯穿第一表面和第二表面的通孔和在第二表面设置的开槽，开槽的边界距离第二表面的边缘大于10um。
2.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述焊窗的边界与第一表面边缘的距离L满足关系式
3.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述芯片单元的第二表面上设有至少一个焊盘，焊窗和焊盘通过形成在所述通孔壁、开槽底壁、开槽侧壁和第二表面的布线电性导通。
4.根据权利要求1所述的晶圆级芯片封装结构，其特征在于，所述开槽为一级或多级梯形槽。
5.如权利要求1所述的晶圆级芯片封装结构的制造方法，其特征在于，包括步骤：
S1：在芯片单元的第一表面布置焊窗，使得所述焊窗与第一表面边缘的距离L满足关系式
S2：在芯片单元的第二表面形成梯形槽，开槽的底壁在第一表面上的投影覆盖所述焊窗，开槽的边界距离第二表面边缘大于10um；
S3：在所述开槽内形成贯通焊窗和开槽底壁的通孔，使得所述通孔连接焊窗；
S4：在所述通孔壁、开槽底壁、开槽侧壁和第二表面形成布线，该布线电性连通焊窗和焊盘。
6.根据权利要求5所述的晶圆级芯片封装结构的制造方法，其特征在于，所述开槽侧壁的高宽比k约等于2.75。
7.根据权利要求5所述晶圆级芯片封装结构的制造方法，其特征在于，所述梯形槽为一级或多级梯形槽。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710171067.5A CN107068652A (zh) | 2017-03-21 | 2017-03-21 | 晶圆级芯片封装结构及封装方法 |
| PCT/CN2018/079447 WO2018171547A1 (zh) | 2017-03-21 | 2018-03-19 | 晶圆级芯片封装结构及制造方法 |
| TW107109749A TWI669798B (zh) | 2017-03-21 | 2018-03-20 | 晶圓級晶片封裝結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710171067.5A CN107068652A (zh) | 2017-03-21 | 2017-03-21 | 晶圆级芯片封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107068652A true CN107068652A (zh) | 2017-08-18 |
Family
ID=59619960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710171067.5A Pending CN107068652A (zh) | 2017-03-21 | 2017-03-21 | 晶圆级芯片封装结构及封装方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN107068652A (zh) |
| TW (1) | TWI669798B (zh) |
| WO (1) | WO2018171547A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018171547A1 (zh) * | 2017-03-21 | 2018-09-27 | 苏州迈瑞微电子有限公司 | 晶圆级芯片封装结构及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900607A (zh) * | 2014-03-07 | 2015-09-09 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105047628A (zh) * | 2015-06-05 | 2015-11-11 | 苏州迈瑞微电子有限公司 | 晶圆级芯片tsv封装结构及其封装方法 |
| CN206650071U (zh) * | 2017-03-21 | 2017-11-17 | 苏州迈瑞微电子有限公司 | 晶圆级芯片封装结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681848B (zh) * | 2008-05-21 | 2011-11-02 | 精材科技股份有限公司 | 电子元件封装体 |
| JP5356742B2 (ja) * | 2008-07-10 | 2013-12-04 | ラピスセミコンダクタ株式会社 | 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法 |
| CN103400808B (zh) * | 2013-08-23 | 2016-04-13 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN103474365B (zh) * | 2013-09-04 | 2017-01-18 | 惠州硕贝德无线科技股份有限公司 | 一种半导体封装方法 |
| US10986281B2 (en) * | 2015-07-31 | 2021-04-20 | Sony Corporation | Pinhole camera, electronic apparatus and manufacturing method |
| CN107068652A (zh) * | 2017-03-21 | 2017-08-18 | 苏州迈瑞微电子有限公司 | 晶圆级芯片封装结构及封装方法 |
-
2017
- 2017-03-21 CN CN201710171067.5A patent/CN107068652A/zh active Pending
-
2018
- 2018-03-19 WO PCT/CN2018/079447 patent/WO2018171547A1/zh active Application Filing
- 2018-03-20 TW TW107109749A patent/TWI669798B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900607A (zh) * | 2014-03-07 | 2015-09-09 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105047628A (zh) * | 2015-06-05 | 2015-11-11 | 苏州迈瑞微电子有限公司 | 晶圆级芯片tsv封装结构及其封装方法 |
| CN206650071U (zh) * | 2017-03-21 | 2017-11-17 | 苏州迈瑞微电子有限公司 | 晶圆级芯片封装结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018171547A1 (zh) * | 2017-03-21 | 2018-09-27 | 苏州迈瑞微电子有限公司 | 晶圆级芯片封装结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018171547A1 (zh) | 2018-09-27 |
| TWI669798B (zh) | 2019-08-21 |
| TW201901910A (zh) | 2019-01-01 |
| WO2018171547A9 (zh) | 2019-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102244054B (zh) | 晶片封装体及其形成方法 | |
| CN102347282B (zh) | 包括无源组件电容器的半导体器件及制造方法 | |
| CN102422412A (zh) | 具有穿过结合垫延伸的通路的堆叠式微电子组件 | |
| CN103213936B (zh) | 制备圆片级mems惯性器件tsv堆叠封装结构的方法 | |
| US20120309118A1 (en) | Silicon wafer alignment method used in through-silicon-via interconnection | |
| CN206225349U (zh) | 指纹识别模组及指纹识别芯片封装结构 | |
| CN107176586A (zh) | 一种mems芯片与asic的封装结构及封装方法 | |
| CN106024756B (zh) | 一种3d集成电路结构及其制造方法 | |
| CN105895538A (zh) | 一种芯片封装结构的制造方法及芯片封装结构 | |
| CN103943605B (zh) | 基于超薄玻璃的封装结构及方法 | |
| CN206650071U (zh) | 晶圆级芯片封装结构 | |
| CN103779245B (zh) | 芯片封装方法及封装结构 | |
| CN104124212B (zh) | 半导体封装件及其制法 | |
| CN107068652A (zh) | 晶圆级芯片封装结构及封装方法 | |
| US20080237806A1 (en) | Through-electrode and semiconductor device | |
| US20130056848A1 (en) | Inductive loop formed by through silicon via interconnection | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| CN105428507B (zh) | 芯片封装结构及方法 | |
| CN105023915B (zh) | 堆栈式封装件的制法 | |
| CN207738446U (zh) | 一种mems芯片与asic芯片的封装结构 | |
| CN107226452B (zh) | 共面键合结构及其制备方法 | |
| CN107331623A (zh) | 一种晶片及芯片的封装方法 | |
| CN103547088B (zh) | 具有内埋元件的多层线路板结构及制造方法 | |
| CN202977412U (zh) | 半导体芯片封装结构 | |
| CN203589015U (zh) | 一种再布线金属层和高密度再布线封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170818 |
|
| RJ01 | Rejection of invention patent application after publication |