CN106788444A - 同时实现无杂散、高信噪失真比的低通σδ调制器 - Google Patents

同时实现无杂散、高信噪失真比的低通σδ调制器 Download PDF

Info

Publication number
CN106788444A
CN106788444A CN201611136237.8A CN201611136237A CN106788444A CN 106788444 A CN106788444 A CN 106788444A CN 201611136237 A CN201611136237 A CN 201611136237A CN 106788444 A CN106788444 A CN 106788444A
Authority
CN
China
Prior art keywords
output
input
dither
sigma delta
delta modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611136237.8A
Other languages
English (en)
Inventor
陈雅雅
韩雁
张世峰
曹天霖
倪明
徐浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201611136237.8A priority Critical patent/CN106788444A/zh
Publication of CN106788444A publication Critical patent/CN106788444A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器。该ΣΔ调制器包括：由环路滤波器和量化器组成的普通ΣΔ调制器；由dither模块和延时单元Z‑1以及加法器组成的高通滤波dither模块；高通滤波dither模块的输出和环路滤波器的输出之和作为量化器的输入。普通ΣΔ调制器由于输入序列的周期长度有限导致的杂散会从调制器的输入传递到输出，导致输出信号的信噪失真比急剧下降。提出的高通滤波dither模块通过在量化器之前引入白噪声，增加了有效周期长度，消除了杂散，同时该dither经过高通滤波，把dither引入的白噪声整形到高频，减小了低频带内噪声，增加了信噪失真比。

Description

同时实现无杂散、高信噪失真比的低通ΣΔ调制器
技术领域
本发明涉及集成电路设计领域，具体涉及一种采用高通滤波dither模块，同时实现无杂散、高信噪失真比的低通ΣΔ(sigma-delta)调制器。
背景技术
我们生活在时间、空间都连续的四维时空里，五官所感知到的多是模拟信号构成的世界；同时，我们又身处于数字化的时代，数字信号以其良好的抗干扰能力、易于大规模快速处理和存储等特性逐渐成为时代的主流。数据转换器作为联系二者的纽带在***中发挥着重要作用，其性能高低往往决定了整个***性能的优劣。
DAC(Digital to Analog Converter)是一种将输入的数字信号转换成模拟信号输出的数据转换器，它被广泛应用于数字多媒体、数字通信、自动控制和自动检测等领域。特别是用在音频和高精度加速度传感器等***中的DAC，对于失真和噪声都非常敏感，另外同时对低功耗也有要求，因此设计无杂散、高信噪失真比、低功耗的DAC显得尤为迫切。
相比于奈奎斯特率DAC，ΣΔDAC采用过采样和噪声整形的数模混合电路技术，具有高精度、低功耗的优势。过采样技术提高了采样频率，降低了信号带内的量化噪声，噪声整形技术把信号带内的量化噪声搬移到信号带外，也极大地降低了信号带内的噪底，提高了精度。ΣΔDAC增加的数字ΣΔ调制器等电路，降低了模拟电路的设计规模和难度，而模拟部分的功耗占整个ΣΔDAC功耗的绝大部分，所以ΣΔDAC在提高精度的同时，降低了功耗。
作为ΣΔDAC中实现过采样技术的模块，其性能的好坏，直接决定了ΣΔDAC的优劣。传统ΣΔ调制器如附图1所示，由于输入序列的周期长度有限导致的杂散会从调制器的输入传递到输出，大大地降低了ΣΔ调制器输出的信噪失真比。如附图2所示的带dither的ΣΔ调制器可以消除杂散，在ΣΔ调制器的量化器之前加一个产生白噪声的dither模块，dither模块通过破坏杂散的周期，增加了序列的周期长度，输出无杂散的频率谱。但是dither模块把杂散转换成了噪声，增加了信号带内的噪声，降低了信噪比。
综上所述，目前已有的ΣΔ调制器可以实现无杂散，但是同时在带内引入了噪声，无法同时实现无杂散和高信噪失真比。
发明内容
为了克服现有技术的不足，本发明提供了一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器。一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器，包括高通滤波dither模块、环路滤波器、量化器，所述的高通滤波dither模块包括dither产生模块、延时单元Z-1和一个2输入的加法器；其中dither信号作为延时单元Z-1、2输入加法器的输入；延时单元Z-1输出的值取负作为2输入加法器的另外一个输入；加法器的输出作为所述的高通滤波dither模块的输出；所述的量化器的输入是2输入加法器的输出；2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出；量化器的输出即为所述的低通ΣΔ调制器的输出。
所述的环路滤波器采用3阶环路滤波器，包括延时积分器、积分器、增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延时积分器包括一个2输入的加法器和一个延时单元Z-1，延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出；其中积分器包括一个3输入的加法器和一个延时单元Z-1，积分器的输出经过延时单元Z-1的值与输入之和作为积分器的输出；调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入；第一个延时积分器的输出经过c2输入给积分器；积分器的输出经过c3输入给第二个延时积分器；第二个延时积分器的输出经过g1的值取负输入给积分器；第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出。
所述的增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系数为常数的乘法器。
所述的dither模块是由线性反馈移位寄存器(Linear Feedback ShiftRegister,LFSR)实现；dither模块输出频谱为白噪声谱。
所述的加法器均为全加器。
所述的量化器把高比特信号量化成低比特信号。
与现有技术相比，本发明具有如下有益的技术效果：
在传统ΣΔ调制器的量化器之前加一个经过高通滤波处理的dither模块，dither模块通过破坏杂散的周期，增加了序列的周期长度，输出无杂散的频率谱，同时该dither经过高通滤波，把dither引入的白噪声整形到高频，减小了低频带内噪声，增加了信噪失真比。
本发明的低通ΣΔ调制器当阶数为3时，能够在10M采样频率、信号频率100KHz、带宽200KHz、输入信号14bit和输出信号5bit的情况下，输出频谱无杂散，且SNDR达到89.2dB。
附图说明
图1是传统ΣΔ调制器结构框架示意图；
图2是传统带dither的ΣΔ调制器结构框架示意图；
图3是本发明中的低通ΣΔ调制器结构框架示意图；
图4是本发明中的3阶CRFF低通ΣΔ调制器电路结构示意图；
图5是本发明中的3阶CRFF低通ΣΔ调制器的Modelsim仿真结果示意图。
具体实施方式
以下结合附图和具体实施方式对本发明做进一步的说明，但是所做示例不作为对本发明的限制。
如附图1所示的传统ΣΔ调制器，环路滤波器可以将量化器产生的量化噪声整形到信号带外；按照此传统的ΣΔ调制器电路可以通过不同的方式进行辅助设计，如附图2所示，通过在量化器之前加入白噪声dither模块可以消除调制器输出频谱中的杂散。
附图3所示的本发明中的低通ΣΔ调制器，在量化器之前加入高通滤波dither模块，dither模块通过破坏杂散的周期，增加了序列的周期长度，输出无杂散的频率谱，同时该dither经过高通滤波，把dither引入的白噪声整形到高频，减小了低频带内噪声，增加了信噪失真比。附图3中的环路滤波器可以是任意结构，为了描述方便，以附图4所示的本发明中的3阶CRFF低通ΣΔ调制器为例进行具体说明。
一种采用高通滤波dither模块，同时实现无杂散、高信噪失真比的3阶CRFF低通ΣΔ调制器，包括，3阶环路滤波器、高通滤波dither模块、量化器，其中，所述的3阶环路滤波器包括延时积分器、积分器、增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延时积分器包括一个2输入的加法器和一个延时单元Z-1，延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出；其中积分器包括一个3输入的加法器和一个延时单元Z-1，积分器的输出经过延时单元Z-1的值与输入之和作为积分器的输出；调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入；第一个延时积分器的输出经过c2输入给积分器；积分器的输出经过c3输入给第二个延时积分器；第二个延时积分器的输出经过g1的值取负输入给积分器；第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出；环路滤波器对量化器产生的量化噪声进行噪声整形。
所述的高通滤波dither模块中的dither可以破坏杂散的周期，增加了序列的周期长度，输出无杂散的频率谱，同时该dither经过高通滤波，把dither引入的白噪声整形到高频，减小了低频带内噪声，增加了信噪失真比。
其中dither模块是由线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)实现，其输出频谱为白噪声谱。高通滤波dither模块包括dither产生模块、延时单元Z-1和一个2输入的加法器；其中dither信号作为延时单元Z-1、2输入加法器的输入；延时单元Z-1输出的值取负作为2输入加法器的另外一个输入；加法器的输出作为所述的高通滤波dither模块的输出。
所述的量化器的输入是2输入加法器的输出；2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出；量化器的输出即为所述的3阶CRFF低通ΣΔ调制器的输出；量化器把高比特信号量化成低比特信号。
本发明中用到的增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系数为常数的乘法器。
本发明中用到的加法器均为全加器。
现有技术中的传统低通ΣΔ调制器以及传统的带dither的低通ΣΔ调制器与本发明中的带高通滤波dither模块的低通ΣΔ调制器的有无杂散、SNDR的结果对比情况见表1。三种低通ΣΔ调制器：结构均为3阶CRFF，输入信号频率均为100KHz、信号带宽均为200KHz、时钟采样频率均为10MHz、输入信号均为14bit和输出信号均为5bit。通过表1可知，本发明中的低通ΣΔ调制器输出频谱无杂散，其SNDR性能相比于传统的低通ΣΔ调制器以及传统的带dither的低通ΣΔ调制器均有明显的提高。
表1：
图5所示为本发明3阶CRFF低通ΣΔ调制器的Modelsim仿真结果示意图，其中横坐标表示频率，纵坐标表示幅度。当输入信号频率100KHz、信号带宽200KHz、时钟采样频率10MHz、输入信号14bit和输出信号5bit时输出无杂散，SNDR达到89.2dB。

Claims (6)

1.一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器，其特征在于：包括高通滤波dither模块、环路滤波器、量化器，
所述的高通滤波dither模块包括dither产生模块、延时单元Z-1和一个2输入的加法器；其中dither信号作为延时单元Z-1、2输入加法器的输入；延时单元Z-1输出的值取负作为2输入加法器的另外一个输入；加法器的输出作为所述的高通滤波dither模块的输出；
所述的量化器的输入是2输入加法器的输出；2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出；量化器的输出即为所述的低通ΣΔ调制器的输出。
2.如权利要求1所述的低通ΣΔ调制器，其特征在于：所述的环路滤波器采用3阶环路滤波器，包括延时积分器、积分器、增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延时积分器包括一个2输入的加法器和一个延时单元Z-1，延时积分器的输出、输入之和经过延时单元Z-1的值作为延时积分器的输出；其中积分器包括一个3输入的加法器和一个延时单元Z-1，积分器的输出经过延时单元Z-1的值与输入之和作为积分器的输出；调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入；第一个延时积分器的输出经过c2输入给积分器；积分器的输出经过c3输入给第二个延时积分器；第二个延时积分器的输出经过g1的值取负输入给积分器；第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出。
3.如权利要求2所述的低通ΣΔ调制器，其特征在于：所述的增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系数为常数的乘法器。
4.如权利要求1所述的低通ΣΔ调制器，其特征在于：所述的dither模块是由线性反馈移位寄存器实现；dither模块输出频谱为白噪声谱。
5.如权利要求1或2所述的低通ΣΔ调制器，其特征在于：所述的加法器均为全加器。
6.如权利要求1所述的低通ΣΔ调制器，其特征在于：所述的量化器把高比特信号量化成低比特信号。
CN201611136237.8A 2016-12-12 2016-12-12 同时实现无杂散、高信噪失真比的低通σδ调制器 Pending CN106788444A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611136237.8A CN106788444A (zh) 2016-12-12 2016-12-12 同时实现无杂散、高信噪失真比的低通σδ调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611136237.8A CN106788444A (zh) 2016-12-12 2016-12-12 同时实现无杂散、高信噪失真比的低通σδ调制器

Publications (1)

Publication Number Publication Date
CN106788444A true CN106788444A (zh) 2017-05-31

Family

ID=58879849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611136237.8A Pending CN106788444A (zh) 2016-12-12 2016-12-12 同时实现无杂散、高信噪失真比的低通σδ调制器

Country Status (1)

Country Link
CN (1) CN106788444A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832931A (zh) * 2018-05-24 2018-11-16 东南大学 采用外加扰动信号的Delta-Sigma调制器
TWI754232B (zh) * 2019-07-10 2022-02-01 日商歐姆龍股份有限公司 Ad變換裝置、ad變換方法以及訊號處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291150A (zh) * 2011-04-15 2011-12-21 深圳大学 一种sigma-delta调制器
CN105406822A (zh) * 2015-12-01 2016-03-16 浙江大学 开关电容型带通前馈sigma-delta调制器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291150A (zh) * 2011-04-15 2011-12-21 深圳大学 一种sigma-delta调制器
CN105406822A (zh) * 2015-12-01 2016-03-16 浙江大学 开关电容型带通前馈sigma-delta调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEN YAYA等: ""A 200 KHz bandwidth ΣΔ DAC with a spur free modulator"", 《2016 13TH IEEE INTERNATIONAL CONFERENCE ON SOLID-STATE AND INTERGRATED CIRCUIT TECHNOLOGY》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108832931A (zh) * 2018-05-24 2018-11-16 东南大学 采用外加扰动信号的Delta-Sigma调制器
CN108832931B (zh) * 2018-05-24 2022-02-11 东南大学 采用外加扰动信号的Delta-Sigma调制器
TWI754232B (zh) * 2019-07-10 2022-02-01 日商歐姆龍股份有限公司 Ad變換裝置、ad變換方法以及訊號處理裝置

Similar Documents

Publication Publication Date Title
CN107852164B (zh) 抑制前馈δς转换器中的信号传递函数峰化
CN104579346B (zh) 模数转换器
CN102386929B (zh) Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
CN104935342B (zh) 一种动态过采样模/数转换器及其设计方法
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
CN103873064A (zh) Sigma-Delta调变器以及转换方法
US10348326B2 (en) Digital silicon microphone with interpolation
CN103326728B (zh) 一种噪声抑制增强σδ调制器结构
CN103684471A (zh) 三角积分调变器以及三角积分调变方法
CN107911121A (zh) 一种新型的MASH结构Sigma Delta调制器
CN103762990B (zh) 一种噪声抑制能力增强的σδ调制器结构
CN114900189B (zh) 低噪声泄露的mashδς调制器
CN106788444A (zh) 同时实现无杂散、高信噪失真比的低通σδ调制器
TWI636670B (zh) Δ-σ調製器
TW201617802A (zh) 觸控偵測系統、差異積分調變器及其調變方法
CN101599767A (zh) 一种四阶单环局部负反馈Sigma-Delta调制器
US6697000B2 (en) Delta-sigma modulator with feed-forward path
CN108832931A (zh) 采用外加扰动信号的Delta-Sigma调制器
CN104883189B (zh) 包含级间路径的级联结构Sigma-Delta调制器
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器***
Li et al. Digital Decimation Filter Design for a 3 rd-Order Sigma-Delta Modulator with Achieving 129 dB SNR
Gerasta et al. 2-1, 2-2 and 2-1-1 MASH Delta-sigma modulator for 18-bit audio digital to analog converter
CN107222216B (zh) 采用自噪声耦合的二阶连续时间sd模数转换器
Mankani et al. Power and area optimization of decimation filter for application in Sigma Delta ADC
CN101120507A (zh) 一种ad转换器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531

WD01 Invention patent application deemed withdrawn after publication