CN106356351A - 基板结构及其制作方法 - Google Patents

基板结构及其制作方法 Download PDF

Info

Publication number
CN106356351A
CN106356351A CN201510413983.6A CN201510413983A CN106356351A CN 106356351 A CN106356351 A CN 106356351A CN 201510413983 A CN201510413983 A CN 201510413983A CN 106356351 A CN106356351 A CN 106356351A
Authority
CN
China
Prior art keywords
layer
dielectric materials
width
conductive posts
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510413983.6A
Other languages
English (en)
Other versions
CN106356351B (zh
Inventor
许诗滨
许哲玮
刘晋铭
杨智贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510413983.6A priority Critical patent/CN106356351B/zh
Priority to US15/206,485 priority patent/US9805996B2/en
Publication of CN106356351A publication Critical patent/CN106356351A/zh
Application granted granted Critical
Publication of CN106356351B publication Critical patent/CN106356351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种基板结构及其制作方法。基板结构包括一介电材料层、至少一导线层、一金属核心层以及至少一导电柱层。导线层设置于介电材料层的一表面。金属核心层嵌设于介电材料层内，其具有至少一金属块。导电柱层嵌设于介电材料层内并设置于金属核心层以及导线层之间。金属块具有一第一端以及相对于第一端的一第二端。第一端以及第二端其中之一与导电柱层电性连接，且第一端的一宽度与第二端的一宽度不同。

Description

基板结构及其制作方法
技术领域
本发明涉及一种基板结构及其制作方法。更详细地说，本发明涉及一种半导体基板结构及其制作方法。
背景技术
在新一代的电子产品中，用户不但追求更轻薄短小，更要求其具有多功能以及高性能。因此，电子产品制造商必须在集成电路（integrated circuit；IC）有限的区域中，容纳更多电子组件以达成高密度与微型化的要求。据此，电子产品制造商开发了新型封装技术，将电子组件埋入基板中，进而大幅缩小集成电路的封装体积，也缩短电子组件与基板的连接路径。此外，电子产品制造商使用增层技术（build-up）增加布线面积，以符合电子产品的轻薄短小与多功能的趋势。
在高阶技术的需求下，大部分高阶芯片采用覆晶封装（flip chip；FC）制作而成。进一步来说，一种称为芯片尺寸封装（chip scale package；CSP）的方式更是目前主要应用于需要高频／高速运作与轻薄短小的主流产品（例如，智能型移动电话、平板计算机、笔记本电脑或微型数字相机等产品）的封装技术。而对于封装用的基板来说，则朝向细密线路间距、高密度、薄型化、低成本化以及高电气特性发展。
一般使用玻璃纤维作为需大幅薄型化的基板结构中，玻璃纤维的成本过高，其刚性与散热性不如金属材料而使得含有玻璃纤维的基板容易产生翘曲变形，且含有玻璃纤维的基板的雷射钻孔难度也随之增加，进而造成雷射钻孔的孔型不佳而无法满足细密线路的布线要求。同时，反复使用雷射钻孔技术来形成雷射盲孔的叠层结构的加工时间长且制程复杂，因而使得含有玻璃纤维的基板结构不具产业优势。
因此，电子产品制造商在基板结构中使用金属材料来作为基板，以改善前述使用玻璃纤维作为基板的基板结构的缺陷。然而，由于金属材料的导电性因素，在使用金属材料的基板的叠层结构中，需要考虑各层间的通孔的绝缘设计，因而会增加制程的复杂程度。此外，使用金属材料的基板需在同一层结构中同时使用雷射钻孔技术来形成雷射盲孔并使用机械钻孔技术来形成通孔，如此一来将因对位误差所产生的偏移而无法满足细密线路的布线要求。
有鉴于此，如何提供一种具有刚性与散热性且满足细密线路间距、高密度、薄型化、低成本化以及高电气特性的基板结构，乃是业界亟待解决的问题。
发明内容
为提供一种具有刚性与散热性且满足细密线路间距、高密度、薄型化、低成本化以及高电气特性的基板结构，本发明提出如下技术方案：
本发明的一目的在于提供一种基板结构。该基板结构包括一介电材料层、一第一导线层、一第二导线层、一金属核心层、一第一导电柱层以及一第二导电柱层。该第一导线层以及该第二导线层分别设置于该介电材料层的一第一表面以及一第二表面。该金属核心层嵌设于该介电材料层内，其具有至少一金属块。该第一导电柱层嵌设于该介电材料层内并设置于该金属核心层以及该第一导线层之间，其具有至少一导电柱。该第二导电柱层嵌设于该介电材料层内并设置于该金属核心层以及该第二导线层之间，其具有至少一导电柱。该至少一金属块具有一第一端以及相对于该第一端的一第二端。该第一端以及该第二端分别与该第一导电柱层的至少一导电柱以及该第二导电柱层的至少一导电柱电性连接，且该第一端的一宽度与该第二端的一宽度不同。
其中，还包括一内接组件，嵌设于该介电材料层内，具有一导电极层，其中，该导电极层与该第一导电柱层以及该第二导电柱层其中之一电性连接。
其中，该第二端的宽度大于该第一端的宽度。
其中，该介电材料层为一铸模化合物（Molding Compound）层，该铸模化合物层具有酚醛基树脂（Novolac-based Resin）、环氧基树脂（Epoxy-based Resin）以及硅基树脂（Silicone-based Resin）其中之一。
本发明的另一目的在于提供一种基板结构的制作方法。该制作方法包括下列步骤：提供一金属板；蚀刻该金属板以形成一金属核心层，其中，该金属核心层具有多个金属块以及至少一耦接块，各金属块分别具有一第一端以及相对于该第一端的一第二端，且各金属块通过该至少一耦接块部份耦接；于该至少一耦接块以及各金属块上形成一介电材料层；蚀刻该金属核心层以移除该至少一耦接块，并使该第一端的一宽度与该第二端的一宽度不同；于各金属块上形成该介电材料层，使该介电材料层包覆该金属核心层；露出各金属块其中的一的第一端以及第二端；于各金属块其中之一的第一端上形成一第一导电柱层；于各金属块其中之一的第二端上形成一第二导电柱层；于该介电材料层的一第一表面上形成一第一导线层；以及于该介电材料层的一第二表面上形成一第二导线层。
其中，形成一介电材料层的步骤还包括下列步骤：
提供一铸模化合物；
加热该铸模化合物至一液体状态；
将呈现该液体状态的铸模化合物注入各金属块的第一端以及第二端，使呈现该液体状态的铸模化合物包覆该金属核心层；以及
固化呈现该液体状态的铸模化合物以形成一铸模化合物层。
其中，该金属板由铝、铜、不锈钢及其组合其中之一制成。
其中，该第二端的宽度大于该第一端的宽度。
本发明的又一目的在于提供一种基板结构。该基板结构包括一介电材料层、至少一导线层、一金属核心层以及至少一导电柱层。该至少一导线层设置于该介电材料层的一表面。该金属核心层嵌设于该介电材料层内，其具有至少一金属块。该导电柱层嵌设于该介电材料层内并设置于该金属核心层以及该至少一导线层之间。该至少一金属块具有一第一端以及相对于该第一端的一第二端。该第一端以及该第二端其中之一与接该至少一导电柱层电性连，且该第一端的一宽度与该第二端的一宽度不同。
其中，还包括一内接组件，嵌设于该介电材料层内，具有一导电极层，其中，该导电极层与该至少一导电柱层电性连接。
综上所述，本发明的基板结构及其制作方法利用金属材料的基板来取代含有玻璃纤维的基板，同时，以较简易的制作流程形成金属核心层、导电柱层与导线层，并取代传统的使用雷射钻孔技术来形成雷射盲孔并使用机械钻孔技术来形成通孔的流程。据此，本发明的基板结构及其制作方法可达成细密线路的布线要求，以缩小基板尺寸，同时增加电性与信号稳定性，以满足高电气特性，并兼具刚性与散热性。如此一来，将可缩短基板结构的加工时间并大幅降低制作成本。
在参阅附图及随后描述的实施方式后，所属技术领域人员便可了解本发明的其它目的、优点以及本发明的技术手段及实施方式。
附图说明
图1：本发明的第一实施例的基板结构的示意图。
图2：本发明的第二实施例的基板结构的示意图。
图3：本发明的第三实施例的基板结构的制作方法的流程图。
图4A至图4I：本发明的第三实施例的基板结构的制作示意图。
图5：形成介电材料层的流程图。
图6：本发明的第四实施例的基板结构的制作方法的流程图。
图7A至图7D：本发明的第四实施例的基板结构的制作示意图。
附图标记说明
10、20 基板结构
101 介电材料层
1011 第一表面
1013 第二表面
103 第一导线层
105 第二导线层
107A、107B、107C、107D 金属块
109 内接组件
1091 导电极层
111 第一导电柱层
113 第二导电柱层
201 第三导电柱层
203 第四导电柱层
205A、205B 环氧铸模化合物层
401 金属板
403A、403B 耦接块。
具体实施方式
以下将通过实施例来解释本发明内容，本发明的实施例并非用以限制本发明须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明，而非用以限制本发明。需要说明的是，以下实施例及附图中，与本发明非直接相关的组件已省略而未绘示；且附图中各组件间的尺寸关系仅为容易了解，并非用以限制实际比例。
本发明的第一实施例如图1所示，为一基板结构10的示意图。基板结构10包括一介电材料层101、一第一导线层103、一第二导线层105、一金属核心层、一第一导电柱层111、一第二导电柱层113以及一内接组件109。介电材料层101具有一第一表面1011以及一第二表面1013。金属核心层具有多个金属块107A、107B、107C、107D。第一导电柱层111以及第二导电柱层113分别具有多个导电柱。内接组件109还包括一导电极层1091。
介电材料层101为一铸模化合物（Molding Compound）层，其具有酚醛基树脂（Novolac-based Resin）、环氧基树脂（Epoxy-based Resin）、硅基树脂（Silicone-based Resin）或其它适当的铸模化合物，但不以此为限。此外，在本实施例中，金属核心层具有四个金属块107A、107B、107C、107D。然而，在其它实施例中，根据基板结构10的不同用途与类型，金属核心层可具有任意数目的金属块，并不以本实施例所述的四个金属块107A、107B、107C、107D为限。类似地，在本实施例中，第一导电柱层111具有六个导电柱；第二导电柱层113具有二个导电柱。然而，在其它实施例中，根据基板结构10的不同用途与类型，第一导电柱层111以及第二导电柱层113可分别具有任意数目的导电柱，并不以本实施例所述的导电柱的数量为限。
金属块107A具有宽度为X1的一第一端以及相对于第一端的宽度为Y1的一第二端。类似地，金属块107B有宽度为X2的一第一端以及相对于第一端的宽度为Y2的一第二端。金属块107C具有宽度为X3的一第一端以及相对于第一端的宽度为Y3的一第二端。金属块107D具有宽度为X4的一第一端以及相对于第一端的宽度为Y4的一第二端。金属块107B、107D的第一端X2、X4与第一导电柱层111的导电柱电性连接；金属块107B、107D的第二端Y2、Y4与第二导电柱层113的导电柱电性连接。
在本实施例中，金属块107A的第二端的宽度Y1大于第一端的宽度X1；金属块107B的第二端的宽度Y2大于第一端的宽度X2；金属块107C的第二端的宽度Y3大于第一端的宽度X3；金属块107D的第二端的宽度Y4与第一端的宽度X4大约相同。换句话说，金属块107A、107B、107C的第一端的宽度X1、X2、X3分别与第二端的宽度Y1、Y2、Y3不同。
第一导电柱层111嵌设于介电材料层101内，并设置于金属核心层以及第一导线层103之间；同时，第一导电柱层111与金属核心层以及第一导线层103电性连接。类似地，第二导电柱层113嵌设于介电材料层101内，并设置于金属核心层以及第二导线层105之间；同时，第二导电柱层113与金属核心层以及第二导线层105电性连接。
金属块107A、107B、107C、107D以及内接组件109嵌设于介电材料层101内。第一导线层103设置于介电材料层101的第一表面1011。第二导线层105则设置于介电材料层101的第二表面1013。此外，金属块107A、107B、107C、107D设置于第一导电柱层111以及第二导电柱层113之间。在本实施例中，内接组件109的导电极层1091与第一导电柱层111电性连接。然而，在其它实施例中，内接组件109的导电极层1091可因应摆放位置的不同而与第二导电柱层113电性连接，并不以本实施例所述的与第一导电柱层111电性连接为限。
本发明的第二实施例如图2所示，为一基板结构20的示意图。基板结构20的一结构类似于本发明的第一实施例所述的基板结构10的结构，其差异在于基板结构20还包括一第三导电柱层201、一第四导电柱层203以及两个环氧铸模化合物层205A、205B。第三导电柱层201部份与第一导线层103电性连接，并设置于环氧铸模化合物层205A内。第四导电柱层203部份与第二导线层105电性连接，并设置于环氧铸模化合物层205B内。环氧铸模化合物层205A包覆第一导线层103；环氧铸模化合物层205B包覆第二导线层105。
需说明的是，前段所述的基板结构10、20都包括两个导线层，且其导线层分别与导电柱层的导电柱电性连接。然而，在其它实施例中，基板结构10、20可仅包括一个导线层，且其导线层与导电柱层的导电柱电性连接。所属技术领域人员可通过前述的说明了解基板结构10、20的导线层的数量以及导线层与导电柱层的导电柱电性连接的方式，故在此不再赘述。
本发明的第三实施例如图3所示，其为一种基板结构的制作方法的流程图。本实施例所述的制作方法可用于制作一基板结构，例如：第一实施例所述基板结构10。以下将通过图3以及图4A至图4I进一步说明本实施例的基板结构的制作方法。
首先，于步骤301中，提供如图4A绘示的一金属板401。其中，金属板401由铝、铜、不锈钢或其组合制成。
接着，于步骤303中，蚀刻金属板401以形成如图4B绘示的一金属核心层。其中，金属核心层具有多个金属块107A、107B、107C、107D以及两个耦接块403A、403B。金属块107A、107B、107C、107D分别具有一第一端以及相对于第一端的一第二端。同时，金属块107A与金属块107B通过耦接块403A部份耦接；金属块107B与金属块107C通过耦接块403B部份耦接。
于步骤305中，如图4C所示，将内接组件109放置于金属块107C与金属块107D之间。其中，内接组件109包括一导电极层1091。接着，于步骤307中，如图4D所示，于耦接块403A、403B以及金属块107A、107B、107C、107D上形成一介电材料层101。
于步骤309中，如图4E所示，蚀刻金属核心层以移除耦接块403A、403B，并分别使金属块107A、107B、107C的第一端的宽度与第二端的宽度不同。详细来说，金属块107A的第二端的宽度Y1大于第一端的宽度X1；金属块107B的第二端的宽度Y2大于第一端的宽度X2；金属块107C的第二端的宽度Y3大于第一端的宽度X3。
于步骤311中，如图4F所示，于金属块107A、107B、107C、107D上形成介电材料层101，使介电材料层101包覆金属核心层的金属块107A、107B、107C、107D。于步骤313中，如图4G所示，露出导电极层1091并选择性地露出金属块107A、107B、107C、107D的第一端以及第二端。其中，步骤313露出金属块107B、107D第一端以及第二端。
于步骤315中，如图4H所示，于导电极层1091与已露出第一端的金属块107B、107D上形成一第一导电柱层111；并于介电材料层101的一第一表面1011上形成一第一导线层103。详细来说，第一导电柱层111形成于金属块107A、107B、107C、107D其中之一的第一端上。最后，于步骤317中，如图4I所示，于已露出第二端的金属块107B、107D上形成一第二导电柱层113；并于介电材料层101的一第二表面1013上形成一第二导线层105。详细来说，第二导电柱层113形成于金属块107A、107B、107C、107D其中之一的第二端上。
此外，于金属块107A、107B、107C、107D上形成介电材料层101的步骤307与步骤311中，还包括如图5绘示的步骤。首先，于步骤501中，提供一铸模化合物。其中，铸模化合物可为酚醛基树脂、环氧基树脂、硅基树脂或其它适当的铸模化合物。于步骤503中，加热铸模化合物至一液体状态。接着，于步骤505中，将呈现液体状态的铸模化合物注入金属块107A、107B、107C、107D上，使呈现液体状态的铸模化合物包覆金属核心层的金属块107A、107B、107C、107D。最后，于步骤507中，固化呈现液体状态的铸模化合物以形成一铸模化合物层。换句话说，前述的铸模化合物层即为介电材料层101。
本发明的第四实施例如图6所示，其为一种基板结构的制作方法的流程图。本实施例所述的制作方法可用于制作一基板结构，例如：第二实施例所述基板结构20。其中，第6图所示的第四实施例的步骤601至步骤617与本发明的第三实施例的步骤301至步骤317相同，故在此不再赘述。以下将通过图6以及图7A至图7D进一步说明本实施例的基板结构的制作方法的后续步骤。
于步骤619中，于第一导线层103上形成如图7A绘示的一第三导电柱层201。其中，第三导电柱层201部份与第一导线层103电性连接。于步骤621中，于第二导线层105上形成如图7B绘示的一第四导电柱层203。其中，第四导电柱层203部份与第二导线层105电性连接。
接着，于步骤623中，形成如图7C绘示的一环氧铸模化合物层205A。其中，环氧铸模化合物层205A包覆第一导线层103。最后，于步骤625中，形成如第7D图绘示的一环氧铸模化合物层205B。其中，环氧铸模化合物层205B包覆第二导线层105。
综上所述，本发明的基板结构及其制作方法利用金属材料的基板来取代含有玻璃纤维的基板，同时，以较简易的制作流程形成金属核心层、导电柱层与导线层，并取代传统的使用雷射钻孔技术来形成雷射盲孔并使用机械钻孔技术来形成通孔的流程。据此，本发明的基板结构及其制作方法可达成细密线路的布线要求，以缩小基板尺寸，同时增加电性与信号稳定性，以满足高电气特性，并兼具刚性与散热性。如此一来，将可缩短基板结构的加工时间并大幅降低制作成本。
上述的实施例仅用来例举本发明的实施状态，以及阐释本发明的技术特征，并非用来限制本发明的保护范围。本领域技术人员可轻易完成的改变或均等性的安排均属于本发明要求的保护范围，本发明的保护范围应以权利要求书中限定的为准。

Claims (10)

1.一种基板结构，其特征在于：其包括：
一介电材料层；
一第一导线层，设置于该介电材料层的一第一表面；
一第二导线层，设置于该介电材料层的一第二表面；
一金属核心层，其嵌设于该介电材料层内，具有至少一金属块；
一第一导电柱层，其嵌设于该介电材料层内并设置于该金属核心层以及该第一导线层之间，具有至少一导电柱；以及
一第二导电柱层，其嵌设于该介电材料层内并设置于该金属核心层以及该第二导线层之间，具有至少一导电柱；
其中，该至少一金属块具有一第一端以及相对于该第一端的一第二端，该第一端以及该第二端分别与该第一导电柱层的至少一导电柱以及该第二导电柱层的至少一导电柱电性连接，且该第一端的一宽度与该第二端的一宽度不同。
2.如权利要求1所述的基板结构，其特征在于：还包括一内接组件，嵌设于该介电材料层内，具有一导电极层，其中，该导电极层与该第一导电柱层以及该第二导电柱层其中之一电性连接。
3.如权利要求1所述的基板结构，其特征在于：该第二端的宽度大于该第一端的宽度。
4.如权利要求1所述的基板结构，其特征在于：该介电材料层为一铸模化合物（Molding Compound）层，该铸模化合物层具有酚醛基树脂（Novolac-based Resin）、环氧基树脂（Epoxy-based Resin）以及硅基树脂（Silicone-based Resin）其中之一。
5.一种基板结构的制作方法，其特征在于：包括下列步骤：
提供一金属板；
蚀刻该金属板以形成一金属核心层，其中，该金属核心层具有多个金属块以及至少一耦接块，各金属块分别具有一第一端以及相对于该第一端的一第二端，且各金属块通过该至少一耦接块部份耦接；
于该至少一耦接块以及各金属块上形成一介电材料层；
蚀刻该金属核心层以移除该至少一耦接块，并使该第一端的一宽度与该第二端的一宽度不同；
于各金属块上形成该介电材料层，使该介电材料层包覆该金属核心层；
露出各金属块其中之一的第一端以及第二端；
于各金属块其中之一的第一端上形成一第一导电柱层；
于各金属块其中之一的第二端上形成一第二导电柱层；
于该介电材料层的一第一表面上形成一第一导线层；以及
于该介电材料层的一第二表面上形成一第二导线层。
6.如权利要求5所述的制作方法，其特征在于：形成一介电材料层的步骤还包括下列步骤：
提供一铸模化合物；
加热该铸模化合物至一液体状态；
将呈现该液体状态的铸模化合物注入各金属块的第一端以及第二端，使呈现该液体状态的铸模化合物包覆该金属核心层；以及
固化呈现该液体状态的铸模化合物以形成一铸模化合物层。
7.如权利要求5所述的制作方法，其特征在于：该金属板由铝、铜、不锈钢及其组合其中之一制成。
8.如权利要求5所述的制作方法，其特征在于：该第二端的宽度大于该第一端的宽度。
9.一种基板结构，其特征在于：其包括：
一介电材料层；
至少一导线层，设置于该介电材料层的一表面；
一金属核心层，其嵌设于该介电材料层内，具有至少一金属块；以及
至少一导电柱层，其嵌设于该介电材料层内并设置于该金属核心层以及该至少一导线层之间；
其中，该至少一金属块具有一第一端以及相对于该第一端的一第二端，该第一端以及该第二端其中之一与该至少一导电柱层电性连接，且该第一端的一宽度与该第二端的一宽度不同。
10.如权利要求9所述的基板结构，其特征在于：还包括一内接组件，嵌设于该介电材料层内，具有一导电极层，其中，该导电极层与该至少一导电柱层电性连接。
CN201510413983.6A 2015-07-15 2015-07-15 基板结构及其制作方法 Active CN106356351B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510413983.6A CN106356351B (zh) 2015-07-15 2015-07-15 基板结构及其制作方法
US15/206,485 US9805996B2 (en) 2015-07-15 2016-07-11 Substrate structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510413983.6A CN106356351B (zh) 2015-07-15 2015-07-15 基板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106356351A true CN106356351A (zh) 2017-01-25
CN106356351B CN106356351B (zh) 2019-02-01

Family

ID=57776114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510413983.6A Active CN106356351B (zh) 2015-07-15 2015-07-15 基板结构及其制作方法

Country Status (2)

Country Link
US (1) US9805996B2 (zh)
CN (1) CN106356351B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201810052WA (en) * 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
JP2023020516A (ja) * 2021-07-30 2023-02-09 イビデン株式会社 プリント配線板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123852A (zh) * 2006-08-11 2008-02-13 三井金属矿业株式会社 电路基板及其制造方法
CN101170088A (zh) * 2006-10-27 2008-04-30 台湾积体电路制造股份有限公司 半导体封装结构及其形成方法
CN101609830A (zh) * 2008-06-16 2009-12-23 三星电机株式会社 包括嵌入其中的电子部件的印刷电路板及其制造方法
CN102088013A (zh) * 2009-12-02 2011-06-08 杨文焜 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
CN102448247A (zh) * 2010-10-07 2012-05-09 三星电机株式会社 其内嵌有电子组件的印刷电路板
CN103021885A (zh) * 2012-12-10 2013-04-03 华天科技（西安）有限公司 一种基于喷砂的扁平封装件制作工艺
US20130119553A1 (en) * 2011-11-10 2013-05-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
KR100965339B1 (ko) * 2008-06-04 2010-06-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
JP4669567B1 (ja) * 2010-02-24 2011-04-13 エンパイア テクノロジー ディベロップメント エルエルシー 配線基板及びその製造方法
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8258055B2 (en) 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US20130242493A1 (en) 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
JP5143972B1 (ja) * 2012-08-16 2013-02-13 太陽誘電株式会社 高周波回路モジュール
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
JP5117632B1 (ja) * 2012-08-21 2013-01-16 太陽誘電株式会社 高周波回路モジュール
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
JP5261624B1 (ja) * 2012-11-05 2013-08-14 太陽誘電株式会社 回路モジュール
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
JP5306551B1 (ja) * 2012-11-27 2013-10-02 太陽誘電株式会社 多層回路基板
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
JP6034725B2 (ja) * 2013-03-05 2016-11-30 太陽誘電株式会社 カメラモジュール
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
KR102080663B1 (ko) * 2013-07-15 2020-02-24 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US9160825B2 (en) * 2013-10-30 2015-10-13 Taiyo Yuden Co., Ltd. Communication module
JP5456935B1 (ja) * 2013-10-30 2014-04-02 太陽誘電株式会社 回路モジュール
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
JP5750528B1 (ja) * 2014-03-26 2015-07-22 太陽誘電株式会社 部品内蔵回路基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123852A (zh) * 2006-08-11 2008-02-13 三井金属矿业株式会社 电路基板及其制造方法
CN101170088A (zh) * 2006-10-27 2008-04-30 台湾积体电路制造股份有限公司 半导体封装结构及其形成方法
CN101609830A (zh) * 2008-06-16 2009-12-23 三星电机株式会社 包括嵌入其中的电子部件的印刷电路板及其制造方法
CN102088013A (zh) * 2009-12-02 2011-06-08 杨文焜 具有晶粒埋入式以及双面覆盖重增层之基板结构及其方法
CN102448247A (zh) * 2010-10-07 2012-05-09 三星电机株式会社 其内嵌有电子组件的印刷电路板
US20130119553A1 (en) * 2011-11-10 2013-05-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN103021885A (zh) * 2012-12-10 2013-04-03 华天科技（西安）有限公司 一种基于喷砂的扁平封装件制作工艺

Also Published As

Publication number Publication date
US20170019995A1 (en) 2017-01-19
US9805996B2 (en) 2017-10-31
CN106356351B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
US9536864B2 (en) Package structure and its fabrication method
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
US20160095203A1 (en) Circuit board
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN101877349B (zh) 半导体模块及便携式设备
KR20130021689A (ko) 반도체 패키지 및 그 제조 방법
CN103021982B (zh) 集成电路及制造方法
CN105321926A (zh) 封装装置及其制作方法
TW201803073A (zh) 電氣互連橋接技術
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
CN104604345A (zh) 布线板及布线板的制造方法
CN106356351A (zh) 基板结构及其制作方法
CN107845610B (zh) 基板结构及其制作方法
US20200303336A1 (en) Module
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN106067447A (zh) 半导体封装件及其制造方法
US20070138632A1 (en) Electronic carrier board and package structure thereof
CN203055903U (zh) 多层封装基板构造
TWI582902B (zh) 基板結構及其製作方法
CN105244340A (zh) 封装基板、覆晶封装电路及其制作方法
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN202940236U (zh) 封装基板构造
CN103489790A (zh) 芯片扇出封装结构的封装方法
CN203491244U (zh) 一种封装结构
JP2019068039A (ja) 受動電気コンポーネントを集積したパッケージオンパッケージの方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180209

Address after: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Applicant after: Phoenix pioneer Limited by Share Ltd

Address before: No. 458, 17, Xinxing Road, Hukou Township, Hsinchu County, Taiwan, China

Applicant before: Persistent strength or power Science and Technology Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200709

Address after: No. 17, 458 Xinxing Road, Hukou Township, Hsinchu County, Taiwan, China

Patentee after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee before: PHOENIX & Corp.

TR01 Transfer of patent right