CN106098749A - 一种硅衬底上AlGaN/GaN异质结构及其生长方法 - Google Patents

一种硅衬底上AlGaN/GaN异质结构及其生长方法 Download PDF

Info

Publication number
CN106098749A
CN106098749A CN201610515621.2A CN201610515621A CN106098749A CN 106098749 A CN106098749 A CN 106098749A CN 201610515621 A CN201610515621 A CN 201610515621A CN 106098749 A CN106098749 A CN 106098749A
Authority
CN
China
Prior art keywords
gan
algan
silicon substrate
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610515621.2A
Other languages
English (en)
Inventor
潘磊
董逊
李忠辉
倪金玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201610515621.2A priority Critical patent/CN106098749A/zh
Publication of CN106098749A publication Critical patent/CN106098749A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种硅衬底上AlGaN/GaN异质结构及生长方法,首先通入氨气对Si(111)衬底进行表面氮化处理;再在Si衬底上生长AlN成核层;生长Al组分阶梯递减的AlxGa1‑xN缓冲层和AlN/GaN超晶格作为复合应力缓冲层;在缓冲层上依次生长GaN沟道层、AlGaN势垒层和GaN盖帽层。本发明通过调节AlN成核层的生长工艺以及引入AlxGa1‑xN中间层和AlN‑GaN超晶格结构作为复合应力缓冲层,能够有效控制外延薄膜中的应力,同时降低氮化镓外延层中的穿透位错密度,得到Si衬底上无裂纹、低翘曲度的高质量AlGaN/GaN异质结外延材料。

Description

一种硅衬底上AlGaN/GaN异质结构及其生长方法
技术领域
本发明涉及半导体材料生长领域,尤其是一种硅衬底上AlGaN/GaN异质结构及生长方法。
背景技术
作为第三代半导体的GaN材料具有禁带宽度大、临界击穿场强大、热导率高、饱和漂移速度高以及化学和热力学性稳定性好等诸多优点。特别地,因为具有很强的极化效应,AlGaN/GaN异质结构可以产生高达约1013cm-2浓度的二维电子气,基于该结构的高电子迁移率晶体管由于具有高的电流密度、临界击穿电压和电子迁移率,使其在微波功率和高温电子器件领域具有十分重要的的应用价值。
由于缺少可用的GaN单晶衬底,目前GaN材料主要在SiC、蓝宝石和Si衬底上通过异质外延生长的方法得到。但是,蓝宝石由于硬度高、导电性和导热性差等原因,对后期器件加工和应用带来很多不便,SiC同样存在硬度高且成本昂贵的不足之处,而价格低廉的Si衬底由于有着尺寸大、导热导电性能好以及成熟的器件加工工艺等优势,使得Si基GaN器件在规模化生产和应用上具有其它衬底材料无可比拟的成本优势,Si衬底上的GaN薄膜外延生长技术和相关机理研究也一直受到国内外学者和业界的广泛关注。
但是,在Si衬底上实现高质量的GaN薄膜外延生长是十分困难的,首先,衬底中的Si还会与反应室残留物以及III、V族元素发生反应,高温下金属Ga会与Si衬底发生回熔刻蚀反应,同时衬底中的Si原子也会向缓冲层扩散,从而导致外延层出现区域性的表面缺陷和破坏;另外,GaN和衬底之间存在着非常严重的晶格常数失配(17%)和热失配(56%),会在外延层中引入大量的位错和张应力,尤其是在生长结束的降温过程中进一步形成张应力的积累,从而造成外延片的形变翘曲,严重的还会使外延薄膜产生龟裂,而且外延片的翘曲和薄膜龟裂现象会随着外延衬底尺寸和外延厚度的增加会变得愈发严重。
Si基GaN薄膜的外延生长需要尽可能的降低Si与GaN之间的晶格失配和热失配的影响,常使用的方法有AlN成核层、AlGaN和超晶格结构应力缓冲中间层等技术。但是即使采用这些方法,要想获得Si衬底上高质量的GaN薄膜,仍然存在生长工艺条件和外延结构组合的问题。
发明内容
发明目的:针对上述现有技术存在的缺陷,本发明旨在提供一种硅衬底上AlGaN/GaN异质结构及生长方法,改善GaN外延层的晶体质量并缓解失配应力,避免外延薄膜表面裂纹的产生,抑制外延片的形变翘曲。
技术方案:一种硅衬底上AlGaN/GaN异质结构,在硅衬底上自下而上依次包括AlN成核层、AlxGa1-xN缓冲层、AlN/GaN超晶格缓冲层、GaN沟道层、AlGaN势垒层及GaN盖帽层。
进一步的,所述AlN成核层的厚度为100~250nm。
进一步的,所述AlxGa1-xN缓冲层的厚度为300~1200nm,所述AlxGa1-xN缓冲层的Al组分自下而上递减变化,X的值为0.7~0.3。
进一步的,所述GaN沟道层的厚度为0.5~1.5μm。
一种硅衬底上AlGaN/GaN异质结构的生长方法,在硅衬底上自下而上依次生长AlN成核层、AlxGa1-xN缓冲层、AlN/GaN超晶格缓冲层、GaN沟道层、AlGaN势垒层及GaN盖帽层。
进一步的,在生长AlN成核层之前向反应室中通入氨气,对硅衬底表面进行氮化处理,其中氮化处理的氨气流速为5~10L/min,温度为850~950℃,氮化处理持续时间为10~20s。
进一步的,所述AlN成核层的厚度为100~250nm,生长时反应室中氨气和三甲基铝的摩尔比为2000~4000,生长温度为950~1050℃。
进一步的,所述AlxGa1-xN缓冲层的厚度为300~1200nm,生长温度为1000~1100℃,其中AlxGa1-xN缓冲层的Al摩尔组分自下而上递减变化,X的值为0.7~0.3。
进一步的,所述AlN/GaN超晶格缓冲层的生长温度为1000~1100℃,生长10~100个周期,每个周期中AlN的厚度为3~6nm,GaN的厚度为18~28nm。
进一步的,所述GaN沟道层的生长温度为1000~1100℃,厚度为0.5~1.5μm。
有益效果:本发明提供一种硅衬底上AlGaN/GaN异质结构及生长方法,能够避免Si衬底与Ga发生回熔刻蚀反应,充分缓解外延层中的失配应力并降低穿透位错密度,从而有效改善AlGaN/GaN异质结材料的表面形貌和晶体质量,基于该材料结构的高电子迁移率晶体管具有较高的电子迁移率和二维电子气浓度,而且具有材料均匀性和生长工艺重复性好的优点。
附图说明
图1是本发明中硅衬底上AlGaN/GaN异质结的外延生长结构示意图。
图2是是本发明中硅衬底上AlGaN/GaN异质结表面的原子力显微镜(AFM)图像。
图3是本发明中硅衬底上AlGaN/GaN异质结外延片翘曲度的应力测试结果。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合附图和具体实施例,对本发明进一步详细说明。
实施例1:
如图1所示,一种硅衬底上AlGaN/GaN异质结构,在硅衬底上自下而上依次包括AlN成核层、AlxGa1-xN缓冲层、AlN/GaN超晶格缓冲层、GaN沟道层、AlGaN势垒层及GaN盖帽层。
本发明中所述“上”、“下”等位置关系为基于附图所示的相对位置关系,仅是为了便于描述,而不是指示或暗示所指部分必须具有特定的方位,因此不能理解为对本发明的限制。
其中,AlN成核层的厚度为100~250nm,AlxGa1-xN缓冲层的厚度为300~1200nm,AlxGa1-xN缓冲层的Al组分自下而上递减变化,X的值为0.7~0.3,GaN沟道层的厚度为0.5~1.5μm,AlGaN势垒层厚度为20~30nm,Al组分为20%~30%,GaN盖帽层的厚度为2~3nm。
该硅衬底上AlGaN/GaN异质结构的生长方法,在硅衬底上自下而上依次生长AlN成核层、AlxGa1-xN缓冲层、AlN/GaN超晶格缓冲层、GaN沟道层、AlGaN势垒层及GaN盖帽层,下面以MOCVD(金属有机物化学气相沉积)方法为例,具体包括如下步骤:
(1)将Si(111)衬底1置于MOCVD反应室中,在氢气气氛下进行高温烘烤处理,处理温度为1050℃。
(2)氮化处理的温度为850~950℃,本实施例中将反应室温度降至950℃,通入氨气对硅衬底1表面进行氮化处理,其中氨气流速为5~10L/min,氮化处理的时间为10~20s,其作用是在硅衬底表面形成一层厚度为2~3nm的非晶态SiNx层,可以阻挡衬底中的Si向上层扩散,从而避免GaN生长时Si与Ga发生回熔刻蚀反应。
(3)保持温度不变,生长AlN成核层2,AlN成核层2的厚度为100~250nm,本实施例中选择AlN成核层2的生长厚度介于150~200nm之间,其中氨气与三甲基铝的摩尔比(即V/III比)为2000~4000。
(4)保持温度不变,AlxGa1-xN缓冲层的厚度为300~1200nm,本实施例选择在高温AlN成核层2上生长厚度为1μm且Al组分渐变的AlXGa1-XN缓冲层3,Al组分X从下到上由0.7渐变到0.3,该层的作用是提供晶格过渡和缓解失配应力。
(5)在AlXGa1-XN缓冲层3上生长AlN/GaN超晶格缓冲层4,每个超晶格周期的生长厚度AlN和GaN分别为3~6nm和18~28nm,生长10~100个周期,本实施例中选择AlN和GaN的生长厚度分别为5nm和20nm,生长50个周期,该层的作用是阻挡穿透位错并提供应力调控。
(6)在AlN/GaN超晶格缓冲层4上生长厚度为0.5~1.5μm的GaN沟道层5,本实施例中GaN沟道层5的厚度为1μm。
(7)在GaN沟道层5上生长Al组分为25%的AlGaN势垒层6,生长厚度为25nm。
(8)在AlGaN势垒层6上生长GaN盖帽层7,生长厚度为2nm。
如图2所示,采用原子力显微镜表征AlGaN/GaN异质结外延材料的表面形貌,表面原子台阶清晰可见,均方根粗糙度为0.31nm。
如图3所示,采用应力测试仪测量Si基AlGaN/GaN异质结外延片的形变翘曲情况,表征圆片弯曲度的bow和warp值分别为-23μm和30μm,表明通过本实施例生长的外延片的应力控制较好。
实施例2:
本实施例也提供了一种硅衬底上AlGaN/GaN异质结构及其生长方法,其结构及方法与实施例1中所述的大概相同,二者的区别在于:步骤(2)中将反应室温度降至850℃,步骤(3)中所述AlN成核层2的厚度为100nm,步骤(4)中所述AlxGa1-xN缓冲层的厚度为300nm,步骤(5)中所述每个超晶格周期的生长厚度AlN和GaN分别为3nm和18nm,生长100个周期,步骤(6)中所述GaN沟道层5的厚度为0.5μm,步骤(7)中所述AlGaN势垒层6的生长厚度为20nm,Al组分为20%,步骤(8)中所述GaN盖帽层7的生长厚度为2.5nm。
实施例3:
本实施例也提供了一种硅衬底上AlGaN/GaN异质结构及其生长方法,其结构及方法与实施例1中所述的大概相同,二者的区别在于:步骤(2)中将反应室温度降至900℃,步骤(3)中所述AlN成核层2的厚度为250nm,步骤(4)中所述AlxGa1-xN缓冲层的厚度为1200nm,步骤(5)中所述每个超晶格周期的生长厚度AlN和GaN分别为6nm和28nm,生长10个周期,步骤(6)中所述GaN沟道层5的厚度为1.5μm,步骤(7)中所述AlGaN势垒层6的生长厚度为30nm,Al组分为30%,步骤(8)中所述GaN盖帽层7的生长厚度为3nm。
上述实施例已经具体描述和展示了本发明的技术方法和实施效果,对于本领域的专业人员来说,在了解了本发明的内容和原理后,能够在不背离本发明的原理和范围的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种硅衬底上AlGaN/GaN异质结构,其特征在于,在硅衬底(1)上自下而上依次包括AlN成核层(2)、AlxGa1-xN缓冲层(3)、AlN/GaN超晶格缓冲层(4)、GaN沟道层(5)、AlGaN势垒层(6)及GaN盖帽层(7)。
2.根据权利要求1所述的一种硅衬底上AlGaN/GaN异质结构,其特征在于,所述AlN成核层(2)的厚度为100~250nm。
3.根据权利要求1所述的一种硅衬底上AlGaN/GaN异质结构,其特征在于,所述AlxGa1-xN缓冲层(3)的厚度为300~1200nm,所述AlxGa1-xN缓冲层(3)的Al组分自下而上递减变化,X的值为0.7~0.3。
4.根据权利要求1所述的一种硅衬底上AlGaN/GaN异质结构,其特征在于,所述GaN沟道层(5)的厚度为0.5~1.5μm。
5.一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,在硅衬底(1)上自下而上依次生长AlN成核层(2)、AlxGa1-xN缓冲层(3)、AlN/GaN超晶格缓冲层(4)、GaN沟道层(5)、AlGaN势垒层(6)及GaN盖帽层(7)。
6.根据权利要求5所述的一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,在生长AlN成核层(2)之前向反应室中通入氨气,对硅衬底表面进行氮化处理,其中氮化处理的氨气流速为5~10L/min,温度为850~950℃,氮化处理持续时间为10~20s。
7.根据权利要求5所述的一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,所述AlN成核层(2)的厚度为100~250nm,生长时反应室中氨气和三甲基铝的摩尔比为2000~4000,生长温度为950~1050℃。
8.根据权利要求5所述的一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,所述AlxGa1-xN缓冲层(3)的厚度为300~1200nm,生长温度为1000~1100℃,其中AlxGa1-xN缓冲层(3)的Al摩尔组分自下而上递减变化,X的值为0.7~0.3。
9.根据权利要求5所述的一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,所述AlN/GaN超晶格缓冲层(4)的生长温度为1000~1100℃,生长10~100个周期,每个周期中AlN的厚度为3~6nm,GaN的厚度为18~28nm。
10.根据权利要求5所述的一种硅衬底上AlGaN/GaN异质结构的生长方法,其特征在于,所述GaN沟道层(5)的生长温度为1000~1100℃,厚度为0.5~1.5μm。
CN201610515621.2A 2016-06-30 2016-06-30 一种硅衬底上AlGaN/GaN异质结构及其生长方法 Pending CN106098749A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610515621.2A CN106098749A (zh) 2016-06-30 2016-06-30 一种硅衬底上AlGaN/GaN异质结构及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610515621.2A CN106098749A (zh) 2016-06-30 2016-06-30 一种硅衬底上AlGaN/GaN异质结构及其生长方法

Publications (1)

Publication Number Publication Date
CN106098749A true CN106098749A (zh) 2016-11-09

Family

ID=57213505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610515621.2A Pending CN106098749A (zh) 2016-06-30 2016-06-30 一种硅衬底上AlGaN/GaN异质结构及其生长方法

Country Status (1)

Country Link
CN (1) CN106098749A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108120752A (zh) * 2017-12-26 2018-06-05 中山大学 一种具有空气桥参比电极遮光结构的传感器芯片及制备方法
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术
CN111009599A (zh) * 2020-01-02 2020-04-14 江西乾照光电有限公司 一种led外延片及其制备方法
CN111052307A (zh) * 2017-08-28 2020-04-21 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法
CN111477535A (zh) * 2019-12-31 2020-07-31 厦门市三安集成电路有限公司 一种复合硅衬底及其制备方法和应用
CN112670164A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
CN114038963A (zh) * 2021-02-10 2022-02-11 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法
WO2022170564A1 (zh) * 2021-02-10 2022-08-18 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
CN104054166A (zh) * 2012-01-16 2014-09-17 夏普株式会社 异质结型场效应晶体管用的外延晶片
CN104201196A (zh) * 2014-08-13 2014-12-10 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001127A1 (en) * 2007-12-27 2011-01-06 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
CN104054166A (zh) * 2012-01-16 2014-09-17 夏普株式会社 异质结型场效应晶体管用的外延晶片
CN104201196A (zh) * 2014-08-13 2014-12-10 中国电子科技集团公司第五十五研究所 表面无微裂纹的Si基III族氮化物外延片

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111052307B (zh) * 2017-08-28 2023-10-03 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法
CN111052307A (zh) * 2017-08-28 2020-04-21 硅电子股份公司 异质外延晶片和用于制造异质外延晶片的方法
CN108120752A (zh) * 2017-12-26 2018-06-05 中山大学 一种具有空气桥参比电极遮光结构的传感器芯片及制备方法
CN108120752B (zh) * 2017-12-26 2023-11-24 中山大学 一种具有空气桥参比电极遮光结构的传感器芯片及制备方法
CN109638066A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN110379854A (zh) * 2019-07-26 2019-10-25 同辉电子科技股份有限公司 一种适用于功率器件的氮化镓外延技术
CN111477535A (zh) * 2019-12-31 2020-07-31 厦门市三安集成电路有限公司 一种复合硅衬底及其制备方法和应用
CN111009599A (zh) * 2020-01-02 2020-04-14 江西乾照光电有限公司 一种led外延片及其制备方法
CN112670164A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
CN112670164B (zh) * 2020-12-24 2023-01-24 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法
CN114038963B (zh) * 2021-02-10 2022-11-29 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法
WO2022170564A1 (zh) * 2021-02-10 2022-08-18 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法
CN114038963A (zh) * 2021-02-10 2022-02-11 重庆康佳光电技术研究院有限公司 外延结构、发光器件和外延结构的制作方法

Similar Documents

Publication Publication Date Title
CN106098749A (zh) 一种硅衬底上AlGaN/GaN异质结构及其生长方法
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
WO2019218581A1 (zh) 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
EP1614775B1 (en) Method of improving surface flatness of aluminium nitride crystal.
CN109065438B (zh) AlN薄膜的制备方法
CN109346400B (zh) 一种高质量Ga2O3薄膜及其异质外延制备方法
US20200056302A1 (en) Elimination of Basal Plane Dislocation and Pinning the Conversion Point Below the Epilayer Interface for SiC Power Device Applications
CN110024083A (zh) 半导体衬底
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP2005350321A (ja) 窒化物半導体成長用基板
US11869942B2 (en) Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板
Deura et al. Effect of Ga content on crystal shape in micro-channel selective-area MOVPE of InGaAs on Si
JP2007142003A (ja) Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP5733258B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
CN104465720A (zh) 一种半导体外延结构及其生长方法
JP4933513B2 (ja) 窒化物半導体成長用基板
Moon et al. A study of GaN regrowth on the micro‐facetted GaN template formed by in‐situ thermal etching
Cheng et al. AlGaN‐based heterostructures grown on 4 inch Si (111) by MOVPE
JP2015207618A (ja) 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
CN106057658B (zh) 气相生长方法
Yu et al. Experimental study of two-step growth of thin AlN film on 4H-SiC substrate by Metalorganic Chemical Vapor Deposition
Narukawa et al. Study of high-quality and crack-free GaN growth on 3C-SiC/separation by implanted oxygen (111)
Sakharov et al. AlGaN HEMT Structures Grown on Miscut Si (111) Wafers. Materials 2023, 16, 4265
WO2023162938A1 (ja) GaNエピタキシャル基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109