CN105633043A - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105633043A CN105633043A CN201410609236.5A CN201410609236A CN105633043A CN 105633043 A CN105633043 A CN 105633043A CN 201410609236 A CN201410609236 A CN 201410609236A CN 105633043 A CN105633043 A CN 105633043A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- metal pedestal
- semiconductor device
- opening portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,半导体衬底上形成有第一保护层和位于第一保护层的第一开口部分中的金属垫层;在第一保护层和金属垫层上形成第二保护层;在第二保护层中形成暴露金属垫层的第二开口部分,使得第二保护层的一部分覆盖金属垫层的边缘部分;在金属垫层和第二保护层上形成凸块下金属化结构,凸块下金属化结构与金属垫层电性连接;以及在凸块下金属化结构上形成焊料凸块。根据本发明的方法,在制造第二保护层时,缩小其开口部分的尺寸,使得第二保护层与金属垫层相接触。第二保护层可以分散由于凸块金属与UBM金属的膨胀所造成的应力,避免前段工艺形成的介电层的断裂。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
现代集成电路由数百万的有源和/或无源器件(例如晶体管、二极管、电阻、电容和电感等)组成。这些器件最初相互隔离,随后互连在一起以形成功能性电路。在互连结构的顶部上,金属接合垫形成在各自的芯片的表面上并且露出来。可以经由金属接合垫将芯片电性连接至封装衬底或另一个晶粒。在典型的凸块形成工艺中,首先在互连结构的金属接合垫上形成凸块下金属化(UBM)层,之后形成焊料凸块。
图1示出了现有技术中形成有焊料凸块的半导体器件的剖面示意图。在经过半导体前段工艺之后,在晶圆上形成了许多芯片。在单个芯片中,包括以下结构。首先包括半导体衬底101,在半导体衬底101表面形成有第一保护层102,该第一保护层(例如钝化层)102中间的开口部分中形成有金属垫层103。之后可以在该芯片上形成焊料凸块,包括以下过程。在第一保护层102上方形成第二保护层(即再涂布保护层)104。在金属垫层103和第二保护层104上方形成UBM结构105,其示意性地示出为包括第一金属层105a和第二金属层105b。最后,在UBM结构105上形成焊料凸块106。
在现有技术中,该第二保护层104的开口部分直接对应于下方芯片的开口部分的大小,也就是说,如图1所示,第二保护层104将仅与第一保护层102接触而不与金属垫层103接触。由于凸块金属与UBM金属在高温的时候膨胀系数不同,因此会产生下应力,如图1中的箭头所示。下应力会压迫芯片中的介电层,并且由于该应力无法分散而造成介电层断裂,进而造成电性测试失败。
发明内容
针对现有技术的不足,本发明提供了一种半导体器件的制造方法。所述方法包括:提供半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层;在所述第一保护层和所述金属垫层上形成第二保护层;在所述第二保护层中形成暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分;在所述金属垫层和所述第二保护层上形成UBM结构,所述UBM结构与所述金属垫层电性连接;以及在所述UBM结构上形成焊料凸块。
可选地,所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。
可选地,所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。
可选地,所述UBM结构包括单层或多层导电材料,所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。
根据本发明的另一方面,提供了一种半导体器件。所述半导体器件包括:半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层;在所述第一保护层和所述金属垫层上形成的第二保护层,所述第二保护层具有暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分;在所述金属垫层和所述第二保护层上形成的UBM结构,所述UBM结构与所述金属垫层电性连接;以及在所述UBM结构上形成的焊料凸块。
可选地,所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。
可选地,所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。
可选地,所述UBM结构包括单层或多层导电材料,所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。
根据本发明的又一方面,提供了一种电子装置,包括根据上述方法制造的所述半导体器件。
根据本发明提供的方法,在制造第二保护层时,缩小其开口部分的尺寸,使得第二保护层与金属垫层相接触。由于第二保护层具有弹性,因此其可以分散由于凸块金属与UBM金属的膨胀所造成的应力,避免前段工艺形成的介电层的断裂,进而可以提高半导体器件的可靠性及良率。
为了使本发明的目的、特征和优点更明显易懂,特举较佳实施例,并结合附图,做详细说明如下。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中:
图1示出了现有技术中形成有焊料凸块的半导体器件的剖面示意图;
图2a-2e示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图;以及
图3示出根据本发明实施例的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件的制造方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
实施例一
下面,参照图2a-2e以及图3来描述本发明提出的半导体器件的制造方法的详细步骤。
图2a-2e示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图。
首先,参考图2a,提供半导体衬底201,所述半导体衬底201上形成有第一保护层202和位于所述第一保护层202的第一开口部分203中的金属垫层204。
所述半导体衬底201的构成材料可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在所述半导体衬底201的表面形成有各种集成电路器件(未示出),诸如晶体管(例如金属氧化物半导体场效应晶体管(MOSFET)、互补型金属氧化物半导体(CMOS)晶体管等)、二极管、电阻、电容、电感等。在半导体衬底201中可以形成有隔离结构以用于限定并隔离各集成电路器件。所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
第一保护层202是钝化层,其可以由单层或者多层膜构成。在一个实施例中,第一保护层202包括氧化硅层以及位于氧化硅层上方的氮化硅层。第一保护层202可以实现电绝缘,并且可以隔离尘埃和湿气,保护芯片不受腐蚀和其它损害。
金属垫层204的材料包括但不限于:铜、铝、铜合金或其他导电材料,其可以采用本领域已知的任何合适的工艺形成。
接下来,参考图2b,在所述第一保护层202和所述金属垫层204上形成第二保护层205。所述第二保护层205的材料可以是聚合物,诸如聚酰亚胺(PI)或聚苯并恶唑(PBO)等。采用聚合物形成的第二保护层205可以起到应力缓冲的作用。可以采用例如旋转涂布的方式来形成所述第二保护层205。
接下来,参考图2c,在所述第二保护层205中形成暴露所述金属垫层204的第二开口部分206,使得所述第二保护层205的一部分覆盖所述金属垫层204的边缘部分。如图2c所示,通过使第二开口部分206的宽度小于第一开口部分203的宽度,可以使第二保护层205与金属垫层204相接触。在一个实施例中,利用光刻和刻蚀工艺图案化所述第二保护层205以形成所述第二开口部分206。具体地,可以在所述第二保护层205上形成光刻胶层(未示出),通过曝光、显影步骤在光刻胶层上留下第二开口部分206的图案,之后以光刻胶层为掩膜刻蚀第二保护层205以形成第二开口部分206。最后通过灰化等方式去除光刻胶层。在一个实施例中,以同心圆的方式制造具有第二开口部分206的第二保护层205,所形成的第二开口部分206在与所述半导体衬底201的表面平行的面上(即从半导体器件的顶视图看)呈圆形。
接下来,参考图2d,在所述金属垫层204和所述第二保护层205上形成UBM结构207,所述UBM结构207与所述金属垫层204电性连接。所述UBM结构207可以包括单层或多层的Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。作为一个示例,UBM结构可由粘附层、阻挡层、和种子或润湿层的多层金属堆叠而成。形成UBM结构207的工艺可以为化学镀,包括无电镀、浸镀等。UBM结构有助于防止焊料凸块和多芯片半导体器件的集成电路之间的扩散,同时提供了低阻电连接。在图2d中,示意性地将所述UBM结构207示出为包括两层金属层207a和207b。
接下来,参考图2e,在所述UBM结构207上形成焊料凸块208。作为示例,具体地,在所述UBM结构207上形成焊料层(未示出),之后执行回流焊工艺以形成球形焊料凸块208。回流焊的温度可以为200℃~260℃。焊料凸块208的材料可以是Sn、SnAg、Sn-Pb、SnAgCu、SnAgZn、SnZn、SnBi-In、Sn-In、Sn-Au、SnPb、SnCu、SnZnIn或SnAgSb等。
在本发明的实施例中,在制造第二保护层时,缩小其开口部分的尺寸,使得第二保护层与金属垫层相接触。由于第二保护层具有弹性,因此其可以分散由于凸块金属与UBM金属的膨胀所造成的应力(如图2e的箭头所示),避免前段工艺形成的介电层的断裂,进而可以提高半导体器件的可靠性及良率。
图3示出根据本发明实施例的半导体器件的制造方法300的流程图。方法300包括以下步骤:
步骤S301:提供半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层。
步骤S302:在所述第一保护层和所述金属垫层上形成第二保护层。
步骤S303:在所述第二保护层中形成暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分。
步骤S304:在所述金属垫层和所述第二保护层上形成UBM结构,所述UBM结构与所述金属垫层电性连接。
步骤S305:在所述UBM结构上形成焊料凸块。
实施例二
本发明还提供了一种半导体器件,所述半导体器件包括:半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层;在所述第一保护层和所述金属垫层上形成的第二保护层,所述第二保护层具有暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分;在所述金属垫层和所述第二保护层上形成的UBM结构,所述UBM结构与所述金属垫层电性连接;以及在所述UBM结构上形成的焊料凸块。
所述半导体器件选用上述实施例所述的方法制造。在上述关于半导体器件的制造方法的实施例的描述中,已经描述了所述半导体器件中的半导体衬底、第一保护层、第一开口部分、金属垫层、第二保护层、第二开口部分、UBM结构和焊料凸块等。本领域的技术人员参考图2a-3并结合上面关于半导体器件的制造方法的实施例的描述能够理解所述半导体器件的具体结构和形成方式。为了简洁,在此省略其具体描述。
在所述半导体器件中,第二保护层具有缩小的开口部分尺寸,使得第二保护层与金属垫层相接触。由于第二保护层具有弹性,因此其可以分散由于凸块金属与UBM金属的膨胀所造成的应力,避免前段工艺形成的介电层的断裂。因此,所述半导体器件具有较高的可靠性及良率。
实施例三
本发明还提供了一种电子装置,包括半导体器件。其中,半导体器件为实施例二所述的半导体器件,或根据实施例一所述的制造方法得到的半导体器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置,由于使用了上述的半导体器件,因而具有更好的性能和更低的制造成本。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层;
在所述第一保护层和所述金属垫层上形成第二保护层;
在所述第二保护层中形成暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分;
在所述金属垫层和所述第二保护层上形成凸块下金属化结构,所述凸块下金属化结构与所述金属垫层电性连接;以及
在所述凸块下金属化结构上形成焊料凸块。
2.根据权利要求1所述的方法,其特征在于,所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。
3.根据权利要求1所述的方法,其特征在于,所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。
4.根据权利要求1所述的方法,其特征在于,所述凸块下金属化结构包括单层或多层导电材料,所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。
5.一种半导体器件,包括:
半导体衬底,所述半导体衬底上形成有第一保护层和位于所述第一保护层的第一开口部分中的金属垫层;
在所述第一保护层和所述金属垫层上形成的第二保护层,所述第二保护层具有暴露所述金属垫层的第二开口部分,使得所述第二保护层的一部分覆盖所述金属垫层的边缘部分;
在所述金属垫层和所述第二保护层上形成的凸块下金属化结构,所述凸块下金属化结构与所述金属垫层电性连接;以及
在所述凸块下金属化结构上形成的焊料凸块。
6.根据权利要求5所述的半导体器件,其特征在于,所述第二保护层的材料为聚酰亚胺或聚苯并恶唑。
7.根据权利要求5所述的半导体器件,其特征在于,所述第二开口部分在与所述半导体衬底的表面平行的面上呈圆形。
8.根据权利要求5所述的半导体器件,其特征在于,所述凸块下金属化结构包括单层或多层导电材料,所述导电材料包括Ti、TiW、NiV、Cr、CrCu、Al、Cu、Sn、Ni、Au、Ag。
9.一种电子装置,包括如权利要求5-8中任一项所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410609236.5A CN105633043A (zh) | 2014-11-03 | 2014-11-03 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410609236.5A CN105633043A (zh) | 2014-11-03 | 2014-11-03 | 一种半导体器件及其制造方法、电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105633043A true CN105633043A (zh) | 2016-06-01 |
Family
ID=56047818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410609236.5A Pending CN105633043A (zh) | 2014-11-03 | 2014-11-03 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105633043A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962764A (zh) * | 2017-05-22 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、半导体芯片、封装方法及结构 |
CN113196474A (zh) * | 2018-12-20 | 2021-07-30 | 硅工厂股份有限公司 | 半导体封装 |
CN117497483A (zh) * | 2023-12-27 | 2024-02-02 | 日月新半导体(昆山)有限公司 | 集成电路制造方法以及集成电路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1321982A2 (en) * | 2001-12-21 | 2003-06-25 | Texas Instruments Incorporated | Waferlevel method for direct bumping on copper pads in integrated circuits |
US20070176292A1 (en) * | 2006-01-27 | 2007-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
CN101138084A (zh) * | 2004-10-29 | 2008-03-05 | 弗利普芯片国际有限公司 | 具有覆在聚合体层上的***的半导体器件封装 |
CN102403290A (zh) * | 2010-09-10 | 2012-04-04 | 台湾积体电路制造股份有限公司 | 半导体组件及制造半导体组件的方法 |
-
2014
- 2014-11-03 CN CN201410609236.5A patent/CN105633043A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1321982A2 (en) * | 2001-12-21 | 2003-06-25 | Texas Instruments Incorporated | Waferlevel method for direct bumping on copper pads in integrated circuits |
CN101138084A (zh) * | 2004-10-29 | 2008-03-05 | 弗利普芯片国际有限公司 | 具有覆在聚合体层上的***的半导体器件封装 |
US20070176292A1 (en) * | 2006-01-27 | 2007-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bonding pad structure |
CN102403290A (zh) * | 2010-09-10 | 2012-04-04 | 台湾积体电路制造股份有限公司 | 半导体组件及制造半导体组件的方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108962764A (zh) * | 2017-05-22 | 2018-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、半导体芯片、封装方法及结构 |
US11335648B2 (en) | 2017-05-22 | 2022-05-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor chip fabrication and packaging methods thereof |
CN113196474A (zh) * | 2018-12-20 | 2021-07-30 | 硅工厂股份有限公司 | 半导体封装 |
CN117497483A (zh) * | 2023-12-27 | 2024-02-02 | 日月新半导体(昆山)有限公司 | 集成电路制造方法以及集成电路装置 |
CN117497483B (zh) * | 2023-12-27 | 2024-04-12 | 日月新半导体(昆山)有限公司 | 集成电路制造方法以及集成电路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177104B2 (en) | Package on package structure and method for forming the same | |
KR101624852B1 (ko) | 무연 c4 배선 신뢰성 개선 구조 및 방법 | |
US9397059B2 (en) | Bonded structures for package and substrate | |
CN102456653B (zh) | 凸点下金属化层(ubm)结构及其形成方法 | |
US12033969B2 (en) | Chip package structure | |
KR101539491B1 (ko) | 삼차원 칩 스택 및 그 형성방법 | |
TWI614859B (zh) | 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法 | |
US9673161B2 (en) | Bonded structures for package and substrate | |
TWI253697B (en) | Method for fabricating a flip chip package | |
TWI394218B (zh) | 積體電路封裝及其形成方法、晶圓級積體電路封裝結構 | |
US9018757B2 (en) | Mechanisms for forming bump structures over wide metal pad | |
TWI529873B (zh) | 層疊封裝結構、封裝結構及其形成方法 | |
JP5764256B2 (ja) | 支持端子パッドを有する半導体チップ | |
US10872871B2 (en) | Chip package structure with dummy bump and method for forming the same | |
CN104299920A (zh) | 形成封装结构的机制 | |
CN103579152A (zh) | 焊盘上凸块(bop)接合结构 | |
US11545463B2 (en) | Chip package structure with ring-like structure | |
KR20200036734A (ko) | 반도체 패키징된 디바이스 내의 본딩 구조물 및 그 형성 방법 | |
CN105633043A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN104584206B (zh) | 用于互连附着的迹线沾焊料技术 | |
US8975760B2 (en) | Semiconductor device reducing risks of a wire short-circuit and a wire flow | |
US11088086B2 (en) | Chip package structure and method for forming the same | |
TW200408095A (en) | Chip size semiconductor package structure | |
US20220173077A1 (en) | Stacked die structure and method of fabricating the same | |
US11264342B2 (en) | Package on package structure and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |