CN105609483A - 共阳极肖特基半导体的封装工艺 - Google Patents

共阳极肖特基半导体的封装工艺 Download PDF

Info

Publication number
CN105609483A
CN105609483A CN201610006518.5A CN201610006518A CN105609483A CN 105609483 A CN105609483 A CN 105609483A CN 201610006518 A CN201610006518 A CN 201610006518A CN 105609483 A CN105609483 A CN 105609483A
Authority
CN
China
Prior art keywords
anode
schottky
chip
lead frame
altogether
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610006518.5A
Other languages
English (en)
Other versions
CN105609483B (zh
Inventor
马红强
王兴龙
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Ping Wei volt IC packaging and Testing Industry Application Research Institute Co. Ltd.
Original Assignee
Chongqing Pingwei Enterprise Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Enterprise Co Ltd filed Critical Chongqing Pingwei Enterprise Co Ltd
Priority to CN201610006518.5A priority Critical patent/CN105609483B/zh
Publication of CN105609483A publication Critical patent/CN105609483A/zh
Application granted granted Critical
Publication of CN105609483B publication Critical patent/CN105609483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种共阳极肖特基半导体的封装工艺，包括以下步骤：(A)使用绝缘陶瓷烧结粘合工艺完成双载体部分与散热片部分的粘合；(B)使用高导热软焊料芯片焊接工艺完成上芯；(C)通过焊线键合共联技术，将芯片阳极与框架阳极通过导线相连并完成导线压焊；(D)塑封、去溢料、电镀、切筋分粒成型、测试及包装。使用普通肖特基芯片，采用双载体部分和散热片部分加陶瓷绝缘的方法，实现了散热片与阴极绝缘，双基岛式载体区实现阴极分离，阳极共用；利用现有设备，普通芯片实现了共阳极封装，满足了市场需求，降低了生产成本，使产品可靠性得到保障，解决了普通肖特基芯片难以实现共阳极封装的难题。

Description

共阳极肖特基半导体的封装工艺
技术领域
本发明涉及半导体材料封装工艺技术领域。
背景技术
近年来，随着政府刺激内需政策效应的逐渐显现以及国际经济形势的好转，半导体封装下游行业进入新一轮景气周期，从而带来半导体市场需求的膨胀，半导体封装发展能力稳步提升。同时，在国家“十二五”规划和产业结构调整的大方针下，半导体面临巨大的市场投资机遇，前途一片光明。但目前的产品普遍都是共阴极，缺少共阳极封装，无法满足高可信赖性需求客户使用要求。
发明内容
本发明旨在提供一种共阳极半导体的封装工艺，采用普通的肖特基芯片实现共阳极封装，满足市场对共阳极封装产品的需求，提高产品的可靠性及封装稳定性。
为此，本发明所采用的技术方案为：一种共阳极肖特基半导体的封装工艺，共阳极肖特基半导体引线框架由双载体部分和散热片部分通过绝缘陶瓷烧结粘合在一起，所述双载体部分是由N个双载体单元依次排列组成的长条，散热片部分是由N个散热片单元依次排列组成的长条，每个双载体单元包括两个独立设置的基岛和三个I/O管脚，每个基岛上焊接有一个肖特基芯片，两个肖特基芯片的阳极通过焊线键合共联方式与双载体单元的框架阳极相连，所述框架阳极居中设置在两个肖特基芯片的正下方，使得位于左右两侧的I/O管脚为阴极，位于中间的I/O管脚为阳极，其特征在于，所述共阳极肖特基半导体的封装工艺包括以下步骤：
(A)使用绝缘陶瓷烧结粘合工艺完成双载体部分与散热片部分的粘合
将双载体部分与散热片部分在360～400℃的高温轨道中加热，并通有氮氢混合保护气体，再将双载体部分与散热片部分通过绝缘陶瓷烧结粘合在一起构成引线框架；
(B)使用高导热软焊料芯片焊接工艺完成上芯
将引线框架在330～380℃高温的轨道中加热，并通有氮氢混合保护气体，再通过高导热软焊料将两个肖特基芯片焊接在各自对应的基岛上；
(C)通过焊线键合共联技术，将芯片阳极与框架阳极通过导线相连并完成导线压焊
通过导线将两个肖特基芯片的阳极分别与框架阳极相连，并使用超声波压焊工艺完成导线压焊；
(D)塑封、去溢料、电镀、切筋分粒成型、测试及包装。
有益效果：相比特殊芯片实现共阳极封装，本发明使用普通肖特基芯片，采用双载体部分和散热片部分加陶瓷绝缘的方法，实现了散热片与阴极绝缘，双基岛式载体区实现阴极分离，阳极共用；利用现有设备，普通芯片实现了共阳极封装，满足了市场需求，降低了生产成本，使产品可靠性得到保障，解决了普通肖特基芯片难以实现共阳极封装的难题。
附图说明
图1为引线框架的双载体部分。
图2为引线框架的散热片部分。
图3为双载体单元。
图4为双载体部分、散热片部分通过陶瓷焊接的示意图。
图5为上芯、压焊、切筋分粒成型后的效果图。
图6为封装后的外形图。
具体实施方式
下面通过实施例并结合附图，对本发明作进一步说明：
首先介绍共阳极肖特基半导体引线框架，由双载体部分(如图1所示)和散热片部分(如图2所示)通过绝缘陶瓷烧结粘合在一起(如图4所示)。从图中可以看出，该共阳极肖特基半导体引线框架采用分体式单排排列，一条引线框架包含20个引线材料单元，每个引线材料单元能封装成一只共阳极肖特基半导体(如图6所示)。
双载体部分是由20个双载体单元依次排列组成的长条，散热片部分是由20个散热片单元依次排列组成的长条，双载体单元、散热片部分的数量不限于20个，但最好是，双载体单元与散热片部分的数量相等。
结合图3、图5所示，每个双载体单元包括两个独立设置的基岛1和三个I/O管脚2，每个基岛1上焊接有一个肖特基芯片3，两个肖特基芯片3的阳极通过焊线键合共联方式与双载体单元的框架阳极4相连，框架阳极4居中设置在两个肖特基芯片3的正下方。肖特基芯片3安装时，正面朝上，背面朝下，且两个肖特基芯片3通过框架阳极4上，使得位于左右两侧的I/O管脚2为阴极，位于中间的I/O管脚2为阳极。
下面介绍上述的共阳极肖特基半导体的封装工艺，包括以下步骤：
(A)使用绝缘陶瓷烧结粘合工艺完成双载体部分与散热片部分的粘合
为配合烧结，首先将双载体部分与散热片部分在360～400℃的高温轨道中加热，并通有氮氢混合保护气体，再将双载体部分与散热片部分通过绝缘陶瓷烧结粘合在一起构成引线框架；通氮氢混合保护气体，是为了减少烧结气泡的产生，防止框架在高温环境下氧化，保证分体式框架双载体部分与散热片部分的绝缘性，同时又具有良好的导热性。
(B)使用高导热软焊料芯片焊接工艺完成上芯
为配合焊料熔化，将引线框架在330～380℃高温的轨道中加热，并通有氮氢混合保护气体，可提高焊料的浸润性，减少焊料气泡的产生，防止引线框架在高温环境中氧化，提高芯片的可靠性，再通过高导热软焊料将两个肖特基芯片焊接在各自对应的基岛上。
最好是，所述步骤(A)、步骤(B)中使用的氮氢混合保护气体中的含氮量为10％～14％。
(C)通过焊线键合共联技术，将芯片阳极与框架阳极通过导线相连并完成导线压焊
通过导线将两个肖特基芯片的阳极分别与框架阳极相连，并使用超声波压焊工艺完成导线压焊。根据芯片对电学性能的不同需求可选择不同的焊线与引线框架连接，为提高不同焊线的拉力值，引线框架可选择裸铜、管脚局部镀镍、点式镀银、全镀银四种框架类型，来满足不同焊线共联键合易焊性。
(D)塑封、去溢料、电镀、切筋分粒成型、测试及包装，与采用传统半导体的封装工艺接近。
最好是，所述步骤(D)中的塑封，先将引线框架预热到165～175℃，在引线框架预热温度与塑封模具的温度相差±5℃时进行上料，再合模注塑，脱模后进行固化处理。在合模注塑前要保证引线框架定位准确，与模具配合要紧密，开模后脱模要顺畅；进料流道要使用冲流道模具，让冲流道凸模穿过冲流凹槽，冲压掉粘附在框架和进浇口的进料流道
所述步骤(D)中的去溢料，先进行去溢料软化，再用高压水清除掉塑封过程留下的溢料。
所述步骤(D)中的电镀，电镀前首先要去除引线框架表面的杂质及氧化物，再对引线框架表面进行轻微腐蚀，最后在引线框架表面镀上锡层，再次清洗电镀后框架表面的残留药水，电镀结束后进行烘烤。
所述步骤(D)中的切筋分粒成型，使用级进模多工位冲切分离法，冲切掉引线框架边框及中筋连结部位，形成单只产品，再装入包装管中。在切筋成型中为了避免轨道传送中引线框架变形及镀层划伤，在输料前要修整在塑封或传递过程中造成的框架压边及框架变形，框架在切筋模具轨道传送过程中要使框架在轨道中悬浮。冲切凸模与凹模的单边间隙要控制在0.05mm左右，防止毛刺和拉锡现象。

Claims (7)

1.一种共阳极肖特基半导体的封装工艺，共阳极肖特基半导体引线框架由双载体部分和散热片部分通过绝缘陶瓷烧结粘合在一起，所述双载体部分是由N个双载体单元依次排列组成的长条，散热片部分是由N个散热片单元依次排列组成的长条，每个双载体单元包括两个独立设置的基岛(1)和三个I/O管脚(2)，每个基岛(1)上焊接有一个肖特基芯片(3)，两个肖特基芯片(3)的阳极通过焊线键合共联方式与双载体单元的框架阳极(4)相连，所述框架阳极(4)居中设置在两个肖特基芯片(3)的正下方，使得位于左右两侧的I/O管脚(2)为阴极，位于中间的I/O管脚(2)为阳极，其特征在于，所述共阳极肖特基半导体的封装工艺包括以下步骤：
(A)使用绝缘陶瓷烧结粘合工艺完成双载体部分与散热片部分的粘合
将双载体部分与散热片部分在360～400℃的高温轨道中加热，并通有氮氢混合保护气体，再将双载体部分与散热片部分通过绝缘陶瓷烧结粘合在一起构成引线框架；
(B)使用高导热软焊料芯片焊接工艺完成上芯
将引线框架在330～380℃高温的轨道中加热，并通有氮氢混合保护气体，再通过高导热软焊料将两个肖特基芯片焊接在各自对应的基岛上；
(C)通过焊线键合共联技术，将芯片阳极与框架阳极通过导线相连并完成导线压焊
通过导线将两个肖特基芯片的阳极分别与框架阳极相连，并使用超声波压焊工艺完成导线压焊；
(D)塑封、去溢料、电镀、切筋分粒成型、测试及包装。
2.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述引线框架选用裸铜、管脚局部镀镍、点式镀银、全镀银四种类型中的一种。
3.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述步骤(A)、步骤(B)中使用的氮氢混合保护气体中的含氮量为10％～14％。
4.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述步骤(D)中的塑封，先将引线框架预热到165～175℃，在引线框架预热温度与塑封模具的温度相差±5℃时进行上料，再合模注塑，脱模后进行固化处理。
5.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述步骤(D)中的去溢料，先进行去溢料软化，再用高压水清除掉塑封过程留下的溢料。
6.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述步骤(D)中的电镀，电镀前首先要去除引线框架表面的杂质及氧化物，再对引线框架表面进行轻微腐蚀，最后在引线框架表面镀上锡层，再次清洗电镀后框架表面的残留药水，电镀结束后进行烘烤。
7.按照权利要求1所述的共阳极肖特基半导体的封装工艺，其特征在于:所述步骤(D)中的切筋分粒成型，使用级进模多工位冲切分离法，冲切掉引线框架边框及中筋连结部位，形成单只产品。
CN201610006518.5A 2016-01-04 2016-01-04 共阳极肖特基半导体的封装工艺 Active CN105609483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006518.5A CN105609483B (zh) 2016-01-04 2016-01-04 共阳极肖特基半导体的封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006518.5A CN105609483B (zh) 2016-01-04 2016-01-04 共阳极肖特基半导体的封装工艺

Publications (2)

Publication Number Publication Date
CN105609483A true CN105609483A (zh) 2016-05-25
CN105609483B CN105609483B (zh) 2018-08-21

Family

ID=55989285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006518.5A Active CN105609483B (zh) 2016-01-04 2016-01-04 共阳极肖特基半导体的封装工艺

Country Status (1)

Country Link
CN (1) CN105609483B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698182A (zh) * 2018-12-28 2019-04-30 珠海锦泰电子科技有限公司 一种大功率整流二极管用封装框架
CN118099006A (zh) * 2024-01-25 2024-05-28 江苏希尔半导体有限公司 一种快速二极管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982875A (zh) * 2010-09-02 2011-03-02 徐永才 N基材二极管共阳半桥在to-220中的封装结构
CN202471905U (zh) * 2012-02-17 2012-10-03 四川大雁微电子有限公司 肖特基器件的耐压不良的检测电路
CN204905252U (zh) * 2015-06-12 2015-12-23 深圳市晶导电子有限公司 整流器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982875A (zh) * 2010-09-02 2011-03-02 徐永才 N基材二极管共阳半桥在to-220中的封装结构
CN202471905U (zh) * 2012-02-17 2012-10-03 四川大雁微电子有限公司 肖特基器件的耐压不良的检测电路
CN204905252U (zh) * 2015-06-12 2015-12-23 深圳市晶导电子有限公司 整流器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698182A (zh) * 2018-12-28 2019-04-30 珠海锦泰电子科技有限公司 一种大功率整流二极管用封装框架
CN118099006A (zh) * 2024-01-25 2024-05-28 江苏希尔半导体有限公司 一种快速二极管的制备方法

Also Published As

Publication number Publication date
CN105609483B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN106098565A (zh) 双面散热带引脚薄型扁平封装功率半导体器件的生产方法
CN103531558A (zh) 引线框架封装及其形成方法
CN108321129A (zh) 功率器件的封装方法及其封装模块、引线框架
CN105609483A (zh) 共阳极肖特基半导体的封装工艺
JP2014120639A (ja) パワーモジュール半導体装置
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN203720871U (zh) 一种智能卡
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN210743964U (zh) 基于光伏模块的封装框架
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN103700596A (zh) 减少模封胶体内气泡的压缩模封方法与装置
JP2017126733A (ja) 高密度集積回路パッケージ構造及び集積回路
CN204905252U (zh) 整流器件
CN107749399A (zh) 一种功率芯片封装方法和结构
CN204596785U (zh) 基于dip多基岛的引线框架
CN203733783U (zh) 一种引线框架
CN102856216B (zh) 一种方形扁平无引脚封装焊片的方法
CN105470232A (zh) 一种预包封引线框架的制造方法
CN1391273A (zh) 具散热片的半导体封装件
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN103780102B (zh) 一种智能半导体功率模块
CN206451702U (zh) 一种dfn大功率集成器件引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190705

Address after: 405200 Zaojiao Village, Liangshan Town, Liangping County, Chongqing (Shuanggui Industrial Park, Chongqing)

Patentee after: Chongqing Ping Wei volt IC packaging and Testing Industry Application Research Institute Co. Ltd.

Address before: 405200 Shuanggui Industrial Park, Zaojiao Village, Liangshan Town, Liangping County, Chongqing

Patentee before: Chongqing Pingwei Enterprise Co., Ltd.

TR01 Transfer of patent right