CN105590907A - 一种汽车用二极管器件及其制造方法 - Google Patents

一种汽车用二极管器件及其制造方法 Download PDF

Info

Publication number
CN105590907A
CN105590907A CN201610112147.9A CN201610112147A CN105590907A CN 105590907 A CN105590907 A CN 105590907A CN 201610112147 A CN201610112147 A CN 201610112147A CN 105590907 A CN105590907 A CN 105590907A
Authority
CN
China
Prior art keywords
pin
lead frame
interior brace
hole
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610112147.9A
Other languages
English (en)
Inventor
吴家健
李成军
王成森
徐洋
薛治祥
尹佳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201610112147.9A priority Critical patent/CN105590907A/zh
Publication of CN105590907A publication Critical patent/CN105590907A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种汽车用二极管器件,包括依次设置的引线框架、二极管芯片及内连接片,引线框架包括引线框架引脚及引线框架底板,内连接片包括内连接片主体及内连接片引脚,在内连接片引脚与引线框架引脚之间留有间隙,在内连接片引脚上设有通孔,该通孔内设置有引脚焊料块,?通过内连接片通孔内的引脚焊料块熔化后填满内连接片引脚与引线框架引脚之间留有间隙;还涉及上述二极管器件的制造方法,步骤为:依次在引线框架底板上装入电极焊片A、二极管芯片、电极焊片B及内连接片,在内连接片引脚上的通孔中装入引脚焊料块,并将工件装于石墨冶具进行烧结,再经环氧树脂包封完成产品的封装。本发明具有产品一致性好、可靠性高、耐冲击能力强的优点。

Description

一种汽车用二极管器件及其制造方法
技术领域
本发明涉及二极管器件领域,尤其涉及一种汽车用二极管器件及其制造方法。
背景技术
汽车用二极管器件是车载电子设备和***的保护器件,随着汽车电子设备的高可靠性要求及汽车用二极管器件工作时受到反向瞬态高能量冲击工作模式,对汽车用二极管器件提出了更高的要求。
目前,汽车用二极管器件产品的封装主要采用以下方式:
1、内引线一体式打弯结构,其结构图如图1所示,其制造工艺方法为在引线框架底板上点焊膏,装配芯片,芯片和引线框架引脚上点焊膏,装配内引线,整体一次烧结。其具有整体一次烧结,流程简单,成本低的优点,但为了使内引线与引线框架的高度适配,需要对内引线进行机械打弯处理,由于内引线打弯处尺寸短小,打弯公差及机械应力差异等均会导致打弯高度不一致,同时装配过程中引线框架引脚上焊膏用量会存在偏差,从而导致内引线被引线框架管脚顶起,造成内引线倾斜,从而导致芯片与内引线之间焊锡层厚度出现偏差,致使产品耐冲击能力和可靠性的降低。
2、内引线分体式结构,其结构图如图2所示,其制造工艺方法为在引线框架底板上点焊膏,装配芯片,芯片上点焊膏,装配铜片,一次烧结,再在铜片和引线框架管脚上点焊膏,装配内引线,再次烧结。其具有采用分体式内引线结构,避免了二极管芯片与内引线之间焊锡层厚度偏差现象的优点,但增加工艺步骤、产品受污染概率加大、成本增加;两次烧结的焊膏温度不同,第二次烧结焊膏温度接近产品应用装配过程中回流焊温度,导致产品在回流焊时第二次烧结的焊膏可能会融化,并由渗入塑封体中的现象,从而导致产品耐冲击能力和可靠性的降低。
为此,有必要对现有的汽车用二极管器件加以改变,从而杜绝了二极管芯片与内引线之间焊锡层厚度偏差现象,并保证产品耐回流焊能力,提高产品耐冲击能力和可靠性。
发明内容
本发明的目的在于:提供一种汽车用二极管器件及其制造方法,采用整体一次烧结,流程简单,成本较低,能够杜绝上述二极管器件焊锡层厚度偏差现象,并保证产品耐回流焊能力,提高产品耐冲击能力和可靠性,以解决上述问题。
为了实现上述目的,本发明采用如下技术方案:
本发明中一种汽车用二极管器件,包括依次设置的引线框架、二极管芯片及内连接片,所述引线框架由引线框架管脚和引线框架底板构成,所述内连接片由内连接片主体及内连接片引脚共同构成,所述二极管芯片设置于引线框架底板上,且二极管芯片与引线框架底板之间通过电极焊片A相连接,所述内连接片主体设置于二极管芯片上,且内连接片主体与二极管芯片之间通过电极焊片B相连接,所述内连接片为带有上下通孔的异形带结构,所述通孔位于内连接片引脚、处于引线框架管脚上方,且通孔内设置有引脚焊料块。
优选地,所述内连接片与引线框架管脚顶面之间留有40-60um的间隙,通过内连接片通孔内的引脚焊料块熔化后填满此间隙。
本发明中一种汽车用二极管器件的制造方法,包括下述步骤:
a)将引线框架定位在石墨冶具上,再在石墨冶具上盖上定位盖板;
b)在引线框架底板上装入电极焊片A,电极焊片A位于引线框架底板的焊接区域内;
c)在电极焊片A上装入二极管芯片,采用定位盖板上的芯片定位槽对二极管芯片进行定位,使二极管芯片完全覆盖在电极焊片A之上;
d)在二极管芯片上装入电极焊片B,电极焊片B位于二极管芯片的金属电极焊接区域内;
e)在电极焊片B上装入内连接片,采用定位盖板上的内连接片定位槽对内连接片进行定位,使内连接片完全覆盖在电极焊片B之上,同时使内连接片上的通孔位于引线框架管脚上方,内连接片与引线框架管脚之间留有40-60um的间隙;
f)在内连接片的通孔中装入引脚焊料块,通过通孔对引脚焊料块定位;
g)将装好所有工件的石墨冶具放入真空炉烧结炉进行烧结,工艺条件为:真空度小于1×10^0MPa,加热到330℃,烧结时间5-8min,然后通150L/min的氮气进行冷却,冷却到指示温度在80℃以下出炉,通过电极焊片完成各工件之间的焊接烧结。同时通过烧结将设置在通孔内的引脚焊料块来铺展填充于内连接片与引线框架管脚之间的间隙中,完成内连接片与引线框架管脚的焊接烧结;
h)将烧结完成的工件经清洗去除助焊剂残留后,再经环氧树脂包封及基其他工序后完成产品的封装过程。
本发明的优点在于:
1)在本发明中,内连接片与引线框架管脚之间留有40-60um间隙,避免了内连接片被引线框架管脚顶起,从而杜绝了二极管芯片与内连接片之间焊锡层厚度偏差现象;
2)通过在内连接片上开通孔,通孔中放置焊料块,通过通孔定位引脚焊料块位置,经过烧结,焊料块溶解铺展填充于内连接片与引线框架管脚之间的间隙中,使内连接片与引线框架的管脚牢固结合,对内连接片高度差不产生任何影响;
3)采用整体一次烧结,工艺流程简单,成本低,保证产品耐回流焊能力;
4)利用本发明中的制造方法制造出的产品具有一致性好、可靠性高、耐冲击能力强等优点。
附图说明
图1为现有的汽车用二极管器件中一种内连接片一体式打弯结构的结构示意图;
图2为现有的汽车用二极管器件中一种内连接片分体式结构的结构示意图;
图3为本发明中一种汽车用二极管器件的正视图;
图4为本发明中一种汽车用二极管器件的侧视图;
其中,1—引线框架,2—引线框架管脚,3—引线框架底板,4—二极管芯片,5—内连接片主体,6—电极焊片A,7—内连接片引脚,8—通孔,9—引脚焊料块,10—内连接片,11—电极焊片B。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
本发明中一种汽车用二极管器件,包括依次设置的引线框架1、二极管芯片4及内连接片10,所述引线框架1由引线框架管脚2和引线框架底板3构成,所述二极管芯片4设置于引线框架底板3上,且二极管芯片4与引线框架底板3之间通过电极焊片A6相连接,所述内连接片10由内连接片主体5及内连接片引脚7共同构成,所述内连接片10为带有上下通孔8的异形带整体式平直结构,且所述通孔8处于内连接片引脚上,并位于引线框架管脚2上方,所述通孔8内设置有引脚焊料块9,所述内连接片主体5设置于二极管芯片4上,且内连接片主体5与二极管芯片4之间通过电极焊片B11相连接。
值得注意的是,所述内连接片5与引线框架管脚2顶面之间留有40-60um的间隙,通过内连接片10通孔8内的引脚焊料块9熔化后填满此间隙。
本发明中一种汽车用二极管器件的制造方法,包括下述步骤:
a)将引线框架1定位在石墨冶具上,再在石墨冶具上盖上定位盖板;
b)在引线框架底板3上装入电极焊片A6,电极焊片A6位于引线框架底板3的焊接区域内;
c)在电极焊片A6上装入二极管芯片4,采用定位盖板上的芯片定位槽对二极管芯片4进行定位,使二极管芯片4完全覆盖在电极焊片A6之上;
d)在二极管芯片4上装入电极焊片B11,电极焊片B11位于二极管芯片4的金属电极焊接区域内;
e)在电极焊片B11上装入内连接片10,采用定位盖板上的内连接片定位槽对内连接片10进行定位,使内连接片10完全覆盖在电极焊片B11之上,同时使内连接片10上的通孔8位于引线框架管脚2上方,内连接片10与引线框架管脚2之间留有40-60um的间隙;
f)在内连接片10的通孔8中装入引脚焊料块9,通过通孔8对引脚焊料块9定位;
g)将装好所有工件的石墨冶具放入真空炉烧结炉进行烧结,工艺条件为:真空度小于1×10^0MPa,加热到330℃,烧结时间5-8min,然后通150L/min的氮气进行冷却,冷却到指示温度在80℃以下出炉,通过电极焊片完成各工件之间的焊接烧结。同时通过烧结将设置在通孔8内的引脚焊料块9来铺展填充于内连接片10与引线框架管脚2之间的间隙中,完成内连接片10与引线框架管脚2的焊接烧结;
h)将烧结完成的工件经清洗去除助焊剂残留后,再经环氧树脂包封及基其他工序后完成产品的封装过程。
本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种汽车用二极管器件,包括依次设置的引线框架、二极管芯片及内连接片,所述引线框架由引线框架管脚和引线框架底板构成,所述内连接片由内连接片主体及内连接片引脚共同构成,所述二极管芯片设置于引线框架底板上,且二极管芯片与引线框架底板之间通过电极焊片A相连接,所述内连接片主体设置于二极管芯片上,且内连接片主体与二极管芯片之间通过电极焊片B相连接,其特征在于:所述内连接片为带有上下通孔的异形带结构,所述通孔位于内连接片引脚、处于引线框架管脚上方,且通孔内设置有引脚焊料块。
2.根据权利要求1所述的一种汽车用二极管器件,其特征在于:所述内连接片与引线框架管脚顶面之间留有40-60um的间隙,通过内连接片通孔内的引脚焊料块熔化后填满此间隙。
3.一种如权利要求1所述的汽车用二极管器件的制造方法,其特征在于,包括下述步骤:
a)将引线框架定位在石墨冶具上,再在石墨冶具上盖上定位盖板;
b)在引线框架底板上装入电极焊片A,电极焊片A位于引线框架底板的焊接区域内;
c)在电极焊片A上装入二极管芯片,采用定位盖板上的芯片定位槽对二极管芯片进行定位,使二极管芯片完全覆盖在电极焊片A之上;
d)在二极管芯片上装入电极焊片B,电极焊片B位于二极管芯片的金属电极焊接区域内;
e)在电极焊片B上装入内连接片,采用定位盖板上的内连接片定位槽对内连接片进行定位,使内连接片完全覆盖在电极焊片B之上,同时使内连接片上的通孔位于引线框架管脚上方,内连接片与引线框架管脚之间留有40-60um的间隙;
f)在内连接片的通孔中装入引脚焊料块,通过通孔对引脚焊料块定位;
g)将装好所有工件的石墨冶具放入真空炉烧结炉进行烧结,工艺条件为:真空度小于1×10^0MPa,加热到330℃,烧结时间5-8min,然后通150L/min的氮气进行冷却,冷却到指示温度在80℃以下出炉,通过电极焊片完成各工件之间的焊接烧结。
4.同时通过烧结将设置在通孔内的引脚焊料块来铺展填充于内连接片与引线框架管脚之间的间隙中,完成内连接片与引线框架管脚的焊接烧结;
h)将烧结完成的工件经清洗去除助焊剂残留后,再经环氧树脂包封及基其他工序后完成产品的封装过程。
CN201610112147.9A 2016-03-01 2016-03-01 一种汽车用二极管器件及其制造方法 Pending CN105590907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610112147.9A CN105590907A (zh) 2016-03-01 2016-03-01 一种汽车用二极管器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610112147.9A CN105590907A (zh) 2016-03-01 2016-03-01 一种汽车用二极管器件及其制造方法

Publications (1)

Publication Number Publication Date
CN105590907A true CN105590907A (zh) 2016-05-18

Family

ID=55930372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610112147.9A Pending CN105590907A (zh) 2016-03-01 2016-03-01 一种汽车用二极管器件及其制造方法

Country Status (1)

Country Link
CN (1) CN105590907A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658346A (zh) * 2017-10-26 2018-02-02 捷捷半导体有限公司 一种高结温雪崩二极管芯片组件及其制造方法
CN107946219A (zh) * 2017-12-11 2018-04-20 扬州扬杰电子科技股份有限公司 一种用于贴片二极管组焊的一体化生产设备
CN109473386A (zh) * 2018-12-28 2019-03-15 乐山希尔电子股份有限公司 一种半导体器件组装方法及其生产线
CN111403359A (zh) * 2020-03-18 2020-07-10 普森美微电子技术(苏州)有限公司 一种弯钩型大功率瞬态抑制二极管
EP3736853A1 (de) * 2019-05-10 2020-11-11 Robert Bosch GmbH Kontaktanordnung und leistungsmodul
CN113299616A (zh) * 2021-05-06 2021-08-24 浙江里阳半导体有限公司 半导体器件的制造方法
CN115440607A (zh) * 2022-10-13 2022-12-06 德欧泰克半导体(上海)有限公司 一种半导体封装工艺及应用于该工艺的石墨舟结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041065A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 功率器件的自对准电报
CN201853695U (zh) * 2010-10-28 2011-06-01 宁波华龙电子股份有限公司 一种功率二极管引线框架
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
CN202678303U (zh) * 2012-05-11 2013-01-16 苏州泰嘉电子有限公司 一种引线框架
CN205376496U (zh) * 2016-03-01 2016-07-06 江苏捷捷微电子股份有限公司 一种汽车用二极管器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1041065A (zh) * 1988-09-09 1990-04-04 莫托罗拉公司 功率器件的自对准电报
CN201853695U (zh) * 2010-10-28 2011-06-01 宁波华龙电子股份有限公司 一种功率二极管引线框架
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
CN202678303U (zh) * 2012-05-11 2013-01-16 苏州泰嘉电子有限公司 一种引线框架
CN205376496U (zh) * 2016-03-01 2016-07-06 江苏捷捷微电子股份有限公司 一种汽车用二极管器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658346A (zh) * 2017-10-26 2018-02-02 捷捷半导体有限公司 一种高结温雪崩二极管芯片组件及其制造方法
CN107946219A (zh) * 2017-12-11 2018-04-20 扬州扬杰电子科技股份有限公司 一种用于贴片二极管组焊的一体化生产设备
CN107946219B (zh) * 2017-12-11 2024-01-30 扬州扬杰电子科技股份有限公司 一种用于贴片二极管组焊的一体化生产设备
CN109473386A (zh) * 2018-12-28 2019-03-15 乐山希尔电子股份有限公司 一种半导体器件组装方法及其生产线
CN109473386B (zh) * 2018-12-28 2023-10-24 乐山希尔电子股份有限公司 一种半导体器件组装方法及其生产线
EP3736853A1 (de) * 2019-05-10 2020-11-11 Robert Bosch GmbH Kontaktanordnung und leistungsmodul
DE102019206824A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Kontaktanordnung und Leistungsmodul
CN111403359A (zh) * 2020-03-18 2020-07-10 普森美微电子技术(苏州)有限公司 一种弯钩型大功率瞬态抑制二极管
CN111403359B (zh) * 2020-03-18 2023-08-25 普森美微电子技术(苏州)有限公司 一种弯钩型大功率瞬态抑制二极管
CN113299616A (zh) * 2021-05-06 2021-08-24 浙江里阳半导体有限公司 半导体器件的制造方法
CN115440607A (zh) * 2022-10-13 2022-12-06 德欧泰克半导体(上海)有限公司 一种半导体封装工艺及应用于该工艺的石墨舟结构

Similar Documents

Publication Publication Date Title
CN105590907A (zh) 一种汽车用二极管器件及其制造方法
CN103370788A (zh) 半导体装置及其制造方法
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN102623428A (zh) 半导体模块
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
US9589873B2 (en) Leadless chip carrier
EP2738808A1 (en) Semiconductor device and method for producing a semiconductor device
JP5041996B2 (ja) 固体電解コンデンサ
JP4559777B2 (ja) 半導体装置及びその製造方法
CN105895539A (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JPWO2013039099A1 (ja) 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置
CN104952808A (zh) 一种预置金锡盖板及其制造方法
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JP6723448B2 (ja) 半導体装置およびその製造方法
CN205376496U (zh) 一种汽车用二极管器件
CN100437990C (zh) 半导体元件封装构造与晶片接合至封装基板的方法
JP3776907B2 (ja) 回路基板
JP6381489B2 (ja) 半導体装置の製造方法
JP6391430B2 (ja) 電子制御装置およびその製造方法
KR20140098797A (ko) 전자 부품 및 그 제조 방법
CN205920989U (zh) 用于倒装芯片的led支架以及led
JP2010283215A (ja) 電子装置および電子装置を製造する方法
CN114682870A (zh) 一种pop混合焊接工艺及***
JP2013165125A (ja) 半導体パッケージ、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180201

Address after: No. 8 Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu Province

Applicant after: Agile Semiconductor Ltd

Address before: No. 8 Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu Province

Applicant before: Jiangsu Jiejie Microelectronics Co., Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 226200 Jinggangshan 6, Sutong science and Technology Industrial Park, Nantong, Jiangsu Province, Jinggangshan

Applicant after: Agile Semiconductor Ltd

Address before: No. 8 Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu Province

Applicant before: Agile Semiconductor Ltd

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20160518

RJ01 Rejection of invention patent application after publication