CN105278875A - 一种混合异构nand固态硬盘 - Google Patents

Abstract

本发明涉及集成电路技术领域，尤其涉及一种混合异构NAND固态硬盘，该混合异构NAND固态硬盘由存储逻辑控制器和NAND芯片组构成，其基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表并连接至存储逻辑控制器，从而整体上提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速度，一定程度上降低了对映射表的读取和更新损耗。

Description

一种混合异构NAND固态硬盘

技术领域

本发明涉及集成电路技术领域，尤其涉及一种混合异构NAND固态硬盘。

背景技术

NAND型固态硬盘已经成为目前主流的非易失存储技术，广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。NAND的制造工艺也已经发展到了16nm，并从二维的制造工艺向三维的制造工艺转化。一般的NAND存储器可以分为单层单元NAND(SLC，Single-levelcell)和多层单元NAND(MLC，Multi-levelcell)。SLC就是一个存储单元存储1bit数据，其特点是成本高、容量小、速度快，可擦写次数(Endurance)高达10万次，比MLC固态硬盘高10倍，数据保持能力(Retention)可长达10年。MLC就是一个存储单元可以存储多个bit数据，目前可以实现每单元存储2bit和3bit数据，其最大特点就是容量大成本低，但是速度慢，耐久寿命也较低，数据保持能力也会下降。SLC和MLCNAND固态硬盘的性能对比如表1所示。根据二者之间性能的差异，SLC和MLCNAND固态硬盘在应用中也差别很大。

表1(√代表优势)

为了综合SLC和MLCNAND闪存的优点，提出了一种混合异构NAND固态硬盘，如图1所示，该NAND存储器中包含N级NAND存储器芯片，随着级数增加，NAND芯片的数据保持能力和耐写寿命都会越来越差，操作功耗也越来越大。比如，第一级为单层单元(SLC)NAND芯片，第二级可以为每单元2bit多层单元NAND芯片，第三级可以为每单元3bit多层单元NAND芯片，依次类推，而第N级可以为目前最先进的3D堆叠NAND存储芯片。这种混合异构NAND型固态硬盘结构综合了SLCNAND存取速度快、耐写寿命长、功耗低以及MLCNAND和3D堆叠NAND成本低、容量大的优点，应用范围将更加广泛。

NAND闪存的I/O特性与磁盘有很大的不同，首先，闪存除了读写外，还有额外的擦除操作，并且读写均以页(Page，典型页大小为2KB或4KB)为单位，而擦除必须以一个物理块(Block，典型大小为64个页)为单位。因此闪存上的擦除操作远慢于读写操作，所需时间在毫秒级别。此外，闪存不能原位重写的特性使得目前基于闪存的固态硬盘均采取换位更新的数据更新机制。为了向上层屏蔽闪存的物理特性，将闪存抽象成类似磁盘的块设备，需要特定的闪存存储管理。目前学术界主要使用闪存转换层(FTL)来存储管理NAND闪存设备。闪存转换层可以以固件的方式直接固化在控制芯片中，目前市面上的SSD设备中大都集成了各厂商自己的FTL算法，不可更改。从功能上讲，闪存转换层需要实现逻辑地址到物理地址的映射，空间分配，垃圾回收和磨损均衡等。为了防止掉电，从逻辑地址到物理地址的映射表(MappingTable)需要存储到非易失性介质中，最简单最实用的方法就是存储在闪存的各个存储块中，但是映射块本身更新十分频繁，会造成映射表所在块的擦除次数远高于其他存储块，损耗均衡算法就会定期将映射表数据拷贝到其他擦除次数较少的存储块中，这种拷贝过程进一步造成闪存存储寿命的降低。

因此，提供一种新型的混合异构NAND固态硬盘以解决上述耐久寿命低等缺陷成为本领域技术人员致力于研究的方向。

发明内容

针对上述存在的问题，本发明公开了一种混合异构NAND固态硬盘，其主要是基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表，从而整体上提高混合异构NAND固态硬盘的耐久寿命，其具体的技术方案为：

一种混合异构NAND固态硬盘，其中，包括：

存储逻辑控制器；

若干NAND存储器芯片组，所述若干NAND存储器芯片组分为N个级别，且第M级NAND存储器芯片组的数据存储访问速度大于第M+1级NAND存储器芯片组的数据存储访问速度，第M级NAND存储器芯片组的数据保持能力和耐写寿命优于第M+1级NAND存储器芯片组的数据保持能力和耐写寿命；

地址存储单元，设置于所述若干NAND存储器芯片组中的第一级NAND存储器芯片组中，且与所述存储逻辑控制器连接；

其中，所述地址存储单元中存储有所述若干NAND存储器芯片组中每个所述NAND存储器芯片组所对应的逻辑地址到物理地址的映射表，N、M均为正整数，且0＜M＜N。

较佳的，上述的混合异构NAND固态硬盘，其中，所述存储逻辑控制器用于对所述第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行读操作、更新操作或重建操作。

较佳的，上述的混合异构NAND固态硬盘，其中，所述混合异构NAND固态硬盘还集成有缓存器，所述存储逻辑控制器通过所述缓存器对所述第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行所述重建操作。

较佳的，上述的混合异构NAND固态硬盘，其中，所述重建操作步骤包括：

所述混合异构NAND固态硬盘上电后由所述存储逻辑控制器启动固件程序；

所述存储逻辑控制器从所述第一级NAND存储器芯片组读取所述逻辑地址到物理地址的映射表信息至所述缓存器中，完成所述重建操作。

较佳的，上述的混合异构NAND固态硬盘，其中，所述地址存储单元所在的第一级NAND存储器芯片组与所述存储逻辑控制器集成到SoC***级控制芯片上。

较佳的，上述的混合异构NAND固态硬盘，其中，所述地址存储单元所在的第一级NAND存储器芯片组中每个存储单元结构均采用GateLast二维NAND金属栅工艺。

较佳的，上述的混合异构NAND固态硬盘，其中，所述地址存储单元所在的第一级NAND存储器芯片组与所述存储逻辑控制器通过GateLast二维NAND金属栅工艺集成于所述SoC***级控制芯片上。

较佳的，上述的混合异构NAND固态硬盘，其中，所述若干NAND存储器芯片组中的第一级NAND存储器芯片组为一个单层单元NAND芯片组，第K级NAND存储器芯片组为每单元Lbit多层单元NAND芯片组，第N级NAND存储器芯片组为3D堆叠NAND芯片组；

其中，K、L均为正整数，且1＜K＜N，1<L。

较佳的，上述的混合异构NAND固态硬盘，其中，所述地址存储单元中存储有所述混合异构NAND固态硬盘的固件程序、闪存转换层算法、垃圾回收算法和均衡损耗算法。

上述技术方案具有如下优点或有益效果：

本发明公开了一种混合异构NAND固体硬盘，由存储逻辑控制器和多个NAND芯片组构成，其基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表，从而整体上提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速度，一定程度上降低了对映射表的读取和更新损耗。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是传统混合异构NAND固体硬盘的结构示意图；

图2是传统第N级NAND存储芯片组映射表存储示意图；

图3是本发明中混合异构NAND固体硬盘的结构示意图；

图4是本发明中映射表重建流程示意图；

图5是传统混合异构NAND固体硬盘中存储有映射表的结构示意图；

图6是本发明实施例一中的混合异构NAND固体硬盘的结构示意图；

图7是本发明实施例二中的混合异构NAND固体硬盘的结构示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

实施例一：

传统的NAND闪存转换层中的映射表存储在每个NAND芯片中的存储块内，以第N级NAND存储器芯片组为例(第N级NAND存储器芯片组由NAND芯片0、NAND芯片1…NAND芯片n组成)，如图2所示，每个NAND芯片中都会存储该芯片中逻辑地址到物理地址的映射表。本发明提出一种混合异构NAND固态硬盘，将所有的NAND芯片中逻辑地址到物理地址的映射表都存储到第一级NAND存储器芯片组中的存储块内。

具体的，本发明的混合异构NAND固态硬盘主要包括有存储逻辑控制器、与存储逻辑控制器连接的若干NAND存储器芯片组和地址存储单元，其中，地址存储单元设置于第一级NAND存储器芯片组中，该若干NAND存储器芯片组主要分为N个等级。

第M级存储器芯片组内的NAND芯片的数据保持能力和耐写寿命要优于第M+1级NAND存储器芯片组内的NAND芯片的数据保持能力和耐写寿命，且第M级存储器芯片组内的NAND芯片对相同大小单元的操作功耗要小于第M+1级NAND存储器芯片组内的NAND芯片，且第M级NAND存储器芯片组内的NAND芯片对相同大小单元的读写或存储访问速度要快于第M+1级NAND存储器芯片组内的NAND芯片对相同大小单元的读写或存储访问速度，其中N和M均为正整数，且0＜M＜N。

优选的，第一级NAND存储器芯片组为一个单层单元NAND芯片组，第二级NAND存储器芯片组为每单元2bit多层单元NAND芯片组…第K级NAND存储器芯片组为每单元Lbit多层单元NAND芯片组，第N级NAND存储器芯片组为3D堆叠NAND芯片组，其中，K、L为正整数且1＜K＜N，1<L。

其中，地址存储单元中存储有若干NAND存储器芯片组中每个NAND存储器芯片组所对应的逻辑地址到物理地址的映射表。

在一个可选的实施例中，将地址存储单元设置在若干NAND存储器芯片组中的第一级NAND存储器芯片组中或者说将第一级NAND存储器芯片组作为所述的地址存储单元，如图3所示。因此，第一级NAND存储器芯片组存储有每个NAND存储器芯片组所对应的映射表。

其中，存储逻辑控制器用于对第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行读操作、更新操作或重建操作，并且将所有NAND芯片的逻辑地址到物理地址的映射表存储在擦写寿命最高的第一级NAND存储器芯片组中，有如下优势：

1、提高整个NAND固态硬盘的整体寿命。映射表更新十分频繁，尤其是对于经常写的NAND存储器，因此对级数较高的NAND存储器芯片组来说，在均衡损耗算法下经常需要将存储映射表的所在块拷贝到擦写次数较低的存储块中，而级数较高的NAND存储器芯片组较级数较低的芯片组来说，擦写寿命较低，因而映射表这种频繁的更新过程会进一步降低该级中NAND芯片的寿命。因而本发明将所有NAND芯片的映射表都存储在第一级NAND芯片组中，由于第一级NAND芯片组可擦写寿命最高，整体上提高了整个NAND存储器固态硬盘的寿命。

2、提高了对映射表读操作和更新操作的速度。传统的所有NAND芯片中逻辑地址到物理地址的映射表都保存在各自的芯片内，对处在级数较高的NAND芯片来说，其映射表的读取和更新也会较慢。本发明将所有NAND芯片组的映射表都存储在第一级NAND存储器芯片组中，由于第一级NAND存储器芯片组在读写速度上都要快于其他级的NAND存储器芯片组，因而存储逻辑控制器对映射表读取和更新更加迅速，***性能也得到了提高。

3、降低了对映射表读取和更新的功耗。传统中，级数越高的NAND存储器芯片组读取和更新其映射表功耗也就越高。而本发明将所有NAND芯片组的映射表都存储在第一级NAND存储器芯片组中，因而整体上存储逻辑控制器对映射表读取和更新的功耗也得到最大限度降低。

4、加快了映射表重建的时间，增强了映射表的数据可靠性。当NAND固态硬盘上电启动或者在掉电后重启时，需要从各个物理块中提取映射表信息以重建映射表。本发明所有NAND芯片组的映射表都保存在第一级NAND存储器芯片组中，对于第一级NAND存储器芯片组来说，其读取速度最快，因而本发明存储逻辑控制器能够快速的重建映射表，提高***性能。此外，由于第一级NAND存储器芯片组中的NAND芯片在数据可靠性方面都要强于其他级别中的NAND芯片，映射表的数据可靠性也得到进一步加强。

本发明中，由逻辑地址到物理地址的映射表重建过程如图4所示；首先混合异构NAND固态硬盘上电之后存储逻辑控制器启动固件程序；之后，存储逻辑控制器从第一级NAND存储器芯片组(地址存储单元)中读取逻辑地址到物理地址的映射表(以下称为地址映射表)信息至混合异构NAND固态硬盘内的缓存器中，完成地址映射表的重建操作。

中的存储逻辑控制器启动固件程序；之后，存储逻辑控制器从第一级NAND存储器芯片组(地址存储单元)中读取映射表信息至存储逻辑控制器中集成的缓冲器中，通过该缓冲器进行重建映射表。

如图5所示传统的混合异构NAND固态硬盘的结构，图6是本发明实施例中的混合异构NAND固体硬盘的结构示意图，图6是基于图5的基础上进行变化，其主要包括有第一级NAND存储器芯片组、第二级NAND存储器芯片组、第三级NAND存储器芯片组和第四级NAND存储器芯片组(传统的混合异构NAND固态硬盘各级NAND存储器芯片组对应存储有地址映射表1、地址映射表2、地址映射表3和地址映射表4)。

其中，第一级NAND存储器芯片组为SLCNAND芯片组(即等同上述的地址存储单元)，第二级NAND存储器芯片组为每单元2bitMLCNAND芯片组，第三级NAND存储器芯片组为每单元3bitMLCNAND芯片组，第四级NAND存储器芯片组为3D堆叠NAND芯片组。

如图5所示，随着级数增加，NAND芯片组的耐久擦写寿命不断降低，读取速度也不断降低，读取功耗越来越大，每一级逻辑地址到物理地址的映射表都保存在各自的芯片组内，控制器通过接口(1)、(2)、(3)、(4)来读取映射表信息，对于各自映射表的读取和更新由于级数不同，速度、功耗均有所不同，对整个NAND芯片组的性能产生影响。本发明采用将所有NAND芯片组的映射表(包括映射表1、映射表2、映射表3和映射表4)均保存在第一级SLCNAND芯片中，如图6所示。显然，对SLCNAND芯片组中的映射表进行读操作和更新操作，相比MLCNAND芯片组和3D堆叠NAND芯片组，功耗更低，速度更快，存储块的耐久擦写寿命也更长，整个NAND固态硬盘的性能得到了提高，使用寿命也会增加。

实施例二：

基于实施例一，传统的闪存芯片的制造工艺与逻辑控制工艺不同，二者无法集成到一块芯片上，如果采用一种基于GateLast金属栅工艺的二维NAND工艺，利用金属栅工艺实现各NAND单元的金属控制栅，即地址存储单元所在的第一级NAND存储器芯片组中每个存储单元结构均采用GateLast二维NAND金属栅工艺，而不是传统的多晶硅环绕控制栅，从而可以实现NAND工艺与高介电常数金属栅CMOS工艺的集成，那么存储逻辑控制器与地址存储单元所在的单层单元NAND芯片组可以通过GateLast二维NAND金属栅工艺集成在一个SoC***级控制器芯片上，由此，上述实施例一结构可变成如图7所示结构。

如图7所示，本发明结构主要包括若干级NAND存储器芯片组，如第一级NAND存储器芯片组、第二级NAND存储器芯片组…第四级NAND存储器芯片组。

SoC***级控制器芯片，集成有存储逻辑控制器以及与存储逻辑控制器连接的地址存储单元所在的单层单元NAND芯片组，与第一级NAND存储器芯片组类型相同。

单层单元NAND芯片组中存储有若干级NAND存储器芯片组中逻辑地址到物理地址的映射表，存储逻辑控制器用于对映射表进行读操作、更新操作或重建操作。

优选的，第一级NAND存储器芯片组为SLCNAND芯片组，第二级NAND存储器芯片组为每单元2bitMLCNAND芯片组，第三级NAND存储器芯片组为每单元3bitMLCNAND芯片组，第四级NAND存储器芯片组为3D堆叠NAND芯片组。

在SOC***级控制芯片内集成了SLCNAND存储器芯片组，存储逻辑控制器通过内部接口(1)可存取NAND存储器的内容，速度更快。本发明将进一步将所有NAND存储器芯片组的地址映射表存储到SOC***级控制芯片内的单层单元NAND芯片组上，从而进一步加快了对映射表读取和更新的速度。如果SLCNAND芯片组容量足够大，还可以存储此固态硬盘的固件程序和算法，例如闪存转换层(FTL)算法、垃圾回收算法、均衡损耗算法等，进一步加快NAND固态硬盘启动的时间，而无需再去片外的NAND存储块中读取这些数据，提高闪存的性能。

综上所述，本发明公开了一种混合异构NAND固体硬盘，由存储逻辑控制器和多个NAND芯片组构成，其基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表并连接至存储逻辑控制器，从而整体上提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速度，一定程度上降低了对映射表的读取和更新损耗。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种混合异构NAND固态硬盘，其特征在于，包括：

存储逻辑控制器；

若干NAND存储器芯片组，所述若干NAND存储器芯片组分为N个级别，且第M级NAND存储器芯片组的数据存储访问速度大于第M+1级NAND存储器芯片组的数据存储访问速度，第M级NAND存储器芯片组的数据保持能力和耐写寿命优于第M+1级NAND存储器芯片组的数据保持能力和耐写寿命；

地址存储单元，设置于所述若干NAND存储器芯片组中的第一级NAND存储器芯片组中，且与所述存储逻辑控制器连接；

其中，所述地址存储单元中存储有所述若干NAND存储器芯片组中每个所述NAND存储器芯片组所对应的逻辑地址到物理地址的映射表，N、M均为正整数，且0＜M＜N。

2.如权利要求1所述的混合异构NAND固态硬盘，其特征在于，

所述存储逻辑控制器用于对所述第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行读操作、更新操作或重建操作。

3.如权利要求2所述的混合异构NAND固态硬盘，其特征在于，所述混合异构NAND固态硬盘还集成有缓存器，所述存储逻辑控制器通过所述缓存器对所述第一级NAND存储器芯片组中所存储的逻辑地址到物理地址的映射表进行所述重建操作。

4.如权利要求3所述的混合异构NAND固态硬盘，其特征在于，所述重建操作步骤包括：

所述混合异构NAND固态硬盘上电后由所述存储逻辑控制器启动固件程序；

所述存储逻辑控制器从所述第一级NAND存储器芯片组读取所述逻辑地址到物理地址的映射表信息至所述缓存器中，完成所述重建操作。

5.如权利要求1所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在的第一级NAND存储器芯片组与所述存储逻辑控制器集成到SoC***级控制芯片上。

6.如权利要求5所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在的第一级NAND存储器芯片组中每个存储单元结构均采用GateLast二维NAND金属栅工艺。

7.如权利要求5所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在的第一级NAND存储器芯片组与所述存储逻辑控制器通过GateLast二维NAND金属栅工艺集成于所述SoC***级控制芯片上。

8.如权利要求1所述的混合异构NAND固态硬盘，其特征在于，所述若干NAND存储器芯片组中的第一级NAND存储器芯片组为一个单层单元NAND芯片组，第K级NAND存储器芯片组为每单元Lbit多层单元NAND芯片组，第N级NAND存储器芯片组为3D堆叠NAND芯片组；

其中，K、L均为正整数，且1＜K＜N，1<L。

9.如权利要求1所述的混合异构NAND固态硬盘，其特征在于，

所述地址存储单元中存储有所述混合异构NAND固态硬盘的固件程序、闪存转换层算法、垃圾回收算法和均衡损耗算法。