CN104851455B - 电阻式存储器装置及其操作方法 - Google Patents

电阻式存储器装置及其操作方法 Download PDF

Info

Publication number
CN104851455B
CN104851455B CN201510073121.3A CN201510073121A CN104851455B CN 104851455 B CN104851455 B CN 104851455B CN 201510073121 A CN201510073121 A CN 201510073121A CN 104851455 B CN104851455 B CN 104851455B
Authority
CN
China
Prior art keywords
memory cell
write
write operation
resistive memory
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510073121.3A
Other languages
English (en)
Other versions
CN104851455A (zh
Inventor
金嘉瑛
朴海赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104851455A publication Critical patent/CN104851455A/zh
Application granted granted Critical
Publication of CN104851455B publication Critical patent/CN104851455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻式存储器装置，包括：存储器区，其包括多个电阻式存储器单元；以及控制器，其适于根据电阻式存储器单元的数据储存材料来储存写入操作的阈值次数、随着对所述存储器区执行写入操作而对相应电阻式存储器单元的写入操作的次数计数、以及当检测到达到所述写入操作的阈值次数的存储器单元时执行中断控制。

Description

电阻式存储器装置及其操作方法
相关申请的交叉引用
本申请要求2014年2月13日在韩国知识产权局提交的韩国专利申请第10-2014-0016576号的优先权，其全部内容通过引用并入本文中。
技术领域
各种实施例涉及半导体装置，更具体地涉及电阻式半导体装置及其操作方法。
背景技术
电阻式存储器已经成为下代存储器的焦点，具有诸如低成本、随机存取、高速操作、低功耗以及非易失性的优点。
电阻式存储器具有位于一对电极之间的数据储存材料层，并且通过经由施加电流或电压来改变数据储存材料层的电阻状态而储存数据。
相变存储器，其为电阻式存储器的一种，包括存取元件、形成于存取元件上的底部电极、以及形成于底部电极与顶部电极之间的数据储存材料层或电阻器元件。若经由字线来驱动存取元件以将数据写入相变存储器，随着从位线将写入电流供应至电阻器元件，电阻器元件的电阻状态可在结晶状态(低电阻状态)与非结晶状态(高电阻状态)之间改变。
写入至相变存储器单元时会产生热量，并且这些热量可能传到相邻单元。若相邻单元处在电阻状态或储存有数据，并且相邻单元的温度达到结晶温度，则相邻单元的电阻状态可能改变。这称为干扰现象。
此外，若相变存储器单元在特定温度停留给定的时间，则处于高电阻状态的数据储存材料会结晶，并且数据可能被擦除。
图1是说明电阻式存储器装置的干扰现象的图。在图1中，参考符号BE代表底部电极、TE代表顶部电极、PCM代表作为数据储存材料的相变材料。
如图1(a)所示，在对选中单元的写入操作期间，热量辐射至处于非结晶状态的相邻单元。
另外，如图1(b)所示，在用于选中单元的写入操作被重复了特定次数时，相邻单元可能结晶。
也就是，随着对选中单元重复进行写入操作，相邻单元的数据会因为干扰现象而被删除。
随着时间的推移，相邻单元的电阻状态，即写入至非结晶状态并且重复地暴露于从选中的单元辐射的热量，会结晶成处于低电阻状态。另外，相邻单元的电阻状态会受到用于选中单元的写入操作的写入脉冲持续时间的影响，以及从选中单元至相邻单元的距离的影响。
发明内容
在本发明的一个实施例中，一种电阻式存储器装置可以包括：存储器区，其包括多个电阻式存储器单元；以及控制器，其适于根据电阻式存储器单元的数据储存材料来储存写入操作的阈值次数、随着对所述存储器区执行写入操作而对相应电阻式存储器单元的写入操作的次数计数、以及当检测到达到所述写入操作的阈值次数的存储器单元时执行中断控制。
在本发明的一个实施例中，一种操作电阻式存储器装置的方法，所述电阻式存储器装置可以包括控制器，所述控制器适于控制用于包括多个电阻式存储器单元的存储器区的写入操作，以及用于根据所述电阻式存储器单元的数据储存材料来储存写入操作的阈值次数，所述方法包括：随着对所述存储器区执行写入操作，对相应电阻式存储器单元的写入操作计数；以及当检测到达到所述写入操作的阈值次数的存储器单元时，执行中断控制。
在本发明的一个实施例中，一种电阻式存储器装置可以包括：多个电阻式存储器单元；以及控制器，其适于从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置响应于对检测到的过写入电阻式存储器单元的写入操作的写入命令来对所述多个电阻式存储器单元中的另一个单元执行写入操作，其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。
在本发明的一个实施例中，一种电阻式存储器装置可以包括：多个电阻式存储器单元；以及控制器，其适于从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置对检测到的过写入电阻式存储器单元的相邻电阻式存储器单元执行刷新操作，其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。
附图说明
结合附图描述特征、方面和实施例，其中：
图1是说明电阻式存储器装置的干扰现象的图；
图2是说明根据本发明实施例的电阻式存储器装置的框图；
图3是示例性说明图2中所示的存储器区、行译码器电路块以及列译码器电路块的图；
图4是说明电阻式存储器装置的温度与数据保持失效时间之间的关系的图；
图5是说明根据电阻式存储器装置的写入操作中的写入脉冲持续时间，经历结晶温度的存储器单元之间的距离上的改变的图；
图6是说明由根据电阻式存储器装置的数据储存材料的温度函数表示的数据保持失效时间的图；
图7是说明根据本发明实施例的电阻式存储器装置的操作方法的流程图；
图8是说明根据本发明实施例的电阻式存储器装置的操作方法的概念图；
图9是说明根据本发明实施例的电阻式存储器装置的操作方法的概念图；
图10是说明根据本发明实施例的电阻式存储器装置的干扰抑制的图；
图11是说明根据本发明实施例的处理器的框图；
图12和图13是说明根据本发明实施例的数据处理***的框图；以及
图14和图15是说明根据本发明实施例的电子***的框图。
具体实施方式
以下将经由示例性实施例参考附图来说明根据本发明的电阻式存储器装置及其操作方法。
图2是说明根据本发明实施例的电阻式存储器装置的框图。
根据本发明实施例的电阻式存储器装置10可包括存储器区110、行译码器电路块120、列译码器电路块130、读取/写入控制电路块140、控制器150以及电压发生块160。
存储器区110可包括电耦合在字线与位线之间的电阻式存储器单元的阵列。电阻式存储器单元的非限制性实例可包括：使用硫族化合物的相变存储器单元、利用磁性隧穿效应的磁性存储器单元、使用过渡金属氧化物的电阻式存储器单元、聚合物存储器单元、使用钙钛矿的存储器单元、以及使用铁电电容器的铁电存储器单元。电阻式存储器单元可为多电平单元，每个单元能够储存二个或更多个数据位。
图3是示例性说明图2所示的存储器区110、行译码器电路块120以及列译码器电路块130的图。
参见图3，存储器区110可包括一个或多个存储垫(mat)1101、1102、1103和1104。每个存储垫1101、1102、1103和1104可包括多个单位存储器单元阵列1000。译码器X-DEC和Y-DEC可根据用于访问存储器单元的地址来选择一个或多个存储器单元。
在存储垫1101、1102、1103和1104的侧面，例如在上方存储垫1101和1103与下方存储垫1102和1104之间，可安置***电路区1105。在***电路区1105内可安置地址/命令处理单元、数据输入/输出处理单元、电源供应单元等等。在***电路区1105内也可放置数据输入/输出焊盘、地址焊盘、命令焊盘、电源焊盘(电源供应电压焊盘以及接地电压焊盘)等等。
再次参见图2，外部地址信号可分别供应给作为地址译码器的行译码器电路块120和列译码器电路块130。行译码器电路块120和列译码器电路块130可在控制器150的控制之下将行地址和列地址译码，也就是，将字线地址和位线地址译码，用于访问存储器区110内的存储器单元。
读取/写入控制电路块140可被提供有来自数据输入/输出电路块(未示出)的数据并且在控制器150的控制之下将数据写入存储器区110，或可在控制器150的控制之下将从存储器区110的选中存储器单元读取的数据提供给数据输入/输出电路块。
控制器150可响应于从外部设备或主机输入的写入命令，通过控制行译码器电路块120、列译码器电路块130和读取/写入控制电路块140而将数据写入存储器区110内。此外，控制器150可响应于从外部设备或主机输入的读取命令，通过控制行译码器电路块120、列译码器电路块130和读取/写入控制电路块140而从存储器区110读取数据。
电压发生块160可根据控制器150的控制来产生操作电压，诸如用于写入操作的写入电压、用于验证的读取电压、以及用于读取操作的读取电压，并且将操作电压提供给行译码器电路块120、列译码器电路块130等等。
在本发明的实施例中，控制器150可根据电阻式存储器单元的数据储存材料类型来储存写入操作的预定阈值次数，并且对每存储器单元的写入操作的次数计数。当特定存储器单元的写入操作的次数达到写入操作的预定阈值次数时，控制器150可执行中断控制。已经执行了写入操作的预定阈值次数的存储器单元将被称为过写入存储器单元(overwritten memory cell)。
当过写入存储器单元要被执行写入操作时，可对过写入存储器单元执行中断控制。作为中断控制，控制器150可用一存储器单元来替换过写入存储器单元，或控制器150可刷新过写入存储器单元的相邻单元。
在本发明的实施例中，当检测到过写入存储器单元时，控制器150可控制行译码器电路块120和列译码器电路块130，使得可在用于过写入存储器单元的下一个写入操作中，用未被过写入存储器单元的干扰所影响的另一个存储器单元、例如除了包括过写入存储器单元的存储垫以外的存储垫的存储器单元来替换过写入存储器单元，然后可允许由读取/写入控制电路块140执行写入操作。在此情况下，控制器150可通过用访问另一个存储器单元的地址替换从外部设备或主机提供的过写入存储器单元的原始地址，来执行对另一个存储器单元而不是过写入存储器单元的写入操作。此外，控制器150可通过映射原始地址和替换地址来产生并管理地址表。
在另一个实施例中，当检测到过写入存储器单元时，控制器150可对过写入存储器单元的相邻存储器单元执行刷新操作，也就是，数据重写操作。在对相邻存储器单元执行刷新操作之后，恢复过写入存储器单元的写入操作。
可被过写入存储器单元的干扰影响并由此结晶的相邻存储器单元可为具有非结晶状态或高电阻状态的已写入存储器单元。在本发明的实施例中，可根据过写入存储器单元的相邻存储器单元的电阻状态来执行中断控制。换言之，当检测到过写入存储器单元时，可对处于高电阻状态的相邻存储器单元执行中断控制，而不对处于低电阻状态的相邻存储器单元执行中断控制。
可作为判定过写入存储器单元的标准的写入操作的阈值次数，可根据电阻式存储器装置的数据储存材料的激活能量(Ea)来决定。数据储存材料、尤其是相变材料的激活能量，可由相变材料的状态从非结晶状态改变为结晶状态的结晶温度Tc和时间决定。激活能量可根据数据储存材料而变化。
详细来说，在原子或分子的初始排列状态与最终排列状态之间，存在中间排列状态，其中原子间力或分子间力所产生的能量变成最大。此中间排列状态称为过渡状态，并且过渡状态与初始排列状态之间的能量差称为激活能量。即，激活能量为在反应***中启动转变所需的最小能量。
通过在提高施加于数据储存材料的温度的同时测量数据储存材料的结晶所需的时间，可测量数据储存材料从非结晶状态相变为结晶状态所需的激活能量。
图4是说明数据储存材料的温度变化与写入脉冲持续时间之间的关系的图。
每一个周期具有60ns持续时间的写入脉冲施加1次(60ns)、103次(60μs)以及104次(600μs)至数据储存材料，并且测量数据储存材料的结晶温度。从图的斜率可测量激活能量。在图4中，k为玻尔兹曼常数，T为绝对温度。
图5为解释根据电阻式存储器装置的写入操作中的写入脉冲持续时间，相邻存储器单元与选中存储器单元的距离与相邻存储器单元的结晶温度Tc之间的关系。
当每一个周期具有60ns持续时间的写入脉冲施加1次、103次(60μs)以及104次(600μs)至数据储存材料时，结晶温度Tc根据相邻存储器单元与选中存储器单元的距离而对于每个相邻存储器单元不同。
与选中存储器单元距离相同的相邻存储器单元之中的施加写入脉冲时间更长的相邻存储器单元容易结晶，并且更快地导致干扰。
如图4和图5所示，随着要对存储器单元执行的写入操作的重复次数增加并且存储器单元之间的距离变得更短，干扰增加。
图6是说明由根据电阻式存储器装置的数据储存材料的温度函数(1/kT)表示的数据保持失效时间(以对数表示)的图。
激活能量Ea可由以下等式决定。
[等式1]
例如，如图6所示，包括第一硫族化物(GeSbTe、GST)材料GST1的数据储存材料的激活能量Ea可为AeV，并且数据可在包括第一GST材料GST1的数据储存材料中在大约200℃保存10年。另外，包括第二GST材料GST2的数据储存材料的激活能量Ea可为BeV，并且数据可在包括第二GST材料GST2的数据储存材料中在大约93℃保存10年。另外，包括第三GST材料GST3的数据储存材料的激活能量Ea可为CeV，并且数据可在包括第三GST材料GST3的数据储存材料中在大约97℃保存10年。
第一GST材料GST1可为例如富含Ge的GST材料，并且富含Ge的GST材料的激活能量Ea可为2eV至6eV。第二GST材料GST2可为一般的GST材料，并且所述一般的GST材料的激活能量Ea可为1eV至4eV。第三GST材料GST3可为例如富含Sb的GST材料，并且富含Sb的GST材料的激活能量Ea可为3eV至8eV。
根据本发明的实施例，存储器单元的写入操作的阈值次数可基于激活能量以及每周期的写入脉冲持续时间而预定，所述激活能量包括与数据保持失效时间和数据储存材料从非结晶状态改变成结晶状态的温度有关的信息。写入操作的预定阈值次数可为判定过写入存储器单元的条件，以及可为判定一存储器单元是否可能因为干扰而影响相邻单元且因此可改变相邻单元的电阻状态的条件。例如，通过用数据保持失效时间除以写入脉冲持续时间可获得存储器单元的写入操作的阈值次数。
因此，如图7所示，其是说明根据本发明实施例的电阻式存储器装置的操作方法的流程图，控制器150可基于存储器区110的激活能量(Ea)以及写入脉冲持续时间来储存写入操作的预定阈值次数(S101)，并且可对相应单元的写入操作的次数计数(S103)。若检测到单元的写入操作的预定阈值次数或检测到过写入存储器单元(S105)，则控制器150可执行上述的中断控制(S107)。
例如，数据储存材料的数据保持失效时间可为6s，并且数据储存材料的写入脉冲持续时间可为每周期60ns。在数据储存材料具有上述特性的电阻式存储器装置中，对写入操作的选中存储器单元的相邻单元没有影响，直到对选中存储器单元的写入操作的次数达到1E8个周期(1E8＝6s/60ns)或写入操作的预定阈值次数，或直到选中存储器单元变成过写入存储器单元。当对选中存储器单元的写入操作的次数达到1E8个周期(1E8＝6s/60ns)或选中存储器单元变成过写入存储器单元时，处于非结晶状态的相邻单元可能因为干扰而结晶。在这种情况下，写入操作的阈值次数可为1E8，并且当对选中存储器单元的写入操作的次数达到1E8或选中存储器单元变成过写入存储器单元时，执行中断控制。
图8是说明根据本发明实施例的电阻式存储器装置的操作方法的概念图。
假设电阻式存储器装置的存储垫MAT1的单元C2已经变成过写入存储器单元、或对单元C2的写入操作的次数已经达到写入操作的预定阈值次数，并且过写入单元C2当前经由数据输入/输出焊盘Pad1提供数据用于写入操作。控制器150可执行中断控制。作为中断控制的实例，控制器150可利用提供的数据对单元C4执行写入操作而不对过写入存储器单元C2执行写入操作，并且可产生并管理表示用于访问单元C2和C4的地址之间的映射关系的地址映射表。因为对过写入存储器单元C2的额外写入操作可能影响相邻存储器单元C1和C3，单元C4(其可不受过写入存储器单元C2的干扰影响)的单元替换可防止对过写入存储器单元C2的额外写入操作，由此可避免相邻存储器单元C1和C3的干扰而使其保持其电阻状态。
根据本发明的实施例，控制器150也可利用提供的数据对相邻存储器单元C3执行写入操作而不对过写入存储器单元C2执行写入操作，并且当相邻存储器单元C3具有结晶状态而相邻存储器单元C1具有非结晶状态时，产生并管理表示用于访问单元C2和C3的地址之间的映射关系的地址映射表。
根据本发明的实施例，控制器150可对过写入存储器单元C2的相邻单元C1和C3执行刷新操作。在对相邻存储器单元C1和C3的刷新操作之后，对过写入存储器单元C2的额外写入操作不会由于干扰而影响相邻存储器单元C1和C3从非结晶状态改变成结晶状态，并且对相邻存储器单元的刷新操作允许相邻单元C1和C3的电阻状态保持。
根据本发明的实施例，当相邻存储器单元C3具有结晶状态而相邻存储器单元C1具有非结晶状态时，控制器150也可以只对过写入存储器单元C2的相邻存储器单元C1执行刷新操作。
图9是说明根据本发明实施例的电阻式存储器装置的操作方法的概念图。
存储器区110可包括如上面参考图3所述的多个存储垫。一般而言，如图9(a)所示，对电耦合至多个存储垫MAT1和MAT2中的列的选中单元执行写入操作。例如，可利用数据输入/输出焊盘Pad1和Pad2提供的数据而分别对存储垫MAT1的单元C12以及存储垫MAT2的单元C22执行写入操作。
随着对存储器单元C12和C22重复写入操作，存储器单元C12和C22可变成过写入存储器单元，因此相邻存储器单元C11、C13、C21和C23可能分别因为存储垫MAT1和MAT2的过写入存储器单元C12和C22的干扰而被影响以从非结晶状态改变成结晶状态。
根据本发明的实施例为防止对相邻存储器单元的干扰，控制器150可基于存储器区110的激活能量(Ea)以及写入脉冲持续时间而预先储存写入操作的预定阈值次数(图7的S101)。
并且，如图9(b)所示，控制器150可执行单元替换，使得可对存储垫例如存储垫MAT1中的存储器单元执行写入操作，而不对不同的存储垫例如由用于访问存储垫MAT2中的存储器单元的原始地址所表示的存储垫MAT2中的存储器单元执行写入操作。控制器150可产生和管理表示用于访问存储垫MAT1和MAT2的单元的地址之间的映射关系的地址映射表，例如，响应于具有用于访问存储垫MAT2的存储器单元C22的地址的写入命令，控制器150可对存储垫MAT1中的存储器单元C11执行写入操作，而不对由原始地址所表示的存储垫MAT2的存储器单元C22执行写入操作。控制器150可产生和管理表示用于访问存储垫MAT1和MAT2的单元C11和C22的地址之间的映射关系的地址映射表。如此，当提供用于存储垫MAT1的单元C12以及存储垫MAT2的单元C22的写入命令时，可替换地址，使得可对存储垫MAT1的所有单元C11、C12、C13和C14执行写入操作，而不对存储垫MAT2的单元C22执行写入操作。
当控制器150检测到存储垫MAT1中的过写入存储器单元时，控制器150可执行中断控制，使得储存在包括过写入存储器单元的存储垫例如存储垫MAT1中的数据可统一移动至不包括过写入存储器单元的另一个存储垫例如存储垫MAT2，并且可以统一地擦除包括过写入存储器单元的存储垫MAT1的数据。
也就是说，控制器150可执行单元替换，使得可对存储器区110中的多个存储垫之中的一个或多个预定存储垫执行写入操作，而不对用于访问原始存储垫中的存储器单元的原始地址所表示的原始存储垫执行写入操作。控制器150可产生和管理表示用于访问预定存储垫和原始存储垫的地址之间的映射关系的地址映射表。当对预定存储垫执行写入操作时控制器150检测到预定存储垫中的过写入存储器单元，控制器150可执行中断控制，使得储存在包括过写入存储器单元的预定存储垫中的数据可统一移动至不包括过写入存储器单元的另一个存储垫，并且可统一擦除包括过写入存储器单元的预定存储垫的数据。控制器150还可产生和管理表示用于访问预定存储垫与另一个存储垫的地址之间的映射关系的地址映射表。
图10是说明根据本发明实施例的电阻式存储器装置的干扰抑制的图。
参见图10(a)，可见每次对选中单元执行写入操作时，热量辐射至相邻单元的数据储存材料。
在本发明中，对选中单元的写入操作的次数计数，并且当计数结果达到阈值次数或选中单元变成过写入存储器单元时，可通过选择不与过写入单元相邻的另一个单元来执行写入操作，或可对过写入存储器单元的相邻单元执行刷新操作。因此，如图10(b)所示，即使对过写入存储器单元重复地执行额外的写入操作，过写入存储器单元的相邻单元仍然如原始那样来保持。
图11是说明根据本发明实施例的处理器的框图。
参见图11，处理器20可包括控制单元210、运算单元220、储存单元230以及高速缓存单元240。
控制单元210接收来自外部设备的信号，诸如命令和数据，将命令译码，执行数据的输入或输出，以及处理数据，由此控制处理器20的一般操作。
运算单元220根据控制单元210将命令译码的结果来执行各种运算。运算单元220可包括至少一个算术和逻辑单元(ALU)。
储存单元230可作为寄存器，并且为在处理器20中储存数据的部分。储存单元230可包括数据寄存器、地址寄存器、浮点寄存器以及各种其他寄存器。储存单元230可储存要由运算单元220计算的数据、计算结果数据、以及储存这些数据的地址。
储存单元230可包括由例如电阻式存储器单元、地址译码器、控制器、电压发生器构成的存储器区。在本发明的实施例中，储存单元230可以是图2中说明的电阻式存储器装置。因此，当根据从控制单元210提供的写入命令和写入数据对存储器区执行写入操作时，对相应存储器单元的写入操作的次数累积地计数。此外，在检测到单元达到预定阈值的写入次数的情况下，执行中断控制。在另一个实施例中，当产生用于多个存储垫中的相应指定列的同时的写入命令时，储存单元230首先替换地址，使得同一存储垫中的所有单元都被写入。若检测到达到数据保持失效时间的存储垫，则可选择未达到数据保持失效时间的任意一个存储垫、统一地移动检测到的存储垫的数据、再替换地址、然后擦除检测到的存储垫中的存储器单元的数据。
高速缓存单元240作为暂时储存空间。
图11中说明的处理器20可为电子装置的中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用处理器(AP)等等。
图12和图13是说明根据本发明实施例的数据处理***的框图。
图12中说明的数据处理***30可包括主控制器310、接口320、主存储器件330以及辅助存储器件340。
数据处理***30可执行输入、处理、输出、通信和存储，以执行用于处理数据的一系列操作。数据处理***30可为电子装置，诸如计算机服务器、个人数字助理、笔记本电脑、网络平板计算机、无线终端、移动通信终端、数字内容播放器、相机、全球定位***、视频摄影机、录音机、远程信息处理装置、AV***、或智能型电视等等。
在另一个实施例中，数据处理***30可为数据存储装置，并且可为磁盘形式，诸如硬盘、光驱、固态磁盘、DVD等等，或可为卡形式，诸如通用串行总线(USB)存储器、安全数字(SD)卡、记忆棒、智能媒体卡、内部/外部多媒体卡、或紧凑型快闪卡等等。
主控制器310控制数据经由主存储器件330与接口320之间的交换。为此，主控制器310控制将从外部设备经由接口320输入的命令译码的一般操作，并且计算和比较储存在***中的数据。
接口320提供命令和数据可在外部设备与数据处理***30之间交换的环境。根据数据处理***的应用环境，接口320可为人机接口设备、卡接口设备或磁盘接口设备。人机接口设备可包括输入设备，诸如键盘、小型键盘(keypad)、鼠标以及语音识别设备，以及可包括输出设备，诸如显示器和扬声器。磁盘接口设备可包括IDE(集成驱动电子)、SCSI(小型计算机***接口)、SATA(串行高级技术附件)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)等等。
主存储器件330可储存数据处理***30操作所需的应用程序、控制信号以及数据。主存储器件330用作存储装置，从辅助存储器件340传送的程序或数据可储存并可被执行。主存储器件330可利用具有非易失性的存储器件来实现。例如，图2中示出的电阻式存储器装置可用作主存储器件330。
辅助存储器件340为可储存程序代码或数据的空间，并且可包括高容量存储器件。例如，图2中示出的电阻式存储器装置可作为辅助存储器件340。
也就是说，主存储器件330和/或辅助存储器件340可包括由例如电阻式存储器单元、地址译码器、控制器、电压发生器构成的存储器区。因此，当根据从主控制器310提供的写入命令和写入数据对存储器区执行写入时，对相应存储器单元的写入操作的次数累积地计数。此外，在检测到单元达到预定阈值的写入次数的情况下，执行中断控制。在另一个方面，当产生用于多个存储垫中的指定列的同时的写入命令时，首先替换地址，使得同一存储垫中的所有单元都被写入。若检测到达到数据保持失效时间的存储垫，则可选择未达到数据保持失效时间的任意一个存储垫、统一地移动检测到的存储垫的数据、再替换地址、然后擦除检测到的存储垫中的存储器单元的数据。
图13中说明的数据处理***40可包括存储器控制器410和电阻式存储器装置420。
存储器控制器410可响应于来自主机的请求而访问电阻式存储器装置420。为此，存储器控制器410可包括处理器411、工作存储器413、主机接口415以及存储器接口417。
处理器411可控制存储器控制器410的一般操作，并且工作存储器413可储存存储器控制器410操作所需的应用程序、数据、控制信号等等。
主机接口415可执行协议转换，用于主机与存储器控制器410之间的数据/控制信号的交换，存储器接口417可执行协议转换，用于存储器控制器410与电阻式存储器装置420之间的数据/控制信号的交换。
电阻式存储器装置420可使用例如图2中示出的电阻式存储器装置，并且可包括由电阻式存储器单元、地址译码器、控制器以及电压发生器构成的存储器区。因此，当根据从存储器控制器410提供的写入命令和写入数据对存储器区执行写入时，对相应存储器单元的写入操作的次数累积地计数。此外，在检测到单元达到写入操作的预定阈值次数的情况下，执行中断控制。当产生用于多个存储垫中的指定列的同时的写入命令时，首先替换地址，使得同一存储垫中的所有单元都被写入。若检测到达到数据保持失效时间的存储垫，则可选择未达到数据保持失效时间的任意一个存储垫、统一地移动检测到的存储垫的数据、再替换地址、然后擦除检测到的存储垫中的存储器单元的数据。
图13中说明的数据处理***40可用作磁盘设备、便携式电子装置的内部/外部存储卡、图像处理器、或应用芯片组。
此外，存储器控制器410中提供的工作存储器413可利用图2中说明的存储器装置来实现。
图14和图15是说明根据本发明实施例的电子***的框图。
图14中说明的电子***50可包括处理器501、存储器控制器503、电阻式存储器装置505、输入/输出设备507以及功能模块500。
存储器控制器503可在处理器501的控制之下控制电阻式存储器装置505的数据处理操作，例如写入或读取操作。
写入在电阻式存储器装置505中的数据可在处理器501和存储器控制器503的控制之下经由输入/输出设备507输出。输入/输出设备507可包括显示设备、扬声器设备等等。
输入/输出设备507还可包括如下的输入设备，经由所述输入设备可输入用于控制处理器501操作的控制信号或要由处理器501处理的数据。
在另一个实施例中，存储器控制器503可实现为处理器501的一部分或与处理器501分开的芯片组。
电阻式存储器装置505可包括由例如电阻式存储器单元、地址译码器、控制器、电压发生器构成的存储器区。在本发明的实施例内，电阻式存储器装置505可为图2中示出的电阻式存储器装置。因此，当根据从存储器控制器503提供的写入命令和写入数据对存储器区执行写入操作时，对相应存储器单元的写入操作的次数累积地计数。此外，在检测到单元达到预定阈值的写入次数的情况下，执行中断控制。在另一方面中，当产生用于多个存储垫中的指定列的同时的写入命令时，首先替换地址，使得同一存储垫中的所有单元都被写入。若检测到达到数据保持失效时间的存储垫，则可选择未达到数据保持失效时间的任意一个存储垫、统一地移动检测到的存储垫的数据、再替换地址、然后擦除检测到的存储垫中的存储器单元的数据。
功能模块500可以是根据图14中说明的电子***50的应用实例来执行选定功能的模块。图14说明通信模块509和图像传感器511作为功能模块500的实例。
通信模块509可提供通信环境，其中电子***50可访问有线或无线通信网络并且交换数据与控制信号。
图像传感器511将光学图像转换成数字图像信号，并且将数字图像信号传送给处理器501以及存储器控制器503。
当图14的电子***50提供有通信模块509时，电子***50可操作为便携式通信装置，例如无线通信终端。当电子***50提供有图像传感器511时，电子***50可为附接有数字照相机或数字摄影机的电子***(例如，PC、笔记本电脑、移动通信终端等等)。
图15中说明的电子***60可包括卡接口601、存储器控制器603以及电阻式存储器装置605。
图15中说明的电子***60可为存储卡或智能卡的示例性实施例，以及可为PC卡、多媒体卡、嵌入式多媒体卡、安全数字卡以及USB驱动器中的任何一种。
卡接口601根据主机的协议在主机与存储器控制器603之间接口数据的交换。在一个实施例中，卡接口601可表示支持主机所使用的协议的硬件、安装在支持主机所使用的协议的硬件上的软件、或信号传输方案。
存储器控制器603控制电阻式存储器装置605与卡接口601之间的数据交换。
电阻式存储器装置605可使用图2中所示的电阻式存储器装置。也就是说，电阻式存储器装置605可包括由电阻式存储器单元、地址译码器、控制器、以及电压发生器构成的存储器区。因此，当根据从存储器控制器603提供的写入命令和写入数据对存储器区执行写入操作时，对相应存储器单元的写入操作的次数累积地计数。此外，在检测到单元达到预定阈值的写入次数的情况下，执行中断控制。在另一方面中，当产生用于多个存储垫中的相应指定列的同时的写入命令时，首先替换地址，使得同一存储垫中的所有单元都被写入。若检测到达到数据保持失效时间的存储垫，则可选择未达到数据保持失效时间的任意一个存储垫、统一地移动检测到的存储垫的数据、再替换地址、然后擦除检测到的存储垫中的存储器单元的数据。
虽然以上已经描述了特定的实施例，但是本领域技术人员将理解的是，实施例中描述的仅是实例而已。因此，本文所述的电阻式存储器装置及其操作方法不应基于所述的实施例来限定。而是，本文所述的电阻式存储器装置及其操作方法应仅结合上述说明及附图并根据所附权利要求来限定。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种电阻式存储器装置，包括：
存储器区，其包括多个电阻式存储器单元；以及
控制器，其适于储存写入操作的阈值次数、随着对所述存储器区执行写入操作而对相应电阻式存储器单元的写入操作的次数计数、以及当检测到达到所述写入操作的阈值次数的存储器单元时执行中断控制。
技术方案2.如技术方案1所述的电阻式存储器装置，其中所述控制器响应于用于检测到的存储器单元的写入命令，以替换要执行写入操作的存储器单元的方式来执行所述中断控制。
技术方案3.如技术方案2所述的电阻式存储器装置，其中所述控制器响应于用于所述检测到的存储器单元的写入命令，通过选择不与所述检测到的存储器单元相邻的替换存储器单元来执行所述写入操作，以及通过映射表示所述检测到的存储器单元的原始地址以及表示所述替换存储器单元的替换地址来产生和管理地址表。
技术方案4.如技术方案1所述的电阻式存储器装置，其中所述中断控制包括对检测到的存储器单元的相邻单元执行刷新操作。
技术方案5.如技术方案4所述的电阻式存储器装置，其中所述中断控制还包括对所述检测到的存储器单元的写入操作。
技术方案6.如技术方案1所述的电阻式存储器装置，其中所述电阻式存储器单元是相变存储器单元，并且所述控制器根据检测到的存储器单元以及相邻存储器单元的结晶状态来执行所述中断控制。
技术方案7.如技术方案6所述的电阻式存储器装置，其中当所述检测到的存储器单元和所述相邻存储器单元处于非结晶状态时，所述控制器执行所述中断控制。
技术方案8.如技术方案1所述的电阻式存储器装置，
其中所述存储器区包括多个存储垫，以及
其中响应于用于所述多个存储垫的写入命令，所述控制器替换地址，使得对所述多个存储垫的第一存储垫执行写入命令的写入操作。
技术方案9.如技术方案8所述的电阻式存储器装置，其中当所述第一存储垫包括检测到的存储器单元时，所述控制器将所述第一存储垫的数据统一移动至不包括所述检测到的存储器单元的第二存储垫、替换地址使得对所述第二存储垫执行所述写入命令的写入操作、并且擦除所述第一存储垫中的数据。
技术方案10.一种操作电阻式存储器装置的方法，所述电阻式存储器装置包括控制器，所述控制器适于控制用于包括多个电阻式存储器单元的存储器区的写入操作，以及用于根据所述电阻式存储器单元的数据储存材料来储存写入操作的阈值次数，所述方法包括：
随着对所述存储器区执行写入操作，对相应电阻式存储器单元的写入操作计数；以及
当检测到达到所述写入操作的阈值次数的存储器单元时，执行中断控制。
技术方案11.如技术方案10所述的方法，其中响应于用于检测到的存储器单元的写入命令，所述中断控制的执行是替换要执行写入操作的存储器单元。
技术方案12.如技术方案11所述的方法，其中所述中断控制的执行是响应于用于过写入存储器单元的写入命令，通过选择不与所述检测到的存储器单元相邻的替换存储器单元来执行所述写入操作，并且通过映射表示所述检测到的存储器单元的原始地址以及表示所述替换存储器单元的替换地址来产生地址表。
技术方案13.如技术方案10所述的方法，其中所述中断控制的执行包括对检测到的存储器单元的相邻单元的刷新操作。
技术方案14.如技术方案13所述的方法，其中所述中断控制的执行包括在所述中断控制之后响应于用于所述检测到的存储器单元的写入命令而对所述检测到的存储器单元的写入操作。
技术方案15.如技术方案10所述的方法，其中所述电阻式存储器单元是相变存储器单元，并且所述中断控制的执行取决于检测到的存储器单元和相邻存储器单元的结晶状态。
技术方案16.如技术方案15所述的方法，其中当所述检测到的存储器单元和所述相邻存储器单元都处于非结晶状态时，执行所述中断控制。
技术方案17.如技术方案10所述的方法，
其中所述存储器区包括多个存储垫，以及
其中，所述中断控制的执行是响应于用于所述多个存储垫的写入命令来替换地址，使得对所述多个存储垫的第一存储垫执行写入命令的写入操作。
技术方案18.如技术方案17所述的方法，其中当所述第一存储垫包括检测到的存储器单元时，所述中断控制的执行将所述第一存储垫的数据统一移动至不包括所述检测到的存储器单元的第二存储垫、替换地址使得对所述第二存储垫执行所述写入命令的写入操作、并且擦除所述第一存储垫中的数据。
技术方案19.一种电阻式存储器装置，包括：
多个电阻式存储器单元；以及
控制器，其适于从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置响应于对检测到的过写入电阻式存储器单元的写入操作的写入命令来对所述多个电阻式存储器单元中的另一个单元执行写入操作，
其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。
技术方案20.一种电阻式存储器装置，包括：
多个电阻式存储器单元；以及
控制器，其适于从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置对检测到的过写入电阻式存储器单元的相邻电阻式存储器单元执行刷新操作，
其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。

Claims (20)

1.一种电阻式存储器装置，包括：
存储器区，其包括多个电阻式存储器单元；以及
控制器，其适于：根据构成所述电阻式存储器单元的数据储存材料的类型来储存写入操作的阈值次数、随着对所述存储器区执行写入操作而对相应电阻式存储器单元的写入操作的次数计数、以及当检测到达到所述写入操作的阈值次数的存储器单元时执行中断控制。
2.如权利要求1所述的电阻式存储器装置，其中所述控制器响应于用于检测到的存储器单元的写入命令，以替换要执行写入操作的存储器单元的方式来执行所述中断控制。
3.如权利要求2所述的电阻式存储器装置，其中所述控制器响应于用于所述检测到的存储器单元的写入命令，通过选择不与所述检测到的存储器单元相邻的替换存储器单元来执行所述写入操作，以及通过映射表示所述检测到的存储器单元的原始地址以及表示所述替换存储器单元的替换地址来产生和管理地址表。
4.如权利要求1所述的电阻式存储器装置，其中所述中断控制包括对检测到的存储器单元的相邻单元执行刷新操作。
5.如权利要求4所述的电阻式存储器装置，其中所述中断控制还包括对所述检测到的存储器单元的写入操作。
6.如权利要求1所述的电阻式存储器装置，其中所述电阻式存储器单元是相变存储器单元，并且所述控制器根据检测到的存储器单元以及相邻存储器单元的结晶状态来执行所述中断控制。
7.如权利要求6所述的电阻式存储器装置，其中当所述检测到的存储器单元和所述相邻存储器单元处于非结晶状态时，所述控制器执行所述中断控制。
8.如权利要求1所述的电阻式存储器装置，
其中所述存储器区包括多个存储垫，以及
其中响应于用于所述多个存储垫的写入命令，所述控制器替换地址，使得对所述多个存储垫的第一存储垫执行写入命令的写入操作。
9.如权利要求8所述的电阻式存储器装置，其中当所述第一存储垫包括检测到的存储器单元时，所述控制器将所述第一存储垫的数据统一移动至不包括所述检测到的存储器单元的第二存储垫、替换地址使得对所述第二存储垫执行所述写入命令的写入操作、并且擦除所述第一存储垫中的数据。
10.一种操作电阻式存储器装置的方法，所述电阻式存储器装置包括控制器，所述控制器适于控制用于包括多个电阻式存储器单元的存储器区的写入操作，以及用于根据所述电阻式存储器单元的数据储存材料的类型来储存写入操作的阈值次数，所述方法包括：
随着对所述存储器区执行写入操作，对相应电阻式存储器单元的写入操作计数；以及
当检测到达到所述写入操作的阈值次数的存储器单元时，执行中断控制。
11.如权利要求10所述的方法，其中响应于用于检测到的存储器单元的写入命令，所述中断控制的执行是替换要执行写入操作的存储器单元。
12.如权利要求11所述的方法，其中所述中断控制的执行是响应于用于过写入存储器单元的写入命令，通过选择不与所述检测到的存储器单元相邻的替换存储器单元来执行所述写入操作，并且通过映射表示所述检测到的存储器单元的原始地址以及表示所述替换存储器单元的替换地址来产生地址表。
13.如权利要求10所述的方法，其中所述中断控制的执行包括对检测到的存储器单元的相邻单元的刷新操作。
14.如权利要求13所述的方法，其中所述中断控制的执行包括在所述中断控制之后响应于用于所述检测到的存储器单元的写入命令而对所述检测到的存储器单元的写入操作。
15.如权利要求10所述的方法，其中所述电阻式存储器单元是相变存储器单元，并且所述中断控制的执行取决于检测到的存储器单元和相邻存储器单元的结晶状态。
16.如权利要求15所述的方法，其中当所述检测到的存储器单元和所述相邻存储器单元都处于非结晶状态时，执行所述中断控制。
17.如权利要求10所述的方法，
其中所述存储器区包括多个存储垫，以及
其中，所述中断控制的执行是响应于用于所述多个存储垫的写入命令来替换地址，使得对所述多个存储垫的第一存储垫执行写入命令的写入操作。
18.如权利要求17所述的方法，其中当所述第一存储垫包括检测到的存储器单元时，所述中断控制的执行将所述第一存储垫的数据统一移动至不包括所述检测到的存储器单元的第二存储垫、替换地址使得对所述第二存储垫执行所述写入命令的写入操作、并且擦除所述第一存储垫中的数据。
19.一种电阻式存储器装置，包括：
多个电阻式存储器单元；以及
控制器，其适于：根据构成所述多个电阻式存储器单元的数据储存材料的类型来储存写入操作的阈值次数，从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置响应于对检测到的过写入电阻式存储器单元的写入操作的写入命令来对所述多个电阻式存储器单元中的另一个单元执行写入操作，
其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。
20.一种电阻式存储器装置，包括：
多个电阻式存储器单元；以及
控制器，其适于：根据构成所述电阻式存储器单元的数据储存材料的类型来储存写入操作的阈值次数，从所述多个电阻式存储器单元中检测过写入电阻式存储器单元，并且允许所述电阻式存储器装置对检测到的过写入电阻式存储器单元的相邻电阻式存储器单元执行刷新操作，
其中所述过写入电阻式存储器单元被执行了预定次数的写入操作。
CN201510073121.3A 2014-02-13 2015-02-11 电阻式存储器装置及其操作方法 Active CN104851455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0016576 2014-02-13
KR1020140016576A KR20150095360A (ko) 2014-02-13 2014-02-13 저항성 메모리 장치 및 동작 방법

Publications (2)

Publication Number Publication Date
CN104851455A CN104851455A (zh) 2015-08-19
CN104851455B true CN104851455B (zh) 2018-10-09

Family

ID=53775484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510073121.3A Active CN104851455B (zh) 2014-02-13 2015-02-11 电阻式存储器装置及其操作方法

Country Status (4)

Country Link
US (1) US9299428B2 (zh)
KR (1) KR20150095360A (zh)
CN (1) CN104851455B (zh)
TW (1) TWI646541B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
JP2017058913A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 記憶装置及び記憶方法
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102559530B1 (ko) 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US11456033B2 (en) 2018-09-12 2022-09-27 Micron Technology, Inc. Dedicated commands for memory operations
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US11349655B2 (en) * 2018-10-05 2022-05-31 Oracle International Corporation System and method for a distributed keystore
US11244717B2 (en) * 2019-12-02 2022-02-08 Micron Technology, Inc. Write operation techniques for memory systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008335A1 (en) * 2001-05-23 2004-01-15 Mark Hayes Novel method and apparatus for flow monitoring in mirco-fluidic devices
CN100483552C (zh) * 2002-10-28 2009-04-29 桑迪士克股份有限公司 在非易失性存储***中执行自动磨损平衡的方法
JP4005000B2 (ja) 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US20070208904A1 (en) * 2006-03-03 2007-09-06 Wu-Han Hsieh Wear leveling method and apparatus for nonvolatile memory
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
KR101437123B1 (ko) * 2008-04-01 2014-09-02 삼성전자 주식회사 메모리 시스템 및 그것의 마모도 관리 방법
US20120311228A1 (en) * 2011-06-03 2012-12-06 Advanced Micro Devices, Inc. Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866941A (zh) * 2009-04-15 2010-10-20 索尼公司 电阻变化型存储器装置及其操作方法

Also Published As

Publication number Publication date
TW201532048A (zh) 2015-08-16
US9299428B2 (en) 2016-03-29
TWI646541B (zh) 2019-01-01
KR20150095360A (ko) 2015-08-21
US20150228336A1 (en) 2015-08-13
CN104851455A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104851455B (zh) 电阻式存储器装置及其操作方法
KR101615567B1 (ko) 스토리지 버스 인터페이스용 피씨엠 메모리
US10431267B2 (en) Electronic device and method for driving the same
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
US9286160B2 (en) System and method for phase change memory with erase flag cells
US20170236568A1 (en) Electronic device
KR102114875B1 (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치를 포함하는 테스트 시스템
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
CN104575593A (zh) 阻变存储装置、其操作方法以及具有其的***
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR20140126139A (ko) 반도체 장치 및 그를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR101977684B1 (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
CN108074610A (zh) 阻变存储装置及其读取电路和方法
CN104575598B (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的***
KR20140107913A (ko) 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR20150002949A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102341698B1 (ko) 메모리 동작을 위한 전용 명령
KR20140094171A (ko) 비휘발성 메모리 장치 및 그 구동 방법
CN110858499B (zh) 电子设备
CN107863120A (zh) 数据存储装置及其操作方法
US11450360B2 (en) Resistive memory device for lowering resistance value of memory cell during set program operation
US11017855B2 (en) Electronic device and operating method thereof
CN116758957A (zh) 相变存储器及其操作方法、存储器***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant