CN104794075A - 存储装置、电子装置以及刻录内存的方法 - Google Patents

存储装置、电子装置以及刻录内存的方法 Download PDF

Info

Publication number
CN104794075A
CN104794075A CN201410733402.2A CN201410733402A CN104794075A CN 104794075 A CN104794075 A CN 104794075A CN 201410733402 A CN201410733402 A CN 201410733402A CN 104794075 A CN104794075 A CN 104794075A
Authority
CN
China
Prior art keywords
page
data
imprinting
internal memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410733402.2A
Other languages
English (en)
Other versions
CN104794075B (zh
Inventor
廖逸新
叶甫仁
吕佳颖
朱世宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HTC Corp
Original Assignee
High Tech Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Tech Computer Corp filed Critical High Tech Computer Corp
Publication of CN104794075A publication Critical patent/CN104794075A/zh
Application granted granted Critical
Publication of CN104794075B publication Critical patent/CN104794075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储装置、电子装置以及刻录内存的方法。此内存包括多个记忆单元。每个记忆单元存储多个位。这些字节成内存的多个页。上述方法包括以下步骤：接收主机指令，此主机指令用以刻录数据到内存的第一页上；当此第一页不包括记忆单元的最高有效位的时候，执行两面刻录以刻录数据到第一页上并且将数据备份到内存的第二页上。第一页与第二页位于内存的不同平面。

Description

存储装置、电子装置以及刻录内存的方法
技术领域
本发明涉及一种内存，且特别涉及一种存储装置、电子装置，以及刻录(programming)内存的方法。
背景技术
现代的移动电子装置像是智能型手机使用嵌入式多介质存储卡(embedded multimedia card，eMMC)当作存储装置做大容量数据存储。eMMC是基于与非门(NAND)闪存科技。使用者经常在智能型手机运作期间开机或关机。有时候这种行为会导致智能型手机中的eMMC存储装置突然断电。因为NAND闪存的特性，所以在eMMC存储装置的一些数据可能会在这样的情况下受损。
NAND闪存有三种，亦即，单层记忆单元(single-level cell，SLC)、多层记忆单元(multi-level cell，MLC)与三层记忆单元(triple-level cell，TLC)。SLC闪存的每一个记忆单元存储1个位(bit)。MLC闪存的每一个记忆单元存储2个位。TLC闪存的每一个记忆单元存储3个位。由于架构相异，相较于SLC，MLC与TLC具有较高的数据容量和较便宜的价格，但却具有较短的寿命。
MLC闪存的页(page)可分类为两组，亦即，A组与B组。A组的页包括记忆单元的最低有效位(least significant bit，LSB)，B组的页包括记忆单元的最高有效位(most significant bit，MSB)。A组与B组的页被成对的关联起来。换句话说，每一对(pair)包括一个A组的页与一个B组的页。以下表1是MLC闪存的页对的范例。表1的每一列是一个页对。例如，A组的页9与B组的页12被关联成一对。页9包括MLC闪存的一些记忆单元的LSB，页12包括同一闪存的同一批记忆单元的MSB。
A组 B组
0 2
1 4
3 6
4 8
7 10
9 12
11 14
13 16
… …
表1
对中的页分享共同的字符线(word lines)。因为NAND闪存的特性，所以在每一对中，A组的页必须比B组的页先被刻录。当正在刻录A组的页的时候，若突然发生电源失效，页毁损(page corruption)只会出现在A组的页中。然而，当正在刻录B组的页的时候，突然发生电源失效，页毁损不仅会出现在B组的页中，也会出现在已经被刻录的A组的被关联的页中。有时候A组的页毁损对智能型手机的操作***(operating system，OS)是不可预期的，这事件会导致因页毁损而起的开机死锁(booting deadlock)。为求可靠性的缘故，A组的页应要在刻录B组的页之前先备份起来。
此备份运作会产生闪存的额外忙碌时间。因此，会影响到闪存的效能。传统上，同时为eMMC存储装置保持数据可靠性以及维护更佳的效能是非常困难的。
上述的讨论可延伸到TLC闪存。TLC闪存的页可分类为三组，亦即，A组、B组以及C组。A组的页包括记忆单元的LSB。B组的页包括记忆单元的中间位。C组的页包括记忆单元的MSB。A组、B组以及C组的页被关联成集合。换句话说，每个集合(set)包括一个A组的页、一个B组的页，以及一个C组的页。当正在刻录A组的页的时候，突然发生电源失效，页毁损只会出现在A组的页中。当正在刻录B组的关联的页的时候，突然发生电源失效，页毁损会出现在A组的页与B组的页中。当正在刻录C组的关联的页的时候，突然发生电源失效，页毁损会出现在A组的页、B组的页，以及C组的页中。因此，A组与B组的页的数据备份是必要的。
发明内容
据此，本发明提供一种存储装置、电子装置，以及刻录内存的方法，可兼顾内存存储***的数据可靠性与效能。
本发明的存储装置包括内存与控制器。内存包括多个记忆单元。每个记忆单元存储多个位。内存的字节成内存的多个页。控制器耦接至内存。控制器接收主机指令，此主机指令用以刻录数据到内存的第一页。当此第一页不包括上述记忆单元的最高有效位的时候，控制器执行两面刻录(2Planeprogramming)以刻录数据到第一页并且将数据备份到内存的第二页。第一页与第二页位于内存的不同平面(plane)。
本发明的电子装置包括前述的存储装置与处理器。处理器耦接至存储装置。处理器提供主机命令给存储装置。
本发明的刻录内存的方法包括以下步骤：接收主机指令，此主机指令用以刻录数据到上述内存的第一页；当此第一页不包括上述记忆单元的最高有效位的时候，执行两面刻录以刻录数据到第一页，并且将数据备份到内存的第二页。第一页与第二页位于内存的不同平面。
附图说明
图1是根据本发明一实施例的一种电子装置的示意图。
图2是根据本发明一实施例的两面刻录的示意图。
图3是根据本发明一实施例的一种刻录内存的方法的流程图。
【符号说明】
100：电子装置
110：处理器
120：存储装置
130：控制器
140：内存
150：暂存区
200：两面指令
201：第一控制器子指令
202：第二控制器子指令
205：忙碌位
207、208：忙碌时间
221、222：区块
231、232：页
310～340：方法步骤
具体实施方式
图1是根据本发明一实施例的一种电子装置100的示意图。电子装置100可以是智能型手机、个人数字助理(personal digit assistant，PDA)、平板计算机(tablet computer)、笔记本计算机、个人计算机(personal computer，PC)，或是任何其他能够处理电子数据的装置。电子装置100包括处理器110与存储装置120。处理器110耦接至存储装置120。存储装置120包括控制器130与内存140。控制器130耦接至内存140。内存140可以是NAND闪存或任何其他具有与NAND闪存相同的刻录/抹除特性的内存。
内存140包括多个记忆单元。每个记忆单元存储多个位。内存140的字节成内存140的多个页。内存140的页组成内存140的多个区块(block)。此外，内存140包括暂存区150。暂存区150可用动态随机存取内存(dynamicrandom-access memory，DRAM)或静态随机存取内存(static random-accessmemory，SRAM)实作。
内存140能执行一面刻录(1Plane programming)与两面刻录。一面刻录意指刻录一个页以响应来自控制器130的一个指令，而两面刻录意指同时刻录两个页以响应来自控制器130的一个指令。
图2是根据本发明一实施例的两面刻录的示意图。在本实施例中，处理器110提供主机指令给控制器130，这个主机指令用以刻录数据到内存140。控制器130把主机指令转译成两面指令200，其中两面指令200包括两个用于两面刻录的控制器子指令201与202。并且控制器130传送控制器子指令201与202给内存140。第一控制器子指令201包括十六进制码80h、地址A1、一批数据D1，以及十六进制码11h。地址A1指定内存140的第一平面的区块221的页231。数据D1将被刻录到页231。第二控制器子指令202包括十六进制码81h、地址A2、一批数据D2，以及十六进制码10h。地址A2指定内存140的第二平面的区块222的页232。数据D2将被刻录到页232。虽然页231与页232属于不同的区块，页231与页232可在区块221与222具有相同的索引编号(index number)。数据D1与数据D2可以是相同的或不同的数据。
内存140向控制器130回报一个忙碌位(busy bit)205。当忙碌位205处于逻辑高电平，这代表内存140正闲置着并且准备接收来自控制器130的指令。当忙碌位205处于逻辑低电平，这代表内存140正忙着执行来自控制器130的指令。当内存140接收来自控制器130的第一控制器子指令201的时候，内存140把第一控制器子指令201存储到暂存区150且不执行第一控制器子指令201。忙碌时间(busy time)207是存储第一控制器子指令201的忙碌时间。当内存140接收来自控制器130的第二控制器子指令202的时候，内存140执行第一控制器子指令201与第二控制器子指令202。忙碌时间208是执行控制器子指令201与202两者的忙碌时间。
在本实施例中，内存140依据十六进制码(10h，11h，80h，以及81h)来辨认控制器子指令201与202。一面刻录的控制指令类似控制器子指令201与202，但一面刻录的控制指令以十六进制码80h开头且以十六进制码10h结束。虽然内存140在两面刻录运作中同时执行两个控制器子指令，两面刻录的忙碌时间只比一面刻录的忙碌时间稍长一些而已。
图3是根据本发明一实施例的一种刻录内存的方法的流程图。此方法可被电子装置100执行。在步骤310中，处理器110传送用以将一批数据刻录到内存140的某一页的主机指令给存储装置120，且控制器130接收主机指令。在步骤320中，控制器130检查主机指令所指定的页是否包括内存140的记忆单元的MSB。
当主机指令所指定的页没有包括内存140的记忆单元的MSB的时候，在步骤330中，控制器130执行两面刻录以刻录主机指令所提供的数据到主机指令所指定的页，并且同时备份相同的数据到内存140的另一页。举图2的两面刻录为例，页231是主机指令指定的第一平面的页，且页232是用于备份数据的第二平面的页。第一平面与第二平面为内存140上的不同平面。数据D1与数据D2为主机指令所提供的相同一批数据。
当主机指令所指定的页有包括内存140的记忆单元的MSB的时候，流程继续前往步骤340。主机指令可指定多个页并提供多批数据以存储在这些页。主机指令所指定的页包括内存140的记忆单元的MSB。因此，在步骤340中，控制器130执行另一个两面刻录以刻录一批数据到主机指令所指定的页，并且同时刻录另一批数据到主机指令所指定的另一页，且不在内存140中备份此两批数据。举图2的两面刻录为例，页231是主机指令指定的第一页，且页232是主机指令指定的第二页。数据D1与数据D2为主机指令所提供的不同批数据。页231与232被视为在此两面刻录中具有双倍容量的超级页(superpage)。
当内存140是MLC闪存的时候，步骤330是为A组中的页执行，且步骤340是为B组中的页执行。当内存140是TLC闪存的时候，步骤330是为A组与B组中的页执行，且步骤340是为C组中的页执行。当内存140是TLC闪存的时候，步骤340也会为B组中的页执行以备份A组中的页。
表1的页关联规则只是个范例。现今的NAND闪存中可存在其他页关联规则。一般来说，为了符合页关联规则，传统的NAND闪存控制器在刻录一个包括内存的最高有效位的页之前，需要备份至少一个包括内存的较低有效位的页。因为传统控制器使用一面刻录，传统控制器引发的总忙碌时间可以表示成(T1+T2)*N+T2，其中T1是读取一页所需的时间，T2是刻录一页所需的时间，N是上述的为了符合页关联规则的包括较低有效位的页的数目。N的值一般从2到6。
相比之下，本发明的实施例中的控制器130可用两面刻录同时刻录与备份一个较低有效位的页。换句话说，较低有效位的页的数据备份所需的时间被隐藏在两面刻录的忙碌时间中。控制器130不需要用额外的时间来备份其他页以刻录一个MSB页。因此，控制器130为刻录一个MSB页所引发的总忙碌时间可以简单表示成T2，此时间远短于传统控制器所引发的总忙碌时间。
举图2的两面刻录作为例子，当页231因为突然断电之类的意外而毁损的时候，控制器130可使用页232的数据取代页231的数据。
在本发明一实施例中，处理器110维护一些标志(flag)以持续追踪存储在内存140的一些重要数据的状态。当控制器130完成图2的两面刻录的时候，控制器130传送一信号给处理器110以指出数据D1已经被刻录到页231。处理器110设置一个标志以因应控制器130传送的信号。当关联到页231的MSB页的刻录过程发生意外的时候，MSB页与页231两者皆会毁损。在这种情况下，因为标志指出数据D1已经存储在页231，但处理器110从页231读取到毁损的数据而非正确的数据D1，所以页231会导致严重的***错误，像是开机死锁。当页231中的数据被请求，且对应的标志被设置，以及页231毁损的时候，处理器110可使用页232中的备份数据取代页231中的数据，以防止或解决***错误。
综上所述，本发明提供一种机制，可使数据处理电子装置同时具有较佳的可靠性与效能。
本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰。根据前述观点，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (13)

1.一种存储装置，包括：
内存，包括多个记忆单元，其中每一上述记忆单元存储多个位，且该内存的上述多个字节成该内存的多个页；以及
控制器，耦接至该内存并接收主机指令，该主机指令用以刻录第一数据到该内存的第一页，其中当该第一页不包括上述多个记忆单元的最高有效位的时候，该控制器执行第一两面刻录以刻录该第一数据到该第一页且备份该第一数据到该内存的第二页，其中该第一页与该第二页位于该内存的不同平面。
2.如权利要求1所述的存储装置，其中该内存包括暂存区，该第一两面刻录包括刻录该第一数据到该第一页的第一控制器子指令与刻录该第一数据到该第二页的第二控制器子指令；当该内存接收来自该控制器的该第一控制器子指令的时候，该内存存储该第一控制器子指令到该暂存区且不执行该第一控制器子指令；当该内存接收来自该控制器的该第二控制器子指令的时候，该内存执行该第一控制器子指令与该第二控制器子指令。
3.如权利要求1所述的存储装置，其中当该主机指令还用以刻录第二数据到该第二页，并且当该第一页与该第二页两者皆包括上述多个记忆单元的最高有效位的时候，该控制器执行第二两面刻录以刻录该第一数据到该第一页并且刻录该第二数据到该第二页，而且不在该内存中备份该第一数据与该第二数据。
4.如权利要求1所述的存储装置，其中上述多个页组成该内存的多个区块，该第一页与该第二页属于不同平面的不同区块，该第一页与该第二页在上述不同区块中具有相同的索引编号。
5.如权利要求1所述的存储装置，其中当该第一页中的该第一数据被请求的时候，该控制器使用该第二页中的该第一数据以因应该第一页中的该第一数据的毁损。
6.一种电子装置，包括：
如权利要求1所述的该存储装置，以及
处理器，耦接至该存储装置，并提供该主机指令给该存储装置。
7.如权利要求6所述的电子装置，其中当该控制器完成该第一两面刻录的时候，该控制器传送信号给该处理器以指出该第一数据已经被刻录至该内存；该处理器设置标志以因应该信号；当该第一页中的该第一数据被请求的时候，该处理器使用该第二页中的该第一数据以因应该旗目标设定与该第一页中的该第一数据的毁损。
8.一种刻录内存的方法，该内存包括多个记忆单元，每一上述记忆单元存储多个位，该内存的上述多个字节成该内存的多个页，该方法包括：
接收主机指令，其中该主机指令用以刻录第一数据至该内存的第一页，以及
当该第一页不包括上述多个记忆单元的最高有效位的时候，执行第一两面刻录以刻录该第一数据到该第一页且备份该第一数据到该内存的第二页，其中该第一页与该第二页位于该内存的不同平面。
9.如权利要求8所述的方法，其中该内存包括暂存区，该第一两面刻录包括刻录该第一数据到该第一页的第一控制器子指令，以及刻录该第一数据到该第二页的第二控制器子指令，且该方法还包括：
当该内存接收该第一控制器子指令的时候，存储该第一控制器子指令到该暂存区且不执行该第一控制器子指令；以及
当该内存接收该第二控制器子指令的时候，执行该第一控制器子指令与该第二控制器子指令。
10.如权利要求8所述的方法，其中当该主机指令还用以刻录第二数据到该第二页，且当该第一页与该第二页皆包括上述多个记忆单元的最高有效位的时候，该方法还包括：
执行第二两面刻录以刻录该第一数据到该第一页且刻录该第二数据到该第二页，而且不在该内存中备份该第一数据与该第二数据。
11.如权利要求8所述的方法，其中上述多个页组成该内存的多个区块，该第一页与该第二页属于不同平面的不同区块，该第一页与该第二页在上述不同区块中有相同的索引编号。
12.如权利要求8所述的方法，还包括：
当该第一页中的该第一数据被请求的时候，使用该第二页中的该第一数据以因应该第一页中的该第一数据的毁损。
13.如权利要求8所述的方法，还包括：
当该第一两面刻录完成的时候，传送信号以指出该第一数据已经被刻录到该内存；
设置标志以因应该信号；以及
当该标志被设置且该第一页中的该第一数据被请求的时候，使用该第二页中的该第一数据以因应该第一页中的该第一数据的毁损。
CN201410733402.2A 2014-01-22 2014-12-04 存储装置、电子装置以及刻录内存的方法 Active CN104794075B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461929986P 2014-01-22 2014-01-22
US61/929,986 2014-01-22
US14/340,558 2014-07-24
US14/340,558 US9245633B2 (en) 2014-01-22 2014-07-24 Storage device, electronic device, and method for programming memory

Publications (2)

Publication Number Publication Date
CN104794075A true CN104794075A (zh) 2015-07-22
CN104794075B CN104794075B (zh) 2018-05-04

Family

ID=53545373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410733402.2A Active CN104794075B (zh) 2014-01-22 2014-12-04 存储装置、电子装置以及刻录内存的方法

Country Status (3)

Country Link
US (1) US9245633B2 (zh)
CN (1) CN104794075B (zh)
TW (1) TWI533128B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022156369A1 (zh) * 2021-01-22 2022-07-28 苏州浪潮智能科技有限公司 存储块管理信息同步记录方法、***、终端及存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645290B (zh) * 2016-10-11 2018-12-21 慧榮科技股份有限公司 資料儲存裝置及其資料寫入方法
US10534543B2 (en) * 2018-06-01 2020-01-14 Micron Technology, Inc. Using counters to efficiently track busy time of storage systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048193A1 (en) * 2000-10-23 2002-04-25 Hitachi, Ltd. Nonvolatile memory and semiconductor device
CN101226765A (zh) * 2006-11-21 2008-07-23 三星电子株式会社 多芯片封装快闪存储器器件以及从中读取状态数据的方法
CN101872644A (zh) * 2009-04-24 2010-10-27 威刚科技（苏州）有限公司 电子存储装置及其存储方法
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205555A (ja) 2008-02-28 2009-09-10 Toshiba Corp メモリシステム
US9141308B2 (en) 2011-12-30 2015-09-22 Sandisk Technologies Inc. Controller and method for using a transaction flag for page protection
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102094334B1 (ko) * 2013-03-15 2020-03-27 삼성전자주식회사 비휘발성 멀티-레벨 셀 메모리 시스템 및 상기 시스템에서의 적응적 데이터 백업 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048193A1 (en) * 2000-10-23 2002-04-25 Hitachi, Ltd. Nonvolatile memory and semiconductor device
CN101226765A (zh) * 2006-11-21 2008-07-23 三星电子株式会社 多芯片封装快闪存储器器件以及从中读取状态数据的方法
CN101872644A (zh) * 2009-04-24 2010-10-27 威刚科技（苏州）有限公司 电子存储装置及其存储方法
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022156369A1 (zh) * 2021-01-22 2022-07-28 苏州浪潮智能科技有限公司 存储块管理信息同步记录方法、***、终端及存储介质

Also Published As

Publication number Publication date
US20150206589A1 (en) 2015-07-23
CN104794075B (zh) 2018-05-04
TWI533128B (zh) 2016-05-11
US9245633B2 (en) 2016-01-26
TW201530310A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
US11334448B2 (en) Memory system and operating method thereof
US10942796B2 (en) Identifying asynchronous power loss
TWI692690B (zh) 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
CN103699344B (zh) 非易失性存储器装置及其操作方法
CN108268337B (zh) 于记忆装置中进行数据管理的方法、记忆装置及其控制器
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US20130024608A1 (en) Flash memory apparatus
CN101872644A (zh) 电子存储装置及其存储方法
TW201525692A (zh) 多位元記憶胞非揮發性記憶體的寫入方法及系統
US9122583B2 (en) Memory controller and memory storage device and data writing method
CN109426451A (zh) 将数据写入闪存模块的方法及相关闪存控制器与电子装置
TWI693520B (zh) 用來於一記憶裝置中進行系統備份的方法、相關記憶裝置及其控制器、以及相關電子裝置
CN104794075A (zh) 存储装置、电子装置以及刻录内存的方法
CN110069362B (zh) 数据储存装置与数据处理方法
US11403018B2 (en) Method and apparatus for performing block management regarding non-volatile memory
US11630604B2 (en) Methods for controlling data storage device, and associated flash memory controller
US11662940B2 (en) Data storage device and data processing method for restoring MLC/TLC memory to avoid degradation of access performance of a memory device caused by word line short
US9830077B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
TWI746927B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US11954347B2 (en) Memory system and operating method thereof
US20240231634A1 (en) Method of classifying data by lifespan according to the number of times of moving data to improve performance and lifespan of flash memory-based ssd
CN102750224A (zh) 减小固态硬盘写入放大的写入方法和数据写入***
CN101826053A (zh) 闪存的存取方法及闪存装置
CN102117230B (zh) 数据写入方法、闪存控制器与闪存储存装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant