CN104602026B - 一种适用于hevc标准下编码器中全复用的重建环路结构 - Google Patents
一种适用于hevc标准下编码器中全复用的重建环路结构 Download PDFInfo
- Publication number
- CN104602026B CN104602026B CN201510032233.4A CN201510032233A CN104602026B CN 104602026 B CN104602026 B CN 104602026B CN 201510032233 A CN201510032233 A CN 201510032233A CN 104602026 B CN104602026 B CN 104602026B
- Authority
- CN
- China
- Prior art keywords
- quantization
- reconstruction loop
- inverse
- discrete cosine
- inverse quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC标准下编码器中全复用的重建环路结构。重建环路包括二维离散余弦变换，量化，反量化，二维离散余弦反变换四部分。利用2D‑DCT和2D‑IDCT，量化与反量化硬件结构的可复用性并且复用编码器中的系数存储器，实现全复用的重建环路结构。该结构支持一个32x32的亮度块，两个16x16的色度块，一个16x16的亮度块和两个8x8的色度块，一个8x8的亮度块和两个4x4的色度块进行流水线式的处理。该结构利用并行性和流水线式的处理方式提高了硬件利用率，可实现固定的吞吐率32pixel/cycle。本发明可以以较小的硬件开销实现高性能的重建环路，从而高效的实现高清视频的实时编码。
Description
技术领域
本发明属于高清数字视频压缩编解码技术领域，针对HEVC视频编解码标准，具体涉及一种适用于HEVC标准下编码器中全复用的重建环路硬件结构。
背景技术
HEVC(High Efficiency Video Coding)是由国际电信组织（ITU）和运动图像专家组（MPEG）联合成立的组织JCTVC提出的下一代视频编解码标准。目标是在相同的视觉效果的前提下，相比于上一代标准H.264/AVC，压缩率提高一倍。
基于HEVC的视频编码器，主要由以下几个模块组成：帧内预测、帧间预测、重建环路、去方块滤波器、自适应样点补偿、熵编码等模块组成。视频压缩编码的基本过程可以概括如下：1.利用帧内预测或帧间预测模式对当前原始视频流像素进行预测；2.将原始像素值与预测出来的像素值相减得到残差值；3.将残差进行变换及量化处理，输出结果经过熵编码形成最后的压缩输出码流；4.量化后的结果经过反量化及反变换处理，再与之前得到的预测像素相加得到重建像素，存储作为预测的参考帧像素。
HEVC中的处理单元块以四叉树的结构形式组织，图像处理块的尺寸最大为64×64，可以继续递归地划分为32×32、16×16、8×8、4×4的小块组合，并分别进行处理。编码端要对块的所有划分情况进行一次遍历，以确定哪种划分情况的处理为最佳。由于很多块都要走一遍重建环路，所以重建环路对***的性能影响很大。
目前主要的重建环路有两种：全并行结构：使用全并行的2D-DCT(二维离散余弦变换)结构和全并行的2D-IDCT(二维离散余弦反变换)结构;半复用结构：使用1D-DCT硬件复用的2D-DCT结构和1D-IDCT硬件复用的2D-IDCT结构。为进一步提高图像压缩律，HEVC编码标准支持16x16和32x32的二维整形DCT/IDCT, 这使HEVC中2D-DCT和2D-IDCT的硬件实现开销较大。全并行结构可以实现全流水的形式，但硬件面积过大，半复用结构虽然面积较低，但不能实现全流水的形式。由于数据之间的相关性，数据不会连续输入，全并行的结构并不实用。
提高重建环路的性能并降低重建环路的硬件开销是重建环路的关键，最近有论文提出关于DCT与IDCT复用，高性能转置矩阵，量化与反量化硬件复用的技术，利用这些技术可以提出一种高新能重建环路。
发明内容
本发明的目的在于提出一种可以克服现有技术不足，能够有效的降低重建环路硬件开销，提高重建环路的性能的，适用于HEVC标准下编码器中重建环路结构。
本发明设计的适用于HEVC标准下编码器中重建环路结构，所述重建环路包括二维离散余弦变换（2D-DCT），量化，反量化，二维离散余弦反变换（2D-IDCT）四部分。采用2D-DCT与2D-IDCT硬件复用结构，并实现固定吞吐率32pixels/cycle。其结构如图1所示，包括正逆选择器、行列选择器、离散余弦变换/离散余弦反变换模块、装置矩阵模块、量化与反量化模块、系数存储器；
其中，1D-DCT与1D-IDCT复用结构采用多路并行形式，该结构可以实现固定吞吐率32pixels/cycle。转置矩阵的硬件实现可以使用单端口SRAM，基于分块矩阵求转置的地址映射算法可以实现32pixels/cycle的高读/写吞吐率。
量化与反量化模块的计算过程可用统一公式表示，所以硬件实现上，量化和反量化可以复用一套硬件资源。利用32路并行的结构，量化与反量化部分可以实现32pixels/cycle的吞吐率。
量化后的系数需要进行CABAC，由于前后级的性能不匹配，量化后的系数需要进行存储；同时为避免硬件冲突，量化后的系数不能马上进行反量化，数据需要缓存，等待所有量化完成后再进行反量化，两者可以共用一个系数存储器。
1D-DCT和1D-IDCT的硬件复用结构支持流水线形式的数据处理，基于分块矩阵求转置地址映射方法实现的转置矩阵可以对多个连续块输入求转置但所有块的大小之和不能超过32x32；该重建环路支持连续块输入作为一个整体进行重建，计算步骤为：连续块的2D-DCT，量化，反量化，2D-IDCT，连续块的大小之和最大为32x32。
本发明的重建环路的硬件结构，支持一个32x32的亮度块，两个16x16的色度块，一个16x16的亮度块和两个8x8的色度块，一个8x8的亮度块和两个4x4的色度块进行流水线式的处理。该结构利用并行性和流水线式的处理方式提高了硬件利用率，可实现固定的吞吐率32pixel/cycle。本发明可以以较小的硬件开销实现高性能的重建环路，从而高效的实现高清视频的实时编码。
附图说明
图1：全复用重建环路结构图。
具体实施方式
下面通过实例并结合附图，进一步具体描述本发明方法。
重建环路结构有两个控制信号：正逆选择信号，行列选择信号。操作顺序如下：正逆选择信号、行列选择信号为“00”时，输入数据进行行（列）离散余弦变换，中间结果存入转置矩阵；正逆选择信号、行列选择信号为“01”时，从转置矩阵中读出的中间结果进行列（行）离散余弦变换，输出结果进行量化操作，并存储在系数存储器中。从系数存储器中读出量化后的结果进行反量化，正逆选择信号、行列选择信号变为“10”，反量化的结果进行行（列）反离散余弦变换，结果存储在转置矩阵中；正逆选择信号、行列选择信号为“11”时，从转置矩阵中读出的中间结果进行列（行）反离散余弦变换，结果直接输出。
Claims (1)
1.一种适用于HEVC标准下编码器中全复用的重建环路***，重建环路包括二维离散余弦变换、量化、反量化、二维离散余弦反变换四部分；其特征在于硬件架构包括正逆选择器、行列选择器、离散余弦变换/离散余弦反变换模块、转置矩阵模块、量化与反量化模块、系数存储器；
其中，离散余弦变换/离散余弦反变换模块采用多路并行形式；转置矩阵的硬件实现使用单端口SRAM，采用基于分块矩阵求转置的地址映射算法可以实现32pixels/cycle的高读/写吞吐率；
量化与反量化模块的计算过程用统一公式表示，硬件实现上，量化和反量化复用一套硬件资源；
量化后的系数需要进行CABAC，由于前后级的性能不匹配，量化后的系数需要进行存储；同时为避免硬件冲突，量化后的系数不能马上进行反量化，数据需要缓存，等待所有量化完成后再进行反量化，两者共用一个系数存储器；
重建环路支持连续块输入作为一个整体进行重建，计算步骤为：连续块的二维离散余弦变换，量化，反量化，二维离散余弦反变换，连续块的大小之和最大为32x32。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510032233.4A CN104602026B (zh) | 2015-01-22 | 2015-01-22 | 一种适用于hevc标准下编码器中全复用的重建环路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510032233.4A CN104602026B (zh) | 2015-01-22 | 2015-01-22 | 一种适用于hevc标准下编码器中全复用的重建环路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104602026A CN104602026A (zh) | 2015-05-06 |
| CN104602026B true CN104602026B (zh) | 2017-12-01 |
Family
ID=53127462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510032233.4A Active CN104602026B (zh) | 2015-01-22 | 2015-01-22 | 一种适用于hevc标准下编码器中全复用的重建环路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104602026B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105376582B (zh) * | 2015-11-17 | 2018-10-16 | 复旦大学 | 适用于hevc标准的基于sram的dct输入输出数据缓存方法 |
| CN105554507B (zh) * | 2016-03-01 | 2018-10-02 | 福州瑞芯微电子股份有限公司 | 一种hevc sao硬件计算装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2805722A1 (en) * | 2010-10-05 | 2012-04-12 | Ching-Yeh Chen | Method and apparatus of region-based adaptive loop filtering |
| CN103797796A (zh) * | 2011-09-08 | 2014-05-14 | 摩托罗拉移动有限责任公司 | 用于系数矩形块的量化和去量化的方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9094658B2 (en) * | 2010-05-10 | 2015-07-28 | Mediatek Inc. | Method and apparatus of adaptive loop filtering |
-
2015
- 2015-01-22 CN CN201510032233.4A patent/CN104602026B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2805722A1 (en) * | 2010-10-05 | 2012-04-12 | Ching-Yeh Chen | Method and apparatus of region-based adaptive loop filtering |
| CN103797796A (zh) * | 2011-09-08 | 2014-05-14 | 摩托罗拉移动有限责任公司 | 用于系数矩形块的量化和去量化的方法和装置 |
Non-Patent Citations (1)
| Title |
|---|
| 基于HEVC标准的全高清CABAC编码器设计;郭勇，王桂海，范益波，李洪波，陈新华;《电视技术》;20140930;第38卷(第9期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104602026A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650496B (zh) | 用于在hevc中编码的基于像素的帧内预测 | |
| CN103688533B (zh) | 可减少行存储器的色度帧内预测方法及装置 | |
| CN105791867B (zh) | 基于边界自适应变换的优化视频数据编码方法 | |
| CA2797569C (en) | Method and device for video predictive encoding | |
| CN103460700A (zh) | 以帧内预测模式解码图像的方法 | |
| WO2020140700A1 (zh) | 色度块的预测方法和装置 | |
| CN104125466A (zh) | 一种基于gpu的hevc并行解码方法 | |
| CN101115207B (zh) | 基于预测点间相关性的帧内预测实现的方法及装置 | |
| CN102196272B (zh) | 一种p帧编码方法及装置 | |
| CN106688234A (zh) | 具有改善的转置缓冲器的可缩放变换硬件架构 | |
| CN103442238A (zh) | 一种适用于hevc标准的编码器中sao的硬件处理方法 | |
| CN103442229A (zh) | 适用于hevc标准的编码器中sao模式判决的比特率估计方法 | |
| CN104602026B (zh) | 一种适用于hevc标准下编码器中全复用的重建环路结构 | |
| CN1703094A (zh) | 1/4像素插值应用于1/2像素插值结果的图象插值装置和方法 | |
| CN101841722B (zh) | 滤波边界强度的检测装置的检测方法 | |
| CN114363617A (zh) | 一种网络轻量级视频流传输方法、***及设备 | |
| CN104702959A (zh) | 一种视频编码的帧内预测方法及*** | |
| CN102137257B (zh) | 基于tms320dm642芯片的嵌入式h.264编码方法 | |
| CN102595137B (zh) | 基于图像像素块行/列流水线的快速模式判决装置和方法 | |
| CN103491372B (zh) | 一种适用于hevc标准的去方块滤波器的滤波方法 | |
| CN102769754B (zh) | H264编码器及其图像变换、量化及重构的方法 | |
| CN103491373A (zh) | 一种适用于hevc标准的去方块滤波器的四级流水滤波方法 | |
| CN101141559A (zh) | 串行输入并行输出的视频图像亮度插值的方法和装置 | |
| CN105376586A (zh) | 一种适用于hevc标准中整数运动估计的三级流水线硬件架构 | |
| CN102625109B (zh) | 一种基于多核处理器实现的mpeg-2至h.264的转码方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |