CN104395988A - 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽 - Google Patents

用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽 Download PDF

Info

Publication number
CN104395988A
CN104395988A CN201380033868.5A CN201380033868A CN104395988A CN 104395988 A CN104395988 A CN 104395988A CN 201380033868 A CN201380033868 A CN 201380033868A CN 104395988 A CN104395988 A CN 104395988A
Authority
CN
China
Prior art keywords
shade
semiconductor crystal
crystal wafer
wafer
spin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380033868.5A
Other languages
English (en)
Inventor
M·K·乔杜里
B·伊顿
T·伊根
A·库玛
W-S·类
M·R·亚拉曼希里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104395988A publication Critical patent/CN104395988A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Plasma Technology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本文描述了用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽。在实例中，一种切割具有数个具有凸块或立柱的集成电路的半导体晶圆的方法包括以下步骤：在半导体晶圆之上均匀地旋涂遮罩，该遮罩由覆盖及保护集成电路的层所组成。然后，利用激光划割工艺图案化该遮罩，以提供具有间隙的已图案化遮罩，从而曝露集成电路之间的半导体晶圆的区域。然后，经由已图案化遮罩中的间隙蚀刻半导体晶圆，以分割集成电路。

Description

用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
相关案件的交叉引用
本申请案主张申请于2012年7月10日的美国临时申请案第61/669,870号的权益，该案的全部内容在此以引用的方式并入本文。
技术领域
本发明的实施例是关于半导体处理领域，且特定而言，是关于切割半导体晶圆的方法，每一晶圆之上具数个集成电路。
背景技术
在半导体晶圆处理中，集成电路在由硅或其他半导体材料所组成的晶圆(亦被称作基板)之上形成。一般而言，集成电路利用各种材料层而得以形成，该等材料为半导电、导电，或绝缘。使用各种众所熟知的工艺而掺杂、沉积，及蚀刻该等材料以形成集成电路。每一晶圆经处理以形成大量含有集成电路的单个区域，该等单个区域称为晶粒。
遵循集成电路的形成工艺操作，晶圆经“切割”以将单个晶粒与彼此分离以便封装或在较大电路内以未封装的形式使用。用于晶圆切割的两种主要技术是划割及锯切。利用划割，将镶金刚石划片沿预形成划割线移动经过整个晶圆表面。该等划割线沿晶粒之间的空间而延伸。该等空间通常被称作“街道”。金刚石划片沿街道(street)在晶圆表面中形成浅刮痕。在诸如使用辊轮施加压力之后，晶圆沿划割线分离。晶圆中的断裂处遵循晶圆基板的晶格结构。划割可用于厚度约为或小于10密耳(千分之一英寸)的晶圆。对于较厚的晶圆而言，锯切是目前较佳的切割方法。
利用锯切，以较高的每分钟转数旋转的镶金刚石锯接触晶圆表面，并沿街道锯切晶圆。将晶圆安装在支撑构件上，该支撑构件诸如在整个薄膜框上拉伸的黏合薄膜，并将该锯反复应用于垂直及水平街道。划割或锯切的一个问题为可沿晶粒的断裂边缘形成卷屑及槽。此外，可形成裂纹，且该等裂纹可自晶粒边缘扩展至基板内，并使集成电路无法操作。特定言之，卷屑及破裂是划割所具有的问题，因为仅可对方形或矩形晶粒的一侧按晶体结构的<110>方向划割。由此，晶粒另一侧的断裂产生锯齿状分离线。由于卷屑及破裂，在晶圆上的晶粒之间需要额外间距，以防止损伤集成电路，例如，使卷屑及裂纹与实际集成电路保持距离。对间隔的要求导致众多晶粒无法在具有标准尺寸的晶圆之上形成，并浪费了本可用于电路的晶圆面积。使用锯加重了半导体晶圆上的面积的浪费。锯刃的厚度约为15微米。因而，为确保由锯制造的切口周围的破裂及其他损伤不损害集成电路，通常必须将每一晶粒的电路分离三百微米至五百微米。而且，在切割之后，每个晶粒需要大量清洗以移除产生自锯切工艺的颗粒及其他污染物。
亦已经使用等离子体切割，但该方法亦可能存在限制。举例而言，阻碍等离子体切割的实施的一个限制可能为成本。用于图案化抗蚀剂的标准平版印刷术操作可使实施成本过高。可能阻碍等离子体切割的实施的另一限制是在沿街道切割常见金属(例如，铜)时对该等常见金属的等离子体处理可能出现生产问题或产量极限。
发明内容
本发明的实施例包括切割半导体晶圆的方法，每一晶圆之上具有数个集成电路。
在实施例中，切割具有数个集成电路(该等集成电路具有凸块或立柱)的半导体晶圆的方法包括以下步骤：在半导体晶圆之上均匀地旋涂遮罩，该遮罩由覆盖及保护集成电路的层所组成。然后，利用激光划割工艺图案化该遮罩，以提供具有间隙的已图案化的遮罩，从而曝露集成电路之间的半导体晶圆区域。然后，经由已图案化的遮罩中的该等间隙蚀刻该半导体晶圆，以分割集成电路。
在实施例中，用于切割具有数个集成电路的半导体晶圆的***包括工厂界面。激光划割设备与工厂界面耦接。等离子体蚀刻腔室与工厂界面耦接。沉积室与工厂界面耦接。沉积室用于在半导体晶圆之上均匀地旋涂遮罩。
在实施例中，切割具有数个集成电路的半导体晶圆的方法涉及在硅基板之上均匀地旋涂遮罩。遮罩由覆盖及保护安置在硅基板上的集成电路的层所组成。集成电路包括金属凸块或立柱，该等凸块或立柱安置在低介电常数材料层之上。该方法亦涉及用激光划割工艺图案化遮罩及低介电常数材料层，以曝露集成电路之间的硅基板的区域。该方法亦涉及经由曝露区域蚀刻硅基板，以形成经分割集成电路。
附图说明
图1图示根据本发明的实施例的待切割的半导体晶圆的顶部平面图。
图2图示根据本发明的实施例的待切割的半导体晶圆的顶部平面图，该晶圆上具有已形成的切割遮罩。
图3是流程图，该图图示根据本发明的实施例的一种切割包括数个集成电路的半导体晶圆的方法中的操作步骤。
图4A至4G图示根据本发明的实施例，在对包括数个集成电路的半导体晶圆执行切割方法期间，该半导体晶圆的横截面视图。
图5图示根据本发明的实施例使用处于飞秒范围内的激光脉冲的效应与使用较长的脉冲时间的效应的对比。
图6图示根据本发明的实施例可用在半导体晶圆或基板的街道区域中的材料堆迭的横截面视图。
图7包括根据本发明的实施例的吸收系数图，该吸收系数为晶体硅(c-Si)、铜(Cu)、晶体二氧化硅(c-SiO2)，及非晶二氧化硅(a-SiO2)的光子能的函数。
图8是方程式，该方程式显示给定激光的激光强度作为激光脉冲能、激光脉宽，及激光束半径的函数的关系。
图9A至9D图示根据本发明的实施例的一种切割半导体晶圆的方法中的各个操作步骤的横截面视图。
图10图示根据本发明的实施例通过使用更窄的街道实现半导体晶圆上的紧凑与使用可能受限于最小宽度的习知切割的对比。
图11图示根据本发明的实施例的自由形式集成电路排列，该排列允许更紧密的充填，因此，与网格对准方法对比，该排列允许每一晶圆上容纳更多晶粒。
图12图示根据本发明的实施例用于晶圆或基板的激光及等离子体切割的工具布置的方块图。
图13图示根据本发明的实施例的示例性电脑***的方块图。
具体实施方式
本文描述切割半导体晶圆的方法，每一晶圆上具有数个集成电路。下文的描述中介绍众多特定细节，诸如，基于飞秒的激光划割及等离子体蚀刻条件及材料状态，以便提供对本发明的实施例的完全理解。熟习该项技术者将显而易见，本发明的实施例可在无需该等特定细节的情况下得以实施。在其他情况中，并未详细描述诸如集成电路制造的众所熟知的方面，以免无谓地使本发明的实施例模糊不明。而且，应理解，图式中所示的各种实施例仅为说明性图式，并非一定按比例绘制。
可实施涉及初始激光划割及后续等离子体蚀刻的混合式晶圆或基板切割工艺，用于晶粒分割。可使用激光划割工艺以清洁地移除遮罩层、有机及无机介电层，及装置层。然后，在晶圆或基板的曝露或部分蚀刻之后，可终止激光蚀刻处理。然后，可采用切割工艺中的等离子体蚀刻部分以蚀刻贯穿块状晶圆或基板，诸如，贯穿块状单晶体硅，以得到晶粒或晶片的分割或切割。
本文所述的一或更多个实施例是针对用于在凸块/金属立柱及用于晶圆切割的锯道/晶圆区域上均匀遮蔽的旋涂方法。在集成电路晶片的分割阶段，集成电路晶片通常在晶粒表面上带有聚合物薄膜层(例如，聚酰亚胺)以达到消除应力及遮蔽凸块垫的周围的目的。因此，对于激光划割加等离子体蚀刻切割的处理而言，通常需要在经受分割的晶圆顶部之上增加遮罩层。此种遮罩层在分割之后将有可能被移除。然而，该移除可在不损伤或污染集成电路晶片上的任何预先存在的聚合物层及凸块垫的情况下得以实施。
除了上述对遮蔽材料的可能需求之外，在凸块/金属立柱顶部上的遮罩材料的涂层厚度与在切割街道上的遮罩材料的涂层厚度之间达到平衡可能非常困难。使用习知的旋涂处理时，在切割街道上涂布的遮罩材料与在凸块/金属立柱顶部部分涂布的遮罩材料相比通常更厚。为使在蚀刻工艺之前得以执行的激光划割工艺达到更高产量，及为在激光划割期间达到最大的材料切除量，可能需要等形性更高的涂层。然而，可能需要开发旋涂工艺以提供均匀涂布。
习知的晶圆切割方法包括基于纯机械分离的金刚石锯切割、初始激光划割及后续金刚石锯切割，或毫微秒或皮秒激光切割。对于薄晶圆或薄基板的分割，诸如，厚度为50微米的块状硅的分割，习知方法仅得到较差的工艺品质。当从薄晶圆或薄基板分割晶粒时可能面对的一些困难可能包括微裂形成或在不同层之间的分层、无机介电层的卷屑、保持严格的锯口宽度控制，或精确的切除深度控制。本发明的实施例包括一种混合式激光划割及等离子体蚀刻晶粒分割方法，该方法对解决上述困难中的一或更多者可能十分有用。
根据本发明的实施例，使用激光划割(例如，基于飞秒的激光划割)与等离子体蚀刻的组合将半导体晶圆切割至个体化或分割的集成电路。在一个实施例中，基于飞秒的激光划割作为基本上(如非全部)非热工艺而使用。举例而言，基于飞秒的激光划割经确定位置可不含有热损伤区域或仅含有可忽略的热损伤区域。在实施例中，使用本文中的方法以分割具有超低介电系数薄膜的集成电路。利用***版印刷术图案化操作的需求，且实施成本极低。在一个实施例中，使用贯穿通孔类型的硅蚀刻以在等离子体蚀刻环境中完成切割工艺。
由此，在本发明的方面中，可使用基于飞秒的激光划割与等离子体蚀刻的组合将半导体晶圆切割至分割的集成电路。图1图示根据本发明的实施例的待切割的半导体晶圆的顶部平面图。图2图示根据本发明的实施例的待切割的半导体晶圆的顶部平面图，该晶圆上具有已形成的切割遮罩。
请参看图1，半导体晶圆100具有数个包括集成电路的区域102。该等区域102通过垂直街道104及水平街道106而分离。街道104及街道106是半导体晶圆中的不含有集成电路的区域，且该等街道经设计作为切割晶圆时将沿着的位置。本发明的一些实施例涉及使用基于飞秒的激光划割及等离子体蚀刻技术组合以沿街道贯穿半导体晶圆切割沟槽，以便将晶粒分离成为单个晶片或晶粒。由于激光划割及等离子体蚀刻工艺皆独立于晶体结构的方向，因此，待切割的半导体晶圆的晶体结构对于实现贯穿晶圆的垂直沟槽而言并不重要。
请参看图2，半导体晶圆100具有遮罩200，该遮罩沉积在半导体晶圆100之上。在一个实施例中，旋涂该遮罩以达到厚度约为20-150微米的层。利用激光划割工艺图案化遮罩200及半导体晶圆100的一部分，以沿街道104及街道106界定位置(例如，间隙202及间隙204)，该等街道104及街道106为切割半导体晶圆100时将沿着的位置。通过遮罩200覆盖及保护半导体晶圆100的集成电路区域。遮罩200的区域206的定位使得在后续的蚀刻工艺期间，该等集成电路不因该蚀刻处理而降级。水平间隙204及垂直间隙202在区域206之间形成以界定在蚀刻工艺期间将被蚀刻的区域，以便最终切割半导体晶圆100。
图3是流程图300，该图图示根据本发明的实施例的一种切割包括数个集成电路的半导体晶圆的方法中的操作步骤。图4A至图4G图示根据本发明的实施例，在对应于流程图300中的操作步骤对包括数个集成电路的半导体晶圆执行切割方法期间，该半导体晶圆的横截面视图。
请参看流程图300的操作步骤302，及相应的图4A至图4D，遮罩402在半导体晶圆或基板404之上形成。遮罩402由覆盖及保护集成电路的层所组成，该等集成电路包括在半导体晶圆404的表面上形成的金属凸块或立柱499。特定而言，在实施例中，请参看图4A，300毫米晶圆404由真空晶圆卡盘498夹持固定。手动施配或自动施配遮罩形成材料(例如，涂布材料)490，如图4B中所绘示。请参看图4C，例如使用机器控制软件的方式来执行真空晶圆卡盘498的顺时针480及反时针481旋转。由此，将遮罩形成材料490均匀地施配在晶圆404的顶表面上以提供均匀的遮罩涂层495，如图4D中所绘示。均匀的遮罩涂层495与在晶圆404表面上的锯街、晶圆区域及凸块/立柱499均匀一致(例如，完全或基本上等形)。
由此，在实施例中，提供一种实现凸块/金属立柱及锯街/晶圆区域上的均匀遮蔽的旋涂方法。在一或更多个实施例中，此种遮罩层能够实现多达500微米的蚀刻深度，适用于薄晶圆(薄膜+框架)的情况、适用于预薄化的情况、利用激光提供后续的清洁切除、适用在聚酰亚胺(PI)或模制化合物上、可在无需氧化凸块/立柱的情况下被移除、可在无需改变下层的特性的情况下被移除，及/或在凸块/金属立柱顶部及锯街上具有均匀的厚度。
在实施例中，凸块/金属立柱晶圆上涂覆的遮罩层在施配及形成等形层后已为晶粒分割做好准备。相比而言，例如，金刚石锯、激光划割等的习知的晶粒分割方法使用单步骤晶粒分割，在该分割中，在执行晶粒分割之前旋涂薄保护材料以保护凸块/金属立柱。在该等方法中，此需求并非必需：具有均匀的保护涂层，而非仅提供任何厚度及构形的保护层。遮罩材料在凸块/金属立柱顶部之上与在锯街上相比的不均匀分配不导致该种习知的切割操作中的可量测差异。另一方面，根据本文所述的实施例，激光划割及等离子体蚀刻工艺一般涉及经受等离子体蚀刻工艺的经激光划割晶圆。在该操作的等离子体蚀刻工艺部分期间，所用的蚀刻剂蚀刻锯街上的硅晶圆以分割单个晶粒，并消耗一般与凸块/金属立柱顶部及锯街所用遮罩材料相等用量的遮罩材料。在一个实施例中，使用旋涂方法以在两个位置皆提供均衡的遮罩材料，亦在圆形凸块/金属立柱的周围提供均匀的涂层。
在实施例中，按照多种涂层黏度在晶圆及凸块/立柱表面上提供无气泡涂层。可使用手动及自动施配***在包括凸块/立柱的晶圆顶部涂布涂层材料，该等涂层材料具有可能黏度的范围。习知工业用途仅涉及顺时针或反时针旋转，该等旋转可导致所涂布的材料在凸块或立柱周围的非均匀覆盖。特定而言，在顺时针或反时针旋转期间，发生离心力作用于涂层材料。在一个实施例中，使用每圈旋转均具有周期性时间间隔的顺时针及反时针旋转的组合以提供遮蔽材料在凸块/立柱结构上的均匀涂布。在实施例中，通过使用不同的旋涂速度及具有不同黏度的涂层材料，可达成不同的遮罩材料厚度。在实施例中，经由施配***在涂层材料上引入温度偏置除了影响在晶圆区域及锯街上及周围的涂层均匀性之外，亦影响在凸块/金属立柱结构上及周围的涂层均匀性。上述遮罩材料的施配及旋涂条件可适用于具有水溶性及非水溶性的涂层材料。
上述均匀涂布方法的优势可包括但不限于以下的一或更多者：在遮罩的功能及工艺的简易性之间达到良好平衡的能力，例如，使用水溶性薄膜作为遮罩以便易于在蚀刻后将遮罩移除；能够使用常用的低成本水溶性材料的能力；及提供均匀涂布，以用于在激光加等离子体晶粒分割工艺中在等离子体蚀刻工艺期间保护金属凸块/立柱结构的能力。本文所述的方法亦可适用于需要进行微米及次微米数量级的均匀涂布的其他半导体制造工艺。
在实施例中，在激光加等离子体晶粒分割工艺的情形下，在例如在300毫米的晶圆上的约30微米至50微米的铜互连凸块及高度约50微米的铜立柱上提供均匀的遮罩涂层。在一实施例中，对于约为30微米至40微米的涂层厚度，所达到的均匀性约为+/-10％(甚至超出构形)，该均匀性亦可通过改变遮罩材料、化学配方，及在可能的情况下改变温度来缩小。在一个实施例中，用于形成均匀遮罩的涂层材料具有水溶性，且不具有感光性。在特定实施例中，使用基于聚乙烯醇(PVA)的材料(例如，具有固体含量的材料)，该材料所具有的黏度约处于100s至1000s厘泊的范围内。在一个实施例中，对于具有额外50微米的凸块高度的约50微米的晶圆，在激光加等离子体分割工艺中使用约20微米的均匀涂层。在另一实施例中，对于具有额外50微米的凸块高度的约500微米的晶圆，在激光加等离子体切割工艺中使用约35微米的均匀涂层。然而，在后者的情况下，可使用厚度约达150微米的均匀涂层。在实施例中，每约20-30微米的蚀刻硅消耗约1微米的均匀遮罩涂层。在实施例中，在激光工艺与蚀刻工艺之间的可选灰消耗约7-8微米的均匀遮罩涂层。
请参看图4E至4G，图示了切割工艺的蚀刻部分。为方便起见，再次绘示遮罩402及晶圆404，但不图示凸块及立柱。相反，在图4E中强调的是介入街道407，该等街道在每一集成电路406之间形成。然而，应理解，下文的描述中仍设想到凸块/立柱499及均匀遮罩涂层495。
在实施例中，半导体晶圆或基板404由材料所组成，该材料适于经受制造工艺，且半导体处理层可适合地安置在该材料之上。举例而言，在一个实施例中，半导体晶圆或基板404由基于IV族的材料所组成，该材料诸如但不限于晶体硅、锗或硅/锗。在特定实施例中，提供半导体晶圆404包括提供单晶硅基板。在特定实施例中，单晶硅基板掺杂有杂质原子。在另一实施例中，半导体晶圆或基板404由III-V材料组成，诸如(例如)在发光二极体(LEDs)的制造中使用的III-V材料基板。
在实施例中，在半导体晶圆或基板404上或中安置有作为集成电路406的一部分的半导体装置的阵列。此类半导体装置的实例包括但不限于制造在硅基板中并封装在介电层中的存储器装置或互补金属氧化物半导体(CMOS)晶体管。数个金属互连可在该等装置或晶体管之上，及在周围的介电层中形成，并可用于电性耦接该等装置或晶体管以形成集成电路406。组成街道407的材料可与用于形成集成电路406的彼等材料类似或相同。举例而言，街道407可由介电材料层、半导体材料层，及金属化材料组成。在一个实施例中，街道407中的一或更多者包括类似于集成电路406的实际装置的测试装置。
请参看流程图300的操作步骤304，及相应的图4F，利用激光划割工艺图案化遮罩402以提供包括间隙410的已图案化遮罩408，从而曝露集成电路406之间的半导体晶圆或基板404区域。因而，使用激光划割工艺以移除最初形成于集成电路406之间的街道407的材料。根据本发明的实施例，利用基于飞秒的激光划割工艺图案化遮罩402的操作包括形成沟槽412，该等沟槽部分形成于集成电路406之间的半导体晶圆404的区域内，如图4F中所绘示。
在实施例中，利用激光划割工艺图案化遮罩406的操作包括使用激光，该激光具有处于飞秒范围内的脉宽。特定而言，可使用波长处于可见光谱加紫外线(UV)及红外线(IR)范围(总称为宽频带光谱)内的激光以提供基于飞秒的激光，即脉宽在飞秒(10-15秒)数量级的激光。在一个实施例中，切除并非、或基本上并非依波长而定，因此，切除适合于复合薄膜，该等薄膜诸如遮罩402的薄膜、街道407的薄膜、及在可能的情况下的半导体晶圆或基板404的一部分的薄膜。
图5图示根据本发明的实施例使用处于飞秒范围内的激光脉冲的效应与使用较长频率的效应的对比。请参看图5，通过使用脉宽处于飞秒范围内的激光，与使用较长的脉宽(例如，通孔500B经皮秒处理之后得到损伤502B，及通孔500A经毫微秒处理之后得到显著损伤502A)相比，热损伤问题得以减缓或消除(例如，通孔500C经飞秒处理之后损伤最小化至无损伤502C)。在通孔500C的形成期间，损伤的消除或减缓可归因于没有低能回耦(看到基于皮秒的激光切除具有低能回耦)或热平衡(看到基于毫微秒的激光切除具有热平衡)，如图5中所绘示。
诸如脉宽的激光参数的选择对开发成功的激光划割及切割工艺而言可能至关重要，该工艺使卷屑、微裂及分层程度降至最低，以便实现清洁的激光划割切口。激光划割切口越清洁，可在最终晶粒分割时执行的蚀刻工艺便可更平滑。在半导体装置晶圆中通常安置有具有不同材料类型(例如，导体、绝缘体、半导体)及厚度的众多功能层。此类材料可包括但不限于诸如聚合物的有机材料、金属，或诸如二氧化硅及氮化硅的无机介电质。
安置在晶圆或基板上的个别集成电路之间的街道可包括与该等集成电路自身类似或相同的层。举例而言，图6图示根据本发明的实施例可用在半导体晶圆或基板的街道区域中的材料堆迭的横截面视图。
请参看图6，街道区域600包括硅基板的顶部部分602、第一二氧化硅层604、第一蚀刻终止层606、第一低介电常数介电层608(例如，具有介电常数，该介电常数低于二氧化硅的介电常数4.0)、第二蚀刻终止层610、第二低介电常数介电层612、第三蚀刻终止层614、无掺杂二氧化硅玻璃(undoped silica glass；USG)层616、第二二氧化硅层618，及旋涂式遮罩层620，该等层具有所绘示的相对厚度。铜金属化材料622安置在第一蚀刻终止层606与第三蚀刻终止层614之间，并穿过第二蚀刻终止层610。在特定实施例中，第一蚀刻终止层606、第二蚀刻终止层610及第三蚀刻终止层614由氮化硅所组成，而低介电常数介电层608及低介电常数介电层612则由掺杂碳的氧化硅材料所组成。
在习知的激光辐射(诸如，基于毫微秒或基于皮秒的激光辐射)下，街道600的材料在光学吸收及切除机制方面的特性完全不同。举例而言，诸如二氧化硅的介电层在正常条件下对于所有市售激光波长而言基本上为透明。相比而言，金属、有机物(例如，低介电常数材料)及硅可极易于耦合光子，尤其是在回应于基于毫微秒或基于皮秒的激光辐射的情况下耦合光子。举例而言，图7包括根据本发明的实施例的吸收系数图700，该吸收系数作为晶体硅(c-Si，702)、铜(Cu，704)、晶体二氧化硅(c-SiO2，706)，及非晶二氧化硅(a-SiO2，708)的光子能的函数。图8是方程式800，该方程式显示给定激光的激光强度作为激光脉冲能、激光脉宽，及激光束半径的函数的关系。
在实施例中，使用方程式800及吸收系数图700，可选择用于基于飞秒激光的工艺的参数，以对无机介电质及有机介电质、金属，及半导体具有基本上共同的切除效应，即使该等材料的一般能量吸收特性在某些条件下可能差异很大。举例而言，二氧化硅的吸收性为非线性，但在适当的激光切除参数下，该吸收性可能与有机介电质、半导体及金属的吸收性更为一致。在一个此种实施例中，使用高强度及短脉宽的基于飞秒的激光工艺以切除层堆迭，该层堆迭包括二氧化硅层及有机介电质、半导体或金属中的一或更多者。在特定实施例中，在基于飞秒的激光辐射工艺中使用约小于或约等于400飞秒的脉冲以移除遮罩、街道及硅基板的一部分。
相比而言，如果选择非最佳激光参数，在涉及无机介电质、有机介电质、半导体，或金属中的两者或更多者的堆迭结构中，激光切除工艺可导致分层问题。举例而言，一激光贯穿高带隙能量介电质(诸如，具有约9eV带隙的二氧化硅)，而无可量测的吸收。然而，下层的金属层或硅层则可能吸收激光能，从而导致该金属层或硅层的显著汽化。该汽化可产生高压以抬起上层二氧化硅介电层，并有可能导致严重的层间分层及微裂。在实施例中，尽管基于皮秒的激光辐射工艺导致复杂材料堆迭中发生微裂及分层，但基于飞秒的激光辐射工艺已经证实不会导致相同材料堆迭发生微裂或分层。
为了能够直接切除介电层，可能需要通过具有强吸收性的光子而发生介电材料的游离化，以便使该等材料与导电材料具有类似的特性。此吸收可阻隔多数激光能，以免激光能在最终切除介电层之前穿透至下层硅层或金属层。在实施例中，当激光强度高至足以起动无机介电材料中的光子游离化及冲击游离化时，该等无机介电质的游离化是可行的。
根据本发明的实施例，适合的基于飞秒的激光工艺的特性在于峰值强度(辐射照度)通常导致各种材料中的非线性互动。在一个此种实施例中，飞秒激光源具有约处于10飞秒至500飞秒范围内的脉宽，但较佳的脉宽处于100飞秒至400飞秒范围内。在一个实施例中，飞秒激光源具有约处于1570纳米至200纳米范围内的波长，但较佳的波长处于540纳米至250纳米范围内。在一个实施例中，激光及相应的光***在工作表面提供约处于3微米至15微米范围内的焦点，但较佳的焦点约处于5微米至10微米范围内。
位于工作表面处的空间射束轮廓可为单模(高斯)或具有成型顶帽型轮廓。在实施例中，激光源具有约处于200kHz至10MHz范围内的脉冲重复率，但较佳的脉冲重复率约处于500kHz至5MHz范围内。在实施例中，激光源在工作表面输送约处于0.5uJ至100uJ范围内的脉冲能，但较佳的脉冲能约处于1uJ至5uJ范围内。在实施例中，激光划割工艺以约处于500毫米/秒至5米/秒范围内的速度沿工作件执行，但较佳的速度约处于600毫米/秒至2米/秒范围内。
划割工艺可仅以执行一遍，或执行多遍，但在实施例中，较佳执行1-2遍。在一个实施例中，在工作件内的划割深度约处于5微米至50微米范围内，较佳的深度约处于10微米至20微米范围内。可按给定脉冲重复率以单脉冲串或脉冲猝发串应用激光。在实施例中，所产生的激光束截口宽度约处于2微米至15微米范围内，但在硅晶圆划割/切割中较佳的截口宽度约处于6微米至10微米范围内，该等宽度在装置/硅界面处测得。
可选择具有益处及优势的激光参数，诸如提供高激光强度，该强度足以实现无机介电质(例如，二氧化硅)的游离化并在直接切除无机介电质之前将由下层损伤导致的分层及剥离程度降至最低。此外，可选择参数以提供具有精确可控的切除宽度(例如，截口宽度)及深度的有意义的工业应用工艺产量。如上所述，与基于皮秒及基于毫微秒的激光切除工艺相比，基于飞秒的激光更适合于提供该等优势。然而，即使在基于飞秒的激光切除光谱中，某些波长可提供优于其他波长的效能。举例而言，在一个实施例中，基于飞秒且具有接近紫外线或处于紫外线范围内的波长的激光工艺与基于飞秒且具有接近红外线或处于红外线范围内的波长的激光工艺相比，提供更清洁的切除工艺。在此特定实施例中，适合于半导体晶圆或基板划割的基于飞秒的激光工艺是基于具有约小于或约等于540纳米的波长的激光。在此特定实施例中，使用具有约小于或约等于540纳米的波长的激光的脉冲，该等脉冲约小于或约等于400飞秒。然而，在替代实施例中，使用双激光波长(例如，红外线激光与紫外线激光的组合)。
请参看流程图300的操作步骤306，及相应的图4G，经由已图案化遮罩408中的间隙410来蚀刻半导体晶圆404，以分割集成电路406。根据本发明的实施例，蚀刻半导体晶圆404的操作包括蚀刻利用基于飞秒的激光划割工艺而形成的沟槽412，以最终蚀刻完全贯穿半导体晶圆404，如图4G中所绘示。
在实施例中，蚀刻半导体晶圆404的操作包括使用等离子体蚀刻工艺。在一个实施例中，使用透硅通孔类蚀刻工艺。举例而言，在特定实施例中，对半导体晶圆404的材料的蚀刻速率大于25微米每分钟。可在晶粒分割工艺的等离子体蚀刻部分中使用超高密度等离子体源。适合于执行此种等离子体蚀刻工艺的处理腔室实例为AppliedSilviaTM蚀刻***，该***可购自美国加利福尼亚州森尼维耳市的应用材料公司。AppliedSilviaTM蚀刻***结合电容式及电感式射频耦合，从而提供比仅使用电容式耦合，甚至比利用由磁力增强所提供的改良更为独立的离子密度及离子能控制。此组合赋能离子密度与离子能的有效解耦，以便达到相对较高密度的等离子体，且该等离子体即使在极低压力下亦不具有可能具有损伤性的高直流偏置电平。此特征使工艺视窗格外宽。然而，可使用任何能够蚀刻硅的等离子体蚀刻腔室。在示例性实施例中，使用深层硅蚀刻以蚀刻单晶体硅基板或晶圆404，所用的蚀刻速率比习知的硅蚀刻速率的高约40％，同时保持基本上精确的轮廓控制及几乎无扇形的侧壁。在特定实施例中，使用透硅通孔型蚀刻工艺。该蚀刻工艺基于由反应气体所产生的等离子体，该反应气体一般为基于氟的气体，诸如SF6、C4F8、CHF3、XeF2，或任何其他能够以相对较快的蚀刻速率蚀刻硅的反应物气体。在实施例中，在分割工艺之后移除遮罩层408，如图4G中所绘示。
由此，请再次参看流程图300及图4A至4F，可通过初始激光切除穿过遮罩层、穿过晶圆街道(包括金属化)，及部分进入硅基板来执行晶圆切割。可选择处于飞秒范围内的激光脉宽。然后，可通过后续的透硅深层等离子体蚀刻来完成晶粒分割。根据本发明的实施例用于切割的材料堆迭的特定实例在下文结合图9A-9图而描述。
请参看图9A，用于混合式激光切除及等离子体蚀刻切割的材料堆迭包括遮罩层902、装置层904及基板906。遮罩层、装置层及基板安置在晶粒黏着薄膜908之上，该薄膜黏贴在衬带910上。在实施例中，遮罩层902为旋涂遮罩层，诸如上文中结合遮罩402描述的旋涂层。装置层904包括无机介电层(诸如，二氧化硅)，该层安置在一或更多个金属层(诸如，铜层)及一或更多个低介电常数介电层(诸如，掺杂碳的氧化物层)之上。装置层904亦包括排列在集成电路之间的街道，该等街道包括与集成电路相同或类似的层。基板906为块状单晶体硅基板。
在实施例中，在将块状单晶体硅基板906黏贴至晶粒黏着薄膜908之前，自背侧使该硅基板薄化。可通过背侧研磨工艺来执行此薄化操作。在一个实施例中，块状单晶体硅基板906经薄化至厚度约处于50-100微米范围内。须注意，在实施例中，在激光切除及等离子体蚀刻切割工艺之前执行此薄化操作很重要。在实施例中，旋涂遮罩层902是厚度约为20-150微米的层，且装置层904的厚度约处于2-3微米范围内。在实施例中，晶粒黏着薄膜908(或能够将经薄化或较薄的晶圆或基板黏合至衬带910的任何适合的替代)的厚度约为20微米。
请参看图9B，利用基于飞秒的激光划割工艺912来图案化遮罩902、装置层904及基板906的一部分，以在基板906中形成沟槽914。请参看图9C，使用透硅深层等离子体蚀刻工艺916以使沟槽914向下延伸至晶粒黏着薄膜908，从而曝露晶粒黏着薄膜908的顶部部分，并分割硅基板906。在透硅深层等离子体蚀刻工艺916期间，由旋涂遮罩层902保护装置层904。
请参看图9D，分割工艺可进一步包括图案化晶粒黏着薄膜908，从而曝露衬带910的顶部部分，并分割晶粒黏着薄膜908。在实施例中，通过激光工艺或蚀刻工艺来分割晶粒黏着薄膜。更多实施例可包括随后自衬带910移除基板906的经分割部分(例如，分割为个别的集成电路)。在一个实施例中，经分割晶粒黏着薄膜908残留在基板906的经分割部分的背侧上。其他实施例可包括自装置层904移除旋涂遮罩层902。在替代实施例中，在基板906比约50微米还薄的情况下，使用激光切除工艺912完全分割基板906，无需使用额外的等离子体工艺。
在分割晶粒黏着薄膜908之后，在实施例中，自装置层904移除遮蔽层902。在实施例中，自衬带910移除经分割集成电路以便封装。在一个此种实施例中，已图案化的晶粒黏着薄膜908残留在每一集成电路的背侧上，并包括在最终封装之中。然而，在另一实施例中，已图案化的晶粒黏着薄膜908在分割工艺期间或在分割工艺之后被移除。
请再次参看图4A至4F，可通过宽度约为10微米或更小的街道407来分离该等数个集成电路406。至少部分归因于严格的激光轮廓控制对基于飞秒的激光划割方法的使用可使集成电路布置达到此紧凑程度。举例而言，图10图示根据本发明的实施例在半导体晶圆或基板上通过使用更窄的街道所达到的紧凑与使用可限定至最小宽度的习知切割所达到的紧致的对比。
请参看图10，与使用可限定至最小宽度(例如，在布置1000中的宽度约为70微米或更大)的习知切割相比，在半导体晶圆上使用更窄的街道(例如，在布置1002中的宽度约为10微米或更小)达到紧凑。然而，将理解，即使基于飞秒的激光划割工艺能够将街道宽度减少至小于10微米，亦并非永远需要如此。举例而言，一些应用可能需要街道宽度至少为40微米，以便在分离该等集成电路的该等街道中制造虚设装置或测试装置。
请再次参看图4A至4F，可采用非限制性布置在半导体晶圆或基板404上排列该等数个集成电路406。举例而言，图11图示自由形式的集成电路排列，该排列允许更紧密的充填。与网格对准方法相比，根据本发明的实施例的更紧密的充填可使每一晶圆容纳更多晶粒。请参看图11图，与网格对准方法(例如，在半导体晶圆或基板1100上的限制性布置)相比，自由形式的布置(例如，在半导体晶圆或基板1102上的非限制性布置)允许更紧密的充填，并由此使每一晶圆上容纳更多晶粒。在实施例中，激光切除及等离子体蚀刻分割工艺的速度不根据晶粒尺寸、布置或街道数量而定。
单个工艺工具可经配置以执行混合式激光切除及等离子体蚀刻分割工艺中的众多或全部操作。举例而言，图12图示根据本发明的实施例用于晶圆或基板的激光及等离子体切割的工具布置的方块图。
请参看图12，工艺工具1200包括工厂界面1202(FI)，该界面耦接有数个装载锁1204。群集工具1206与该工厂界面1202耦接。群集工具1206包括一或更多个等离子体蚀刻腔室，诸如，等离子体蚀刻腔室1208。激光划割设备1210亦耦接至工厂界面1202。该工艺工具1200的总占地面积在一个实施例中可为约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图12中所绘示。
在实施例中，激光划割设备1210容纳基于飞秒激光。基于飞秒的激光适合于执行混合式激光及蚀刻分割工艺中的激光切除部分，诸如上文所述的激光切除工艺。在一个实施例中，激光划割设备1200中亦包括可移动平台，该可移动平台经配置以用于相对于基于飞秒的激光而移动晶圆或基板(或晶圆或基板的载体)。在特定实施例中，基于飞秒的激光亦可移动。激光划割设备1210的总占地面积在一个实施例中可为约2240毫米乘以约1270毫米，如图12中所绘示。
在实施例中，一或更多个等离子体蚀刻腔室1208经配置以用于经由已图案化遮罩中的间隙蚀刻晶圆或基板，以分割数个集成电路。在一个此种实施例中，该一或更多个等离子体蚀刻腔室1208经配置以执行深层硅蚀刻工艺。在特定实施例中，该一或更多个等离子体蚀刻腔室1208为AppliedSilviaTM蚀刻***，该***可购自美国加利福尼亚州森尼维耳市的应用材料公司。蚀刻腔室可经专门设计以用于深层硅蚀刻，该蚀刻用于产生分割集成电路，该等集成电路被容纳在单晶体硅基板或晶圆之上或之中。在实施例中，等离子体蚀刻腔室1208中包括高密度等离子体源以促进达到较高的硅蚀刻速率。在实施例中，工艺工具1200的群集工具1206部分中包括一个以上蚀刻腔室，以赋能分割或切割工艺的高制造产量。
工厂界面1202可为适合的大气端口，该端口在外侧制造设施与激光划割设备1210及群集工具1206之间连接彼此。工厂界面1202可包括具有手臂或刀刃的机器人以用于将晶圆(或晶圆的载体)自储存单元(诸如前开式标准舱)转移至群集工具1206及/或激光划割设备1210内。
群集工具1206可包括适合于执行分割方法中的功能的其他腔室。举例而言，在一个实施例中包括沉积室1212以替代额外的蚀刻腔室。沉积室1212可经配置以用于在晶圆或基板的激光划割之前，在该晶圆或基板的装置层上，例如通过均匀旋涂工艺来进行遮罩沉积。在一个此种实施例中，沉积室1212适合于沉积等形性因数在约10％以内的均匀层。在另一实施例中包括润湿/干燥站1214以替代额外的蚀刻腔室。该润湿/干燥站可适合于在基板或晶圆的激光划割及等离子体蚀刻分割工艺之后清洁残留物及碎片，或移除遮罩。在实施例中，工艺工具1200中亦包括一量测站作为元件。
本发明的实施例可作为计算机软件产品或软件而提供，该计算机软件产品或软件可包括机器可读介质，该介质上储存有指令，该计算机程序产品或软件可用于对计算机***(或其他电子装置)进行编程以执行根据本发明的实施例的工艺。在一个实施例中，计算机***与结合图12描述的工艺工具1200耦接。机器可读介质包括任何以机器(例如，计算机)可读取的形式储存或传输信息的机制。举例而言，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读储存介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘储存媒体、光储存媒体、快闪存储器装置等)、机器(例如，计算机)可读传输介质(电信号、光信号、声频信号或其他形式的传播信号(例如，红外线信号、数字信号等))等。
图13图示计算机***1300的示例形式的机器的图解表示，可在该计算机***中执行指令集以用于使该机器执行本文所述的方法中的任一或更多者。在替代实施例中，该机器可在局域网(LAN)、内联网、外联网，或因特网中连接(例如，经网络连接)至其他机器。该机器可作为主从式网络环境中的服务器或客户机操作，或作为对等式(或分布式)网络环境中的对等机器操作。该机器可为个人电脑(PC)、平板个人电脑、机顶盒(STB)、个人数字助理(PDA)、蜂巢式电话、web设备、服务器、网络路由器、交换机或桥接器，或任何能够执行指令集(顺序或其他)的机器，该指令集指定将由该机器所采取的操作。此外，虽然仅图示单个机器，但术语“机器”应亦被视作包括任何机器(例如，计算机)集合，该等机器单独或共同执行一个(或多个)指令集以执行本文所述的方法中任一或更多者。
示例性电脑***1300包括处理器1302、主存储器1304(例如，只读存储器(ROM)、快闪存储器、诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)的动态随机读取存储器(DRAM)等)、静态存储器1306(例如，快闪存储器、静态随机存取存储器(SRAM)等)及辅助存储器1318(例如，数据储存装置)，上述各者经由总线1330而与彼此通讯。
处理器1302代表一或更多个通用处理装置，诸如，微处理器、中央处理单元或类似物。更特定而言，处理器1302可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器，或实施指令集组合的处理器。处理器1302亦可为一或更多个专用处理装置，诸如，专用集成电路(ASIC)、现场可编程栅极阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理器1302经配置以执行处理逻辑1326，该逻辑用于执行本文所述的操作步骤。
计算机***1300可进一步包括网络界面装置1308。计算机***1300亦可包括视频显示单元1310(例如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、文数字输入装置1312(例如，键盘)、光标控制装置1314(例如，鼠标)及信号产生装置1316(例如，扬声器)。
辅助存储器1318可包括机器可存取的储存介质(或更特定而言，计算机可读储存介质)1331，该介质上储存有一或更多个指令集(例如，软件1322)，该一或更多个指令集具体实现本文所述的方法或功能中的任一或更多者。软件1322亦可完全或至少部分位于主存储器1304内，及/或在由计算机***1300执行该软件期间位于处理器1302内。该主存储器1304及该处理器1302亦组成机器可读储存媒体。软件1322可经由网络界面装置1308而在网络1320上被进一步传输或接收。
尽管机器可存取储存介质1331在示例性实施例中显示为单个介质，但术语“机器可读储存介质”应被视作包括储存一或更多个指令集的单个介质或多个介质(例如，集中式或分布式数据库，及/或关连的高速缓存及服务器)。术语“机器可读储存介质”亦应被视作包括任何能够储存或编码一指令集的介质，该指令集由该机器执行，并使该机器执行本发明的方法中的任一或更多者。术语“机器可读储存介质”应被相应地视作包括但不限定于固态存储器、光学媒体及磁性媒体。
根据本发明的实施例，机器可存取储存介质上储存有指令，该等指令可使数据处理***执行具有数个具有凸块或立柱的集成电路的半导体晶圆的切割方法。该方法包括在半导体晶圆上均匀地旋涂遮罩，该遮罩由覆盖及保护该等集成电路的层所组成。然后，利用激光划割工艺图案化该遮罩，以提供含有间隙的已图案化遮罩。曝露该等集成电路之间的半导体晶圆的区域。然后，经由已图案化遮罩中的间隙蚀刻半导体晶圆，以分割该等集成电路。
由此，本文揭示了使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽。

Claims (15)

1.一种切割半导体晶圆的方法，所述半导体晶圆包含数个集成电路，所述集成电路具有凸块或立柱，所述方法包含以下步骤：
在所述半导体晶圆上均匀地旋涂遮罩，所述遮罩包含覆盖及保护所述集成电路的层，所述集成电路具有所述凸块或立柱；
利用激光划割工艺图案化所述遮罩，以提供具有间隙的已图案化遮罩，从而曝露所述集成电路之间的所述半导体晶圆的区域；及
经由所述已图案化遮罩中的所述间隙蚀刻所述半导体晶圆，以分割所述集成电路。
2.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂该遮罩的步骤包含以下步骤：施配所述遮罩的材料时按顺时针方向旋涂，随后，按反时针方向旋涂。
3.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂该遮罩的步骤包含以下步骤：施配所述遮罩的材料时按反时针方向旋涂，随后，按顺时针方向旋涂。
4.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤在圆形凸块或立柱周围提供均匀涂层。
5.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤包含以下步骤：在所述凸块或立柱上形成无气泡涂层。
6.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤包含以下步骤：形成所述遮罩至约处于30微米至40微米范围内的厚度，且所述厚度具有约为+/-10％的均匀性。
7.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤包含以下步骤：施配具有水溶性及非感光性的材料。
8.如权利要求7所述的方法，其特征在于，所述具有水溶性及非感光性的材料包含一材料，所述材料选自由基于聚乙烯醇(PVA)的材料组成的群集，所述材料具有约处于100s至1000s厘泊范围内的黏度。
9.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤包含以下步骤：形成所述遮罩至约为20微米的厚度，且其中所述半导体晶圆具有约为50微米的厚度，且所述凸块或立柱具有约为50微米的高度。
10.如权利要求1所述的方法，其特征在于，在所述半导体晶圆之上均匀地旋涂所述遮罩的步骤包含以下步骤：形成所述遮罩至约处于35-150微米范围内的厚度，且其中所述半导体晶圆具有约为500微米的厚度，且所述凸块或立柱具有约为50微米的高度。
11.如权利要求1所述的方法，所述方法进一步包含以下步骤：
在所述激光划割工艺之后，及在蚀刻所述半导体晶圆之前，执行灰化工艺，其中所述灰化工艺消耗所述遮罩约7-8微米的厚度。
12.一种用于切割半导体晶圆的***，所述半导体晶圆包含数个集成电路，所述***包含：
工厂界面；
激光划割设备，与所述工厂界面耦接；
等离子体蚀刻腔室，与所述工厂界面耦接；及
沉积室，与所述工厂界面耦接，所述沉积室用于在半导体晶圆之上均匀地旋涂遮罩。
13.如权利要求12所述的***，其特征在于，所述沉积室包含可旋转卡盘。
14.如权利要求13所述的***，其特征在于，所述可旋转卡盘用于在所述半导体晶圆之上施配所述遮罩的材料时按顺时针方向旋涂，随后，按反时针方向旋涂。
15.如权利要求13所述的***，其特征在于，所述可旋转卡盘用于在该半导体晶圆之上施配所述遮罩的材料时按反时针方向旋涂，随后，按顺时针方向旋涂。
CN201380033868.5A 2012-07-10 2013-06-19 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽 Pending CN104395988A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261669870P 2012-07-10 2012-07-10
US61/669,870 2012-07-10
US13/917,366 US9048309B2 (en) 2012-07-10 2013-06-13 Uniform masking for wafer dicing using laser and plasma etch
US13/917,366 2013-06-13
PCT/US2013/046665 WO2014011373A1 (en) 2012-07-10 2013-06-19 Uniform masking for wafer dicing using laser and plasma etch

Publications (1)

Publication Number Publication Date
CN104395988A true CN104395988A (zh) 2015-03-04

Family

ID=49914325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033868.5A Pending CN104395988A (zh) 2012-07-10 2013-06-19 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽

Country Status (6)

Country Link
US (1) US9048309B2 (zh)
JP (1) JP2015531994A (zh)
KR (3) KR20210083388A (zh)
CN (1) CN104395988A (zh)
TW (1) TW201403698A (zh)
WO (1) WO2014011373A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169444A (zh) * 2015-05-20 2016-11-30 英飞凌科技股份有限公司 分段式边缘保护屏蔽件
CN110408283A (zh) * 2019-07-08 2019-11-05 深圳泰研半导体装备有限公司 一种等离子切割晶圆用的保护溶液及其在加工晶圆中的应用方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法
CN111033384A (zh) * 2017-07-31 2020-04-17 卡尔蔡司Smt有限责任公司 具有防止等离子体蚀刻效应的屏蔽件的euv辐射的光学布置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) * 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US20190057936A1 (en) * 2015-12-18 2019-02-21 Intel Corporation Transmissive composite film for application to the backside of a microelectronic device
JP7005281B2 (ja) * 2017-10-31 2022-01-21 株式会社ディスコ 被加工物の加工方法
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP6775174B2 (ja) * 2019-10-11 2020-10-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS538634A (en) * 1976-07-14 1978-01-26 Nippon Electric Co Coating liquid for laser scriber
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH0985155A (ja) * 1995-09-28 1997-03-31 Nippon Precision Circuits Kk スピンコート装置およびスピンコート方法
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US5981143A (en) * 1997-11-26 1999-11-09 Trw Inc. Chemically treated photoresist for withstanding ion bombarded processing
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2000243754A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
JP2001196285A (ja) * 2000-01-06 2001-07-19 Nippon Telegr & Teleph Corp <Ntt> レジスト類塗布機
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光***和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2005229067A (ja) 2004-02-16 2005-08-25 Sharp Corp 基板の製造方法および基板
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US20060000493A1 (en) * 2004-06-30 2006-01-05 Steger Richard M Chemical-mechanical post-etch removal of photoresist in polymer memory fabrication
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
EP1814369A4 (en) * 2004-10-01 2008-10-29 Toray Industries LONG FILM PCB AND PRODUCTION PROCESS AND PRODUCTION DEVICE THEREFOR
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US8587124B2 (en) * 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP2009123881A (ja) * 2007-11-14 2009-06-04 Hitachi Chem Co Ltd ウェハーの保護層用樹脂組成物及びダイシング方法
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
CN101676772A (zh) * 2008-09-19 2010-03-24 北京京东方光电科技有限公司 液晶显示器及其背光模组
JP2010099733A (ja) * 2008-10-27 2010-05-06 Disco Abrasive Syst Ltd レーザ加工装置
JP2010165963A (ja) 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP5218238B2 (ja) * 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US20120196444A1 (en) * 2009-08-11 2012-08-02 New South Innovations Pty Limited Method for the selective delivery of material to a substrate
JP2011124290A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置の製造方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR20120023258A (ko) 2010-09-01 2012-03-13 주식회사 이오테크닉스 웨이퍼 가공방법 및 웨이퍼 가공장치
US8835301B2 (en) * 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169444A (zh) * 2015-05-20 2016-11-30 英飞凌科技股份有限公司 分段式边缘保护屏蔽件
US10622218B2 (en) 2015-05-20 2020-04-14 Infineon Technologies Ag Segmented edge protection shield
CN106169444B (zh) * 2015-05-20 2020-10-27 英飞凌科技股份有限公司 分段式边缘保护屏蔽件
CN111033384A (zh) * 2017-07-31 2020-04-17 卡尔蔡司Smt有限责任公司 具有防止等离子体蚀刻效应的屏蔽件的euv辐射的光学布置
CN110408283A (zh) * 2019-07-08 2019-11-05 深圳泰研半导体装备有限公司 一种等离子切割晶圆用的保护溶液及其在加工晶圆中的应用方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法

Also Published As

Publication number Publication date
WO2014011373A1 (en) 2014-01-16
KR20200085947A (ko) 2020-07-15
KR20210083388A (ko) 2021-07-06
US20140017879A1 (en) 2014-01-16
KR20150029027A (ko) 2015-03-17
US9048309B2 (en) 2015-06-02
TW201403698A (zh) 2014-01-16
JP2015531994A (ja) 2015-11-05

Similar Documents

Publication Publication Date Title
CN104395988A (zh) 用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽
JP6642937B2 (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
JP6422484B2 (ja) ウエハの裏側及び表側からのウエハダイシング
US9177864B2 (en) Method of coating water soluble mask for laser scribing and plasma etch
TWI644350B (zh) 藉由雷射劃線及電漿蝕刻混合手段以寬切口進行晶圓分割
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
JP6620091B2 (ja) マスクレスハイブリッドレーザスクライビング及びプラズマエッチングウエハダイシング処理
CN103650115A (zh) 使用可水溶管芯附接膜的激光及等离子体蚀刻晶圆切割
TW201601205A (zh) 自單粒化晶粒側壁移除殘留物
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TW201405651A (zh) 運送切割晶圓的方法
CN104662653A (zh) 于薄膜框架晶圆应用中利用部分预固化uv离型切割胶带的激光与等离子体蚀刻的晶圆切割
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
JP2022511299A (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
TW201436019A (zh) 用於使用雷射劃線和電漿蝕刻的晶圓切割之水溶性膜與可ｕｖ固化膜之雜合遮罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150304