CN104269137A - 一种反相器、驱动电路和显示面板 - Google Patents

一种反相器、驱动电路和显示面板 Download PDF

Info

Publication number
CN104269137A
CN104269137A CN201410538426.2A CN201410538426A CN104269137A CN 104269137 A CN104269137 A CN 104269137A CN 201410538426 A CN201410538426 A CN 201410538426A CN 104269137 A CN104269137 A CN 104269137A
Authority
CN
China
Prior art keywords
transistor
signal
grid
phase inverter
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410538426.2A
Other languages
English (en)
Other versions
CN104269137B (zh
Inventor
钱栋
李玥
张通
王志良
罗丽媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma AM OLED Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410538426.2A priority Critical patent/CN104269137B/zh
Priority to US14/586,810 priority patent/US9584127B2/en
Publication of CN104269137A publication Critical patent/CN104269137A/zh
Priority to DE102015205993.6A priority patent/DE102015205993A1/de
Application granted granted Critical
Publication of CN104269137B publication Critical patent/CN104269137B/zh
Priority to US15/417,230 priority patent/US9734751B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本发明公开了一种反相器、驱动电路和显示面板，其中，所述反相器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容。本发明提供的技术方案，通过第二晶体管的栅极对其控制来实现阻止该第二晶体管反向导通以及通过第二电容来维持第五晶体管的栅极的电位，当第一时钟信号由高电平变成低电平(对应第一晶体管到第五晶体管均为NMOS管)或者由低电平变成高电平(对应第一晶体管到第五晶体管均为PMOS管)时，第五晶体管的栅极的电位可以保持稳定，这样可以使反相器的输出信号不受第一时钟信号变化的影响，从而可以使反相器产生稳定的输出信号，并进而可以使应用该反相器的显示面板达到更好的显示效果。

Description

一种反相器、驱动电路和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种反相器、驱动电路和显示面板。
背景技术
反相器对输入其的起始信号具有反向作用，也可以说，反相器的输出信号与起始信号互为反相信号。随着电子技术的发展，反相器的应用也越来越广泛，例如反相器可以应用在有机发光显示装置的发射驱动电路，为与发射驱动电路电连接的像素补偿电路提供相应的电位以使像素补偿电路完成节点初始化、阈值补偿和数据写入等。
图1a是现有技术的反相器的电路图。如图1a所示，反相器包括第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4以及电容C0，其中，第一晶体管P1到第四晶体管P4均为PMOS管；第一晶体管P1的栅极与用于接收起始信号的起始信号输入端IN0电连接、源极与用于接收第一电平信号的第一电平信号输入端VG1电连接，漏极通过电容C0与用于接收第一时钟信号的第一时钟信号输入端CK1电连接；第二晶体管P2的栅极与用于接收第二时钟信号的第二时钟信号输入端CK2电连接，源极分别与第一晶体管P1的漏极和第四晶体管P4的栅极电连接，漏极与用于接收第二电平信号的第二电平信号输入端VG2电连接；第三晶体管P3栅极与起始信号输入端IN0电连接，源极与第一电平信号输入端VG1电连接，漏极与用于产生输出信号的输出端OUT0电连接；第四晶体管P4的源极与输出端OUT0电连接，漏极与第二电平信号输入端VG2电连接。其中，第一电平信号为恒定的高电平信号，第二电平信号为恒定的低电平信号。
图1b是图1a中的反相器的各个信号的波形图。如图1b所示，SIN0代表初始信号，SCK1代表第一时钟信号，SCK2代表第二时钟信号，SOUT0代表输出信号。由于第一时钟信号SCK1由低电平变成高电平时，通过电容C0的自举效应(电容C0的电荷守恒)，会对第四晶体管P4的栅极的电位产生影响，并影响第四晶体管P4的导通情况，从而影响第二电平信号通过第四晶体管P4传输到输出端OUT，并对输出信号SOUT0的低电平的电平值产生影响，进而导致输出信号的不稳定。
发明内容
有鉴于此，本发明实施例提供一种反相器、驱动电路和显示面板，以解决现有技术中当第一时钟信号由低电平变成高电平时反相器的输出信号不稳定的技术问题。
第一方面，本发明实施例提供一种反相器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容；
所述第一晶体管的栅极电连接用于接收起始信号的起始信号输入端，源极电连接用于接收第一电平信号的第一电平信号输入端，漏极电连接所述第二晶体管的源极和所述第五晶体管的栅极；
所述第二晶体管的漏极通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端电连接；
所述第三晶体管的栅极电连接用于接收第二时钟信号的第二时钟信号输入端，源极电连接所述第二晶体管的漏极，漏极电连接用于接收第二电平信号的第二电平信号输入端；
所述第四晶体管的栅极电连接所述起始信号输入端，源极电连接所述第一电平信号输入端，漏极电连接用于产生输出信号的输出端；
所述第五晶体管的源极电连接所述输出端，漏极电连接所述第二电平信号输入端；
其中，所述第二晶体管通过其栅极的控制来阻止所述第二晶体管反向导通，所述第二电容用于维持所述第五晶体管的栅极的电位以及所述起始信号和所述输出信号互为反相信号。
第二方面，本发明实施例还提供一种驱动电路，包括上述第一方面所述的反相器。
第三方面，本发明实施例还提供一种显示面板，包括上述第二方面所述的驱动电路。
本发明实施例提供的反相器、驱动电路和显示面板，通过第二晶体管的栅极对该第二晶体管的控制来实现阻止其反向导通以及通过第二电容来维持第五晶体管的栅极的电位，当第一时钟信号由高电平变成低电平(对应第一晶体管到第五晶体管均为NMOS管)或者由低电平变成高电平(对应第一晶体管到第五晶体管均为PMOS管)时，第五晶体管的栅极的电位可以保持稳定，这样可以使反相器的输出信号不受第一时钟信号变化的影响，从而可以使反相器产生稳定的输出信号，并进而可以使应用该反相器的显示面板达到更好的显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1a是现有技术的反相器的电路图；
图1b是图1a中的反相器的各个信号的波形图；
图2a是本发明实施例二提供的一种反相器的电路图；
图2b是图2a中的反相器的各个信号的波形图；
图3a-图3c是图2b中各个阶段对应的电路图；
图4是本发明实施例二提供的另一种反相器的电路图；
图5a是本发明实施例三提供的一种反相器的电路图；
图5b是图5a中的反相器的各个信号的波形图；
图6a-图6c是图5b中各个阶段对应的电路图；
图7是本发明实施例三提供的另一种反相器的电路图；
图8是本发明实施例四提供的一种驱动电路的结构示意图；
图9a是本发明实施例五提供的一种显示面板的结构示意图；
图9b是本发明实施例五提供的一种第二基板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
本发明实施例一提供一种反相器，所述反相器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容；所述第一晶体管的栅极电连接用于接收起始信号的起始信号输入端，源极电连接用于接收第一电平信号的第一电平信号输入端，漏极电连接所述第二晶体管的源极和所述第五晶体管的栅极；所述第二晶体管的漏极通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端电连接；所述第三晶体管的栅极电连接用于接收第二时钟信号的第二时钟信号输入端，源极电连接所述第二晶体管的漏极，漏极电连接用于接收第二电平信号的第二电平信号输入端；所述第四晶体管的栅极电连接所述起始信号输入端，源极电连接所述第一电平信号输入端，漏极电连接用于产生输出信号的输出端；所述第五晶体管的源极电连接所述输出端，漏极电连接所述第二电平信号输入端；其中，所述第二晶体管通过其栅极的控制来阻止所述第二晶体管反向导通，所述第二电容用于维持所述第五晶体管的栅极的电位以及所述起始信号和所述输出信号互为反相信号。
本实施例的反相器所包括的各个晶体管和各个电容，在能够实现反相器功能的基础上，进一步地通过第二晶体管的栅极对其控制来实现阻止该第二晶体管反向导通以及通过第二电容来维持第五晶体管的栅极的电位，当第一时钟信号由高电平变成低电平(对应上述第一晶体管到第五晶体管均为NMOS管)或者由低电平变成高电平(对应上述第一晶体管到第五晶体管均为PMOS管)时，第五晶体管的栅极的电位可以保持稳定，这样可以使反相器的输出信号不受第一时钟信号变化的影响，从而可以使反相器产生稳定的输出信号。
在上述实施例一中，进一步地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为NMOS管或者PMOS管。在接下来的关于反相器的各个实施例中，以所有晶体管为PMOS管作为例子来进行说明。而对于所有晶体管为NMOS管的情况，将所有晶体管为PMOS管情况的各信号的高低电平进行互换即可得到。
在上述实施例一中，进一步地，所述起始信号、所述输出信号、所述第一时钟信号和所述第二时钟信号均为脉冲信号，其中，所述第一时钟信号和所述第二时钟信号互为反相信号。需要说明的是，起始信号、输出信号、第一时钟信号和第二时钟信号的高电平的电平值可以选10V，低电平的电平值可以选-5V，也可以根据晶体管的设计类型和实际需要进行设定。
在上述实施例一中，进一步地，所述第一电平信号和所述第二电平信号均为恒定信号。需要说明的是，当上述第一晶体管到第五晶体管均为PMOS管时，第一电平信号为高电平信号，电平值可以选为10V，第二电平信号为低电平信号，电平值可以选为-5V；当上述的第一晶体管到第五晶体管均为NMOS管时，第一电平信号为低电平信号，电平值可以选为-5V，第二电平信号为高电平信号，电平值可以选为10V。除此之外，也可以根据实际需要设定第一电平信号和第二电平信号的电平值。
基于上述原理，反相器的电路结构有多种具体的实现方式，例如第二晶体管的栅极电连接的位置和第二电容电连接的位置等，在能够实现反相器功能的情况下，当第一时钟信号由低电平变成高电平(下面以第一晶体管到第五晶体管均为PMOS管为例进行说明)时，只要输出信号不受第一时钟信号变化的影响并保持稳定即可，下面将就优选实施例进行详细说明。
实施例二
图2a是本发明实施例二提供的一种反相器的电路图。参见图2a，本发明实施例二的反相器包括：第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第四晶体管MP4、第五晶体管MP5、第一电容C1和第二电容C2；所述第一晶体管MP1的栅极电连接用于接收起始信号的起始信号输入端IN，源极电连接用于接收第一电平信号的第一电平信号输入端VGH，漏极电连接所述第二晶体管MP2的源极和所述第五晶体管MP5的栅极；所述第二晶体管MP2的栅极与其漏极电连接，漏极通过所述第一电容C1与用于接收第一时钟信号的第一时钟信号输入端CK电连接；所述第三晶体管MP3的栅极电连接用于接收第二时钟信号的第二时钟信号输入端CKB，源极电连接所述第二晶体管MP2的漏极，漏极电连接用于接收第二电平信号的第二电平信号输入端VGL；所述第四晶体管MP4的栅极电连接所述起始信号输入端IN，源极电连接所述第一电平信号输入端VGH，漏极电连接用于产生输出信号的输出端OUT；所述第五晶体管MP5的栅极通过所述第二电容C2与所述输出端OUT电连接，源极电连接所述输出端OUT，漏极电连接所述第二电平信号输入端VGL。
如上所述，本实施例在实施例一的基础上，将第二晶体管MP2的栅极与其漏极电连接形成二极管的方式来阻止其反向导通；将第五晶体管MP5的栅极通过第二电容C2与输出端OUT电连接来实现通过第二电容维持其栅极的电位。
图2b是图2a中的反相器的各个信号的波形图。如图2b所示，INS代表起始信号、CKS代表第一时钟信号、CKBS代表第二时钟信号、VGHS代表第一电平信号、VGLS代表第二电平信号以及OUTS代表输出信号。需要说明的是，在图2b中，第一电平信号VGHS为恒定的高电平信号，第二电平信号VGLS为恒定的低电平信号。
图3a-图3c是图2b中各个阶段对应的电路图。参见图2b和图3a-图3c，所述反相器的工作状态包括：
第一阶段T1，参见图3a，高电平的起始信号INS控制第一晶体管MP1和第四晶体管MP4关闭，低电平的第二时钟信号CKBS控制第三晶体管MP3开启，低电平的第二电平信号VGLS经第三晶体管MP3传输给第二晶体管MP2的栅极并控制其开启，然后再经第二晶体管MP2传输给第五晶体管MP5的栅极并控制其开启，第二电平信号VGLS经第五晶体管MP5传输到输出端OUT，作为该阶段的输出信号OUTS,且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
第二阶段T2，参见图3b，低电平的起始信号INS控制第一晶体管MP1和第四晶体管MP4开启，高电平的第一电平信号VGHS通过第一晶体管MP1传输给第五晶体管MP5的栅极并控制其关闭，高电平的第二时钟信号CKBS控制第三晶体管MP3关闭，同时第一电平信号VGHS通过第四晶体管MP4传输到输出端OUT，作为该阶段的输出信号OUTS，且该阶段的输入信号OUTS为高电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
需要说明的是，在第二阶段T2中，高电平的第二时钟信号CKBS控制第三晶体管MP3关闭，由于此阶段的第一时钟信号CKS为低电平，通过第一电容C1的自举效应(第一电容C1的电荷守恒)，第二晶体管MP2的栅极的电位会变低，使得第二晶体管MP2开启，高电平的第一电平信号VGHS通过第一晶体管MP1和第二晶体管MP2对第二晶体管MP2的栅极进行充电，使得第二晶体管MP2的栅极电位迅速达到第五晶体管MP5的栅极电压与第二晶体管MP2的阈值电压的绝对值之差时，第二晶体管MP2关闭，此时，第五晶体管MP5的栅极的电位仍为高电位。
第三阶段T3，参见图3a(此阶段的电路图与第一阶段T1的电路图相同)，高电平的起始信号INS控制第一晶体管MP1和第四晶体管MP4关闭，低电平的第二时钟信号CKBS控制第三晶体管MP3开启，低电平的第二电平信号VGLS经第三晶体管MP3传输给第二晶体管MP2的栅极并控制其开启，然后再经第二晶体管MP2传输给第五晶体管MP5的栅极并控制其开启，第二电平信号VGLS经第五晶体管MP5传输到输出端OUT，作为该阶段的输出信号OUTS，且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
需要说明的是，在第三阶段T3中，低电平的第二时钟信号CKBS控制第三晶体管MP3开启，第二晶体管MP2的栅极的电位会变低，当达到第二时钟信号CKBS的电平值与第三晶体管MP3的阈值电压的绝对值之和时，第三晶体管MP3关闭(由于第三晶体管MP3的源极与第二晶体管MP2的栅极电连接)。并且当输出信号OUTS由高电平变成低电平时，由于第二电容C2的自举效应，第五晶体管MP5的栅极的电位变得更低，这样可以保证第五晶体管MP5完全打开，输出端OUT能够完整地输出第二电平信号VGLS的低电平，因此，当第一时钟信号CKS低电平变成高电平时，第一时钟信号CKS不会对第五晶体管MP5的栅极的电位产生影响，从而不会影响输出端OUT产生的输出信号OUTS的电平值，进而可以得到稳定的输出信号OUTS。
第四阶段T4，参见图3c，高电平的起始信号INS控制第一晶体管MP1和第四晶体管MP4关闭，高电平的第二时钟信号CKBS控制第三晶体管MP3关闭，第一时钟信号CKS通过第一电容C1控制第二晶体管MP2的栅极的电位以使第二晶体管MP2开启，第二晶体管的栅极的电位通过第二晶体管MP2控制第五晶体管MP5的栅极电位以使第五晶体管MP5开启，第二电平信号VGLS经第五晶体管MP5传输到输出端OUT，作为该阶段的输出信号OUTS，且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
需要说明的是，在第四阶段T4中，高电平的起始信号INS控制第一晶体管MP1关闭，高电平的第二时钟信号CKBS控制第三晶体管MP3关闭，当第一时钟信号CKS由高电平变成低电平时，由于第一电容C1的自举效应，第二晶体管MP2的栅极的电位变得更低，使得第二晶体管MP2开启，并进一步使得第五晶体管MP5的栅极为低电位，第五晶体管MP5持续向输出端OUT传输第二电平信号VGLS的电平值，因此，当第一时钟信号CKS由高电平变成低电平时，不会影响输出端OUT的输出信号OUTS的电平值，进而可以得到稳定的输出信号OUTS。
如图2b可知，在相邻两个第二阶段T2之间，反相器的工作状态为第三阶段T3和第四阶段T4交替工作，由于本实施例的反相器在第三阶段T3和第四阶段T4中反相器的输出信号OUTS不受第一时钟信号CKS变化的影响，因此，本实施例的反相器可以得到稳定的输出信号OUTS。
此外，图2a仅是关于第五晶体管的栅极与第二电容电连接的一个具体的示例，在另一个具体示例中，参见图4，第五晶体管MP5的栅极通过第二电容C2与第一电平信号输入端VGH电连接。该反相器的工作状态与图2a所示的反相器的工作状态相同，但是与图2a所述的反相器相比，在第三阶段T3内，第五晶体管MP5的栅极的电位不会因输出信号OUTS由高电平变成低电平而变得更低。
实施例三
本发明图5a是本发明实施例三提供的一种反相器的电路图。参见图5a，本发明实施例三的反相器包括：第一晶体管MP1、第二晶体管MP2、第三晶体管MP3、第四晶体管MP4、第五晶体管MP5、第一电容C1和第二电容C2；所述第一晶体管MP1的栅极电连接用于接收起始信号的起始信号输入端IN，源极电连接用于接收第一电平信号的第一电平信号输入端VGH，漏极电连接所述第二晶体管MP2的源极和所述第五晶体管MP5的栅极；所述第二晶体管MP2的栅极与所述第二电平信号输入端VGLS电连接，漏极通过所述第一电容C1与用于接收第一时钟信号的第一时钟信号输入端CK电连接；所述第三晶体管MP3的栅极电连接用于接收第二时钟信号的第二时钟信号输入端CKB，源极电连接所述第二晶体管MP2的漏极，漏极电连接用于接收第二电平信号的第二电平信号输入端VGL；所述第四晶体管MP4的栅极电连接所述起始信号输入端IN，源极电连接所述第一电平信号输入端VGH，漏极电连接用于产生输出信号的输出端OUT；所述第五晶体管MP5的栅极通过所述第二电容C2与所述输出端OUT电连接，源极电连接所述输出端OUT，漏极电连接所述第二电平信号输入端VGL。
参见图5a，本实施例在实施例一的基础上，将第二晶体管MP2的栅极与所述第二电平信号输入端VGLS电连接，使得第二晶体管MP2处于持续导通状态，从而可以阻止第二晶体管MP2的反向导通；将第五晶体管MP5的栅极通过第二电容C2与输出端OUT电连接来实现通过第二电容维持其栅极的电位。
图5b是图5a中的反相器的各个信号的波形图。如图5b所示，INS代表起始信号、CKS代表第一时钟信号、CKBS代表第二时钟信号、VGHS代表第一电平信号、VGLS代表第二电平信号以及OUTS代表输出信号。需要说明的是，在图5b中，第一电平信号VGHS为恒定的高电平信号，第二电平信号VGLS为恒定的低电平信号。
图6a-图6c是图5b中各个阶段对应的电路图。参见图5b和图6a-图6c，所述反相器的工作状态包括：
第一阶段T1，参见图6a，高电平的起始信号INS控制所述第一晶体管MP1和所述第四晶体管MP4关闭，低电平的第二时钟信号CKBS控制所述第三晶体管MP3开启，低电平的第二电平信号VGLS控制所述第二晶体管MP2开启，所述第二电平信号VGLS依次经所述第三晶体管MP3和所述第二晶体管MP2传输给所述第五晶体管MP5的栅极并控制其开启，所述第二电平信号VGLS经所述第五晶体管MP5传输到所述输出端OUT，作为该阶段的输出信号OUTS,且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
第二阶段T2，参见图6b，低电平的起始信号INS控制所述第一晶体管MP1和所述第四晶体管MP4开启，高电平的第一电平信号VGHS通过所述第一晶体管MP1传输给所述第五晶体管MP5的栅极并控制其关闭，低电平的第二电平信号VGLS继续控制所述第二晶体管MP2开启，高电平的第二时钟信号CKBS控制所述第三晶体管MP3关闭，同时所述第一电平信号VGHS通过所述第四晶体管MP4传输到所述输出端OUT，作为该阶段的输出信号OUTS,且该阶段的输入信号OUTS为高电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
第三阶段T3，参见图6a(此阶段的电路图与第一阶段T1的电路图相同)，高电平的起始信号INS控制所述第一晶体管MP1和所述第四晶体管MP4关闭，低电平的第二时钟信号CKBS控制所述第三晶体管MP3开启，低电平的第二电平信号VGLS继续控制所述第二晶体管T2开启，所述第二电平信号VGLS依次经所述第三晶体管MP3和所述第二晶体管MP2传输给所述第五晶体管MP5的栅极并控制其开启，所述第二电平信号VGLS经所述第五晶体管MP5传输到所述输出端OUT，作为该阶段的输出信号OUTS，且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
需要说明的是，在第三阶段T3中，低电平的第二时钟信号CKBS控制第三晶体管MP3开启，低电平的第二电平信号VGLS依次经第三晶体管MP3和第二晶体管MP2传输到第五晶体管MP5的栅极。并且当输出信号OUTS由高电平变成低电平时，由于第二电容C2的自举效应，第五晶体管MP5的栅极的电位变得更低，这样可以保证第五晶体管MP5完全打开，输出端OUT能够完整地输出第二电平信号VGLS的低电平，因此，当第一时钟信号CKS低电平变成高电平时，第一时钟信号CKS不会对第五晶体管MP5的栅极的电位产生影响，从而不会影响输出端OUT产生的输出信号OUTS的电平值，进而可以得到稳定的输出信号OUTS。
第四阶段T4，参见图6c，高电平的起始信号INS控制所述第一晶体管MP1和所述第四晶体管MP4关闭，高电平的第二时钟信号CKBS控制所述第三晶体管MP3关闭，低电平的第二电平信号VGLS继续控制所述第二晶体管T2开启，低电平的第一时钟信号CKS通过所述第一电容C1控制所述第二晶体管MP2的漏极的电位，所述第二晶体管MP2的漏极的电位通过所述第二晶体管MP2控制所述第五晶体管MP5的栅极电位以使所述第五晶体管MP5开启，所述第二电平信号VGL经所述第五晶体管MP5传输到所述输出端OUT，作为该阶段的输出信号OUTS，且该阶段的输入信号OUTS为低电平，是起始信号INS的反相信号，因此，该阶段实现了反相器的功能。
需要说明的是，在第四阶段T4中，高电平的起始信号INS控制第一晶体管MP1关闭，高电平的第二时钟信号CKBS控制第三晶体管MP3关闭，当第一时钟信号CKS由高电平变成低电平时，由于第一电容C1的自举效应，第二晶体管MP2的漏极的电位变得更低，通过开启的第二晶体管MP2，进一步使得第五晶体管MP5的栅极为低电位，第五晶体管MP5持续向输出端OUT传输第二电平信号VGLS的电平值，因此，当第一时钟信号CKS由高电平变成低电平时，不会影响输出端OUT的输出信号OUTS的电平值，进而可以得到稳定的输出信号OUTS。
如图5b可知，在相邻两个第二阶段T2之间，反相器的工作状态为第三阶段T3和第四阶段T4交替工作，由于本实施例的反相器在第三阶段T3和第四阶段T4中反相器的输出信号OUTS不受第一时钟信号CKS变化的影响，因此，本实施例的反相器可以得到稳定的输出信号OUTS。
此外，图5a仅是关于第五晶体管的栅极与第二电容电连接的一个具体的示例，在另一个具体示例中，参见图7，第五晶体管MP5的栅极通过第二电容C2与第一电平信号输入端VGH电连接。该反相器的工作状态与图5a所示的反相器的工作状态相同，但是与图5a所述的反相器相比，在第三阶段T3内，第五晶体管MP5的栅极的电位不会因输出信号OUTS由高电平变成低电平而变得更低。
实施例四
本发明实施例四提供一种驱动电路。图8是本发明实施例四提供的一种驱动电路的结构示意图。参见图8，所述驱动电路可以包括：n级移位寄存器和n个反相器，其中，n为大于1的整数；n级移位寄存器包括第一级移位寄存器到第n级移位寄存器(分别与SR1-SRn对应)，n个反相器包括第一反相器到第n反相器(分别与SF1-SFn对应)；每一级移位寄存器各有一个输入端(分别为RIN1-RINn)和一个输出端(分别为ROUT1-ROUTn)，每一个反相器各有一个输入端(分别为FIN1-FINn)和一个输出端(分别为FOUT1-FOUTn)；第一级移位寄存器SR1的输入端RIN1作为驱动电路的输入端，从第二级移位寄存器SR2开始，每一级移位寄存器的输入端与其前一级的移位寄存器的输出端电连接，并且每i级移位寄存器的输出端ROUTi与第i个反相器的输入端FINi电连接，其中，1≤i≤n，各个反相器的输出端作为驱动电路相应的输出端，各个反相器对与其电连接的移位寄存器的输出信号进行反相处理，必将所得到的反相信号作为驱动电路的输出信号。其中，本实施例中的n个反相器为上述实施例一到实施例三中各个实施例所述的反相器。
本发明实施例四提供的驱动电路，采用了输出信号稳定的反相器，因此，所述驱动电路可以输出稳定的输出信号。
实施例五
本发明实施例五提供一种显示面板。图9a是本发明实施例五提供的一种显示面板的结构示意图。参见图9a，本实施例中的显示面板包括：第一基板11和与第一基板11相对设置的第二基板12，其中，所述第一基板11可以为彩膜基板、封装玻璃(Cover Glass)或者盖板玻璃(Cover Lens)等，所述第二基板12可以为像素阵列基板。
图9b是本发明实施例五提供的一种第二基板的结构示意图。参见图9b，第二基板为像素阵列基板时，可以包括：扫描驱动电路121、数据驱动电路122、发射驱动电路123、m条扫描线(S1、S2……、Sm)、k条数据线(D1、D2……、Dk)、m条发射驱动线(E1、E2、……、Em)以及多个像素124；其中，本实施例中的发射驱动电路123为上述实施例四所述的驱动电路，在本实施例中不再赘述。
具体地，本实施例中的扫描驱动电路121，用于向各条扫描线(S1、S2……、Sn)提供扫描信号；数据驱动电路122，用于向各条数据线(D1、D2……、Dm)提供数据信号；发射驱动电路123，用于向各条发射驱动线(E1、E2、……、Em)提供发射驱动信号，以使像素124中的像素补偿电路完成节点初始化、阈值补偿和数据写入等；像素124分别设置在扫描线和数据线交叉形成的区域中。
本发明实施例五提供的显示面板，通过在显示面板的第二基板中采用输出信号稳定的发射驱动电路，可以使第二基板中的像素能够稳定地工作，从而可以使相应的显示面板达到更好的显示效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种反相器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容；
所述第一晶体管的栅极电连接用于接收起始信号的起始信号输入端，源极电连接用于接收第一电平信号的第一电平信号输入端，漏极电连接所述第二晶体管的源极和所述第五晶体管的栅极；
所述第二晶体管的漏极通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端电连接；
所述第三晶体管的栅极电连接用于接收第二时钟信号的第二时钟信号输入端，源极电连接所述第二晶体管的漏极，漏极电连接用于接收第二电平信号的第二电平信号输入端；
所述第四晶体管的栅极电连接所述起始信号输入端，源极电连接所述第一电平信号输入端，漏极电连接用于产生输出信号的输出端；
所述第五晶体管的源极电连接所述输出端，漏极电连接所述第二电平信号输入端；
其中，所述第二晶体管通过其栅极的控制来阻止所述第二晶体管反向导通，所述第二电容用于维持所述第五晶体管的栅极的电位以及所述起始信号和所述输出信号互为反相信号。
2.根据权利要求1所述的反相器，其特征在于，所述第五晶体管的栅极通过所述第二电容与所述输出端电连接；或者
所述第五晶体管的栅极通过所述第二电容与所述第一电平信号输入端电连接。
3.根据权利要求2所述的反相器，其特征在于，所述第二晶体管的栅极与其漏极电连接。
4.根据权利要求3所述的反相器，其特征在于，所述反相器的工作状态包括：
第一阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号经所述第三晶体管传输给所述第二晶体管的栅极并控制其开启，然后再经所述第二晶体管传输给所述第五晶体管的栅极并控制其开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号；
第二阶段，所述起始信号控制所述第一晶体管和所述第四晶体管开启，所述第一电平信号通过所述第一晶体管传输给所述第五晶体管的栅极并控制其关闭，所述第二时钟信号控制所述第三晶体管关闭，同时所述第一电平信号通过所述第四晶体管传输到所述输出端，作为该阶段的输出信号；
第三阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号经所述第三晶体管传输给所述第二晶体管的栅极并控制其开启，然后再经所述第二晶体管传输给所述第五晶体管的栅极并控制其开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号；
第四阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管关闭，所述第一时钟信号通过所述第一电容控制所述第二晶体管的栅极的电位以使所述第二晶体管开启，所述第二晶体管的栅极的电位通过所述第二晶体管控制所述第五晶体管的栅极电位以使所述第五晶体管开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号。
5.根据权利要求2所述的反相器，其特征在于，所述第二晶体管的栅极与所述第二电平信号输入端电连接。
6.根据权利要求5所述的反相器，其特征在于，所述反相器的工作状态包括：
第一阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号控制所述第二晶体管开启，所述第二电平信号依次经所述第三晶体管和所述第二晶体管传输给所述第五晶体管的栅极并控制其开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号；
第二阶段，所述起始信号控制所述第一晶体管和所述第四晶体管开启，所述第一电平信号通过所述第一晶体管传输给所述第五晶体管的栅极并控制其关闭，所述第二电平信号继续控制所述第二晶体管开启，所述第二时钟信号控制所述第三晶体管关闭，同时所述第一电平信号通过所述第四晶体管传输到所述输出端，作为该阶段的输出信号；
第三阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号继续控制所述第二晶体管开启，所述第二电平信号依次经所述第三晶体管和所述第二晶体管传输给所述第五晶体管的栅极并控制其开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号；
第四阶段，所述起始信号控制所述第一晶体管和所述第四晶体管关闭，所述第二时钟信号控制所述第三晶体管关闭，所述第二电平信号继续控制所述第二晶体管开启，所述第一时钟信号通过所述第一电容控制所述第二晶体管的漏极的电位，所述第二晶体管的漏极的电位通过所述第二晶体管控制所述第五晶体管的栅极电位以使所述第五晶体管开启，所述第二电平信号经所述第五晶体管传输到所述输出端，作为该阶段的输出信号。
7.根据权利要求1所述的反相器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为NMOS管或者PMOS管。
8.根据权利要求1所述的反相器，其特征在于，所述起始信号、所述输出信号、所述第一时钟信号和所述第二时钟信号均为脉冲信号，其中，所述第一时钟信号和所述第二时钟信号互为反相信号。
9.根据权利要求1所述的反相器，其特征在于，所述第一电平信号和所述第二电平信号均为恒定信号。
10.一种驱动电路，其特征在于，包括如权利要求1-9中任一项所述的反相器。
11.一种显示面板，其特征在于，包括如权利要求10所述的驱动电路。
CN201410538426.2A 2014-10-13 2014-10-13 一种反相器、驱动电路和显示面板 Active CN104269137B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410538426.2A CN104269137B (zh) 2014-10-13 2014-10-13 一种反相器、驱动电路和显示面板
US14/586,810 US9584127B2 (en) 2014-10-13 2014-12-30 Inverter, driving circuit and display panel
DE102015205993.6A DE102015205993A1 (de) 2014-10-13 2015-04-02 Inverter, Steuerkreis und Anzeigefeld
US15/417,230 US9734751B2 (en) 2014-10-13 2017-01-27 Inverter, driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410538426.2A CN104269137B (zh) 2014-10-13 2014-10-13 一种反相器、驱动电路和显示面板

Publications (2)

Publication Number Publication Date
CN104269137A true CN104269137A (zh) 2015-01-07
CN104269137B CN104269137B (zh) 2016-08-24

Family

ID=52160653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410538426.2A Active CN104269137B (zh) 2014-10-13 2014-10-13 一种反相器、驱动电路和显示面板

Country Status (3)

Country Link
US (1) US9584127B2 (zh)
CN (1) CN104269137B (zh)
DE (1) DE102015205993A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809979A (zh) * 2015-05-26 2015-07-29 京东方科技集团股份有限公司 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN105047118A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 反转电路及其驱动方法、触控显示面板和触控显示装置
CN106328055A (zh) * 2016-10-25 2017-01-11 上海天马微电子有限公司 一种反相器、显示驱动电路和显示面板
CN106952614A (zh) * 2017-03-20 2017-07-14 昆山国显光电有限公司 驱动电路、阵列基板、显示屏及其初始化方法
CN105405383B (zh) * 2015-12-25 2017-12-29 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及其驱动方法、显示装置
WO2018157589A1 (zh) * 2017-02-28 2018-09-07 京东方科技集团股份有限公司 反相控制电路、其驱动方法、显示面板及显示装置
CN109148548A (zh) * 2018-09-28 2019-01-04 昆山国显光电有限公司 阵列基板及显示面板
CN111613171A (zh) * 2020-06-23 2020-09-01 京东方科技集团股份有限公司 信号选择电路和显示装置
CN112785959A (zh) * 2021-02-05 2021-05-11 厦门天马微电子有限公司 反相器及其驱动方法、驱动电路和显示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835531B (zh) * 2015-05-21 2018-06-15 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104978922B (zh) * 2015-07-29 2017-07-18 京东方科技集团股份有限公司 移位寄存器、显示装置及移位寄存器驱动方法
CN106057143A (zh) * 2016-05-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器及其操作方法、栅极驱动电路和显示装置
CN107784977B (zh) * 2017-12-11 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278650A1 (en) * 2007-04-16 2008-11-13 Hisayoshi Kajiwara Display device
CN102110415A (zh) * 2009-12-25 2011-06-29 索尼公司 驱动电路和显示设备
US20110234567A1 (en) * 2009-12-25 2011-09-29 Sony Corporation Drive circuit and display device
CN102467890A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
CN102646387A (zh) * 2011-05-19 2012-08-22 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
CN102654978A (zh) * 2011-03-04 2012-09-05 索尼公司 反相器电路和显示单元
CN103268749A (zh) * 2012-11-21 2013-08-28 上海天马微电子有限公司 一种反相器、amoled补偿电路和显示面板
US20140183524A1 (en) * 2012-12-28 2014-07-03 Lg Display Co., Ltd. Inverter and driving circuit and display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309922B (en) * 2006-02-14 2009-05-11 Au Optronics Corp Bootstrap inverter circuit
KR20080114365A (ko) 2007-06-27 2008-12-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR20120091880A (ko) 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278650A1 (en) * 2007-04-16 2008-11-13 Hisayoshi Kajiwara Display device
CN102110415A (zh) * 2009-12-25 2011-06-29 索尼公司 驱动电路和显示设备
US20110234567A1 (en) * 2009-12-25 2011-09-29 Sony Corporation Drive circuit and display device
CN102467890A (zh) * 2010-10-29 2012-05-23 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
CN102654978A (zh) * 2011-03-04 2012-09-05 索尼公司 反相器电路和显示单元
CN102646387A (zh) * 2011-05-19 2012-08-22 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
CN103268749A (zh) * 2012-11-21 2013-08-28 上海天马微电子有限公司 一种反相器、amoled补偿电路和显示面板
US20140183524A1 (en) * 2012-12-28 2014-07-03 Lg Display Co., Ltd. Inverter and driving circuit and display device including the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809979B (zh) * 2015-05-26 2017-07-18 京东方科技集团股份有限公司 一种反相器及驱动方法、goa单元、goa电路和显示装置
US10210944B2 (en) 2015-05-26 2019-02-19 Boe Technology Group Co., Ltd. Inverter and method for driving the inverter, gate on array unit and gate on array circuit
CN104809979A (zh) * 2015-05-26 2015-07-29 京东方科技集团股份有限公司 一种反相器及驱动方法、goa单元、goa电路和显示装置
US10095355B2 (en) 2015-09-18 2018-10-09 Boe Technology Group Co., Ltd. Inverting circuit, driving method thereof, touch display panel and touch display device
CN105047118A (zh) * 2015-09-18 2015-11-11 京东方科技集团股份有限公司 反转电路及其驱动方法、触控显示面板和触控显示装置
CN105405383B (zh) * 2015-12-25 2017-12-29 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及其驱动方法、显示装置
CN106328055A (zh) * 2016-10-25 2017-01-11 上海天马微电子有限公司 一种反相器、显示驱动电路和显示面板
CN106328055B (zh) * 2016-10-25 2018-08-14 广东聚华印刷显示技术有限公司 一种反相器、显示驱动电路和显示面板
WO2018157589A1 (zh) * 2017-02-28 2018-09-07 京东方科技集团股份有限公司 反相控制电路、其驱动方法、显示面板及显示装置
CN106952614A (zh) * 2017-03-20 2017-07-14 昆山国显光电有限公司 驱动电路、阵列基板、显示屏及其初始化方法
CN109148548A (zh) * 2018-09-28 2019-01-04 昆山国显光电有限公司 阵列基板及显示面板
WO2020062808A1 (zh) * 2018-09-28 2020-04-02 昆山国显光电有限公司 阵列基板及其驱动方法、显示面板
CN109148548B (zh) * 2018-09-28 2020-05-19 昆山国显光电有限公司 阵列基板及显示面板
US11056061B2 (en) 2018-09-28 2021-07-06 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Array substrates and driving methods thereof, and display panels
CN111613171A (zh) * 2020-06-23 2020-09-01 京东方科技集团股份有限公司 信号选择电路和显示装置
CN111613171B (zh) * 2020-06-23 2023-11-21 京东方科技集团股份有限公司 信号选择电路和显示装置
CN112785959A (zh) * 2021-02-05 2021-05-11 厦门天马微电子有限公司 反相器及其驱动方法、驱动电路和显示面板
CN112785959B (zh) * 2021-02-05 2024-05-10 厦门天马微电子有限公司 反相器及其驱动方法、驱动电路和显示面板

Also Published As

Publication number Publication date
US20160105184A1 (en) 2016-04-14
DE102015205993A1 (de) 2016-04-14
CN104269137B (zh) 2016-08-24
US9584127B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN104269137A (zh) 一种反相器、驱动电路和显示面板
CN106601190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN109935209B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104282269B (zh) 一种显示电路及其驱动方法和显示装置
CN106486065A (zh) 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN103730089B (zh) 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN104282270B (zh) 栅极驱动电路、显示电路及驱动方法和显示装置
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN105632561B (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
US11011117B2 (en) Shift register, drive method thereof, drive control circuit, and display apparatus
CN108597438A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
CN105336291A (zh) 移位寄存器单元及其驱动方法与显示装置
JP6009153B2 (ja) 表示装置
CN105096803A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20170301407A1 (en) Shift register unit and method for driving the same, gate drive circuit and display device
CN104992660A (zh) 驱动电路
CN109036250A (zh) 显示基板、显示面板及驱动方法、显示装置
CN105575315A (zh) 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN104517571A (zh) 反相器及驱动电路、显示面板、显示装置
US20180218685A1 (en) Goa circuit
CN103956133A (zh) 移位暂存电路及移位暂存器
CN106057117B (zh) 移位寄存单元、移位寄存器及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211101

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

Patentee before: Tianma Micro-Electronics Co.,Ltd.

TR01 Transfer of patent right