CN103926770B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN103926770B
CN103926770B CN201410005396.9A CN201410005396A CN103926770B CN 103926770 B CN103926770 B CN 103926770B CN 201410005396 A CN201410005396 A CN 201410005396A CN 103926770 B CN103926770 B CN 103926770B
Authority
CN
China
Prior art keywords
contact hole
passivation layer
electrode
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410005396.9A
Other languages
English (en)
Other versions
CN103926770A (zh
Inventor
朴廷敏
金智贤
李政洙
朴成均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103926770A publication Critical patent/CN103926770A/zh
Application granted granted Critical
Publication of CN103926770B publication Critical patent/CN103926770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管阵列面板及其制造方法。代替在薄膜晶体管阵列面板的非成像的***区域（PA）和成像的显示区域（DA）二者中以相同的方式形成接触孔，DA中的接触孔形成为实质上小于PA中的接触孔，由此改善相应的显示装置的开口率。在示例性实施方式中，无机栅极绝缘层在DA中没有被蚀刻而是在位于DA中的无机绝缘层当中只有无机第一钝化层被蚀刻以允许漏电极与相应的场产生电极之间的连接。另一方面，在***区域中，位于栅极线和数据线上的多个无机绝缘层诸如栅极绝缘层、第一钝化层和第二钝化层被同时蚀刻以形成分别暴露栅极焊盘和数据焊盘的第二接触孔和第三接触孔。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明公开涉及薄膜晶体管阵列面板及其制造方法。
背景技术
现在，液晶显示器作为一种薄板显示器（例如，平板或弯曲板）被广泛使用。典型的液晶显示器（LCD）具有两个间隔开的面板，在所述面板上设置电场产生电极，诸如在一个面板上的像素电极和设置在另一面板上的公共电极。液晶材料层插置在面板之间。液晶显示器被驱动以将电压施加在场产生电极上，从而产生延伸到液晶层中或延伸穿过液晶层的相应电场。于是，这些决定了液晶层的液晶分子的配向，因而决定了施加到透过的光的偏振效应，由此形成图像以显示给察觉电场调制的光的使用者。
在不同种类的液晶显示器当中，存在一类液晶显示器，其中产生液晶层的电场的相对场产生电极形成在同一薄膜晶体管阵列面板上。
当两个场产生电极形成在薄膜晶体管阵列面板上时，相对大量的绝缘层典型地设置在薄膜晶体管和场产生电极之间。当接触孔被形成用于电连接薄膜晶体管与相应的场产生电极时，接触孔典型地延伸穿过相对大量的绝缘层，因此，由于蚀刻穿过如此多绝缘层并且尤其由于蚀刻穿过多个相对硬的绝缘层的工艺而使接触孔的宽度变大。
当接触孔的宽度以这种方式变大时，它们占去了分配给每个像素单元的有限表面面积，而使用薄膜晶体管阵列面板的液晶显示器的开口率会因此劣化。
同时，在栅极线和漏电极二者均存在的区域中形成漏极接触孔时，在蚀刻穿过栅极绝缘层并且一起穿过钝化层的情形下，当所形成的漏极接触孔与相应的薄膜晶体管（TFT）的栅极线部分地交叠时，可能产生漏电极和栅极线的短路，由此导致短路缺陷。
应理解，此技术背景部分旨在提供对于理解此处公开的技术的有用背景，因而，技术背景部分可以包括在此处公开的内容的相应发明日期之前不是所属领域的技术人员已知或已了解的部分的思想、概念或认识。
发明内容
本发明公开提供一种在显示装置中使用的薄膜晶体管阵列面板及其制造方法，其提供用于使显示区域（DA）中的接触孔的宽度与***区域（PA）中形成的相对接触孔的宽度相比减小。更具体地，代替在薄膜晶体管阵列面板的非成像的***区域（PA）和成像的显示区域（DA）二者中以相同的方式形成接触孔，DA中的接触孔通过蚀刻穿过更少量的绝缘层而形成，使得DA的接触孔实质上小于PA中的接触孔，其中PA中的接触孔通过蚀刻穿过更大量的绝缘层而形成。DA中的尺寸减小的接触孔改善了相应的显示装置的开口率。
根据示例性实施方式的薄膜晶体管阵列面板包括：基板，包括显示区域和邻近显示区域的***区域；位于基板的显示区域中的栅极线和位于基板的***区域中的栅极焊盘；栅极绝缘层，位于栅极线和栅极焊盘上；位于基板的显示区域中的数据线和漏电极以及位于基板的***区域中在栅极绝缘层上的数据焊盘；第一钝化层，具有暴露漏电极的第一接触孔；第一场产生电极，通过第一钝化层的第一接触孔连接到漏电极；第二钝化层，位于第一场产生电极上；以及第二场产生电极，位于第二钝化层上，其中位于第一接触孔中的第一场产生电极被第二钝化层覆盖，位于***区域中的栅极绝缘层、第一钝化层和第二钝化层具有暴露栅极焊盘的第二接触孔，位于***区域中的第一钝化层和第二钝化层具有暴露数据焊盘的第三接触孔。
薄膜晶体管阵列面板还可以包括位于第一钝化层和第二钝化层之间的有机层。
有机层可以包括一个或多个滤色器。
有机层可以位于显示区域中而不延伸到***区域中。
有机层可以位于显示区域和***区域二者中，但是有机层的位于***区域中的一部分的厚度比有机层的位于显示区域中的一部分的厚度薄。
第一场产生电极和第二场产生电极的其中一个可以具有多个间隔开的分支电极。
第一接触孔可以与栅极线的没有与漏电极交叠的一部分交叠，栅极线的与第一接触孔交叠的一部分可以被栅极绝缘层覆盖。
一种根据示例性实施方式的薄膜晶体管阵列面板的制造方法包括：提供具有***区域和显示区域的基板；在基板的显示区域中形成栅极线以及在基板的***区域中形成栅极焊盘；在栅极线和栅极焊盘上形成栅极绝缘层；在基板的显示区域中形成数据线和漏电极以及在基板的***区域中形成数据焊盘；在基板的***区域和显示区域中沉积第一钝化层；蚀刻第一钝化层以形成暴露漏电极的一部分的第一接触孔；形成通过第一接触孔连接至漏电极的第一场产生电极；在第一场产生电极上沉积第二钝化层；蚀刻位于***区域中的栅极绝缘层、第一钝化层和第二钝化层以形成暴露栅极焊盘的第二接触孔，以及蚀刻第一钝化层和第二钝化层以形成暴露数据焊盘的第三接触孔；以及在第二钝化层上形成第二场产生电极。
穿过第一钝化层暴露漏电极的第一接触孔的形成可以包括：在第一钝化层上形成具有开口的有机层，以及通过使用该有机层作为蚀刻掩模蚀刻第一钝化层。
在第一钝化层中暴露漏电极的第一接触孔的形成可以包括：在蚀刻第一钝化层之后，化学机械抛光（CMP）有机层以平坦化有机层。
在第一钝化层中暴露漏电极的第一接触孔的形成可以包括：在第一钝化层上形成有机层，在有机层上形成光敏膜图案，以及通过使用光敏膜图案作为蚀刻掩模蚀刻第一钝化层。
在第一钝化层中暴露漏电极的第一接触孔的形成可以包括：在蚀刻第一钝化层之后，去除光敏膜图案。
有机层的形成可以包括：在第一钝化层上形成一个或多个不同着色的滤色器。
有机层可以仅形成在显示区域中而不形成在***区域中。
位于***区域中的有机层的厚度可以比位于显示区域中的有机层的厚度薄。
在根据示例性实施方式的薄膜晶体管阵列面板中，栅极绝缘层没有在显示区域中形成接触孔的位置处被蚀刻穿过。代替地，显示区域的所形成的绝缘层当中只有位于漏电极与场产生电极之间的第一钝化层被蚀刻，并且在形成第一接触孔以连接场产生电极和薄膜晶体管的漏电极之后，在***区域中，位于栅极线和数据线上的绝缘层诸如栅极绝缘层、第一钝化层和第二钝化层被同时蚀刻以形成暴露栅极焊盘和数据焊盘的第二接触孔和第三接触孔，由此防止在显示区域中形成的第一接触孔的宽度的扩大。
此外，在显示区域中形成第一接触孔和第一场产生电极时，即使第一接触孔与栅极线的至少一部分交叠，栅极绝缘层也没有被蚀刻，栅极绝缘层位于栅极线上，由此在第一场产生电极的材料被沉积在第一接触孔中时漏电极与栅极线之间的短路被防止。
附图说明
图1是根据本发明公开的示例性实施方式的薄膜晶体管阵列面板的俯视平面布局图。
图2是图1的薄膜晶体管阵列面板的沿着线II-II截取的截面图。
图3是图1的薄膜晶体管阵列面板的沿着线III-III截取的截面图。
图4是图1的薄膜晶体管阵列面板的沿着线IV-IV截取的截面图。
图5是图1的薄膜晶体管阵列面板的沿着线V-V截取的截面图。
图6是根据另一示例性实施方式的薄膜晶体管阵列面板的布局图。
图7是图6的薄膜晶体管阵列面板的沿着线VII-VII截取的截面图。
图8至图11是顺序地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
图12A和图12B是顺序地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线III-III截取的截面图。
图13至图16以及图17至图20是部分地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
图21至图24是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
图25A至图25C是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线III-III截取的截面图。
图26至图29以及图30至图33是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
具体实施方式
在下文中将参考附图更全面地描述本发明公开，在附图中显示了示例性实施方式。如本领域技术人员在理解本公开之后能够了解的，所描述的实施方式可以以各种不同的方式修改，所有修改都不脱离本教导的精神或范围。
在图中，为了清晰，夸大了层、膜、面板、区域等的厚度。相同的附图标记在整个说明书中表示相同的元件。将理解，当元件诸如层、膜、区域或基板被称为在另一元件“上”时，它能直接在所述另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
在下文中，参考附图，将描述示例性实施方式。
首先，将参考图1至图5描述根据第一示例性实施方式的薄膜晶体管阵列面板。图1是根据所描述的第一示例性实施方式的薄膜晶体管阵列面板的布局图。图2是沿着线II-II截取的截面图。图3是沿着线III-III截取的截面图。图4是沿着线IV-IV截取的截面图。图5是沿着线V-V截取的截面图。
参考图1至图5，包括多条栅极线121的多个栅极信号导体形成在透明绝缘基板110上。
每条栅极线121包括相对于图1的框架向下和向上突出（从其分支）的多个栅电极124。在端子端部处，宽栅极焊盘129设置为与另一层和外部驱动电路连接。栅极线121延伸穿过显示装置的图像显示区域（DA），栅极焊盘129位于显示区域附近的非显示***区域（PA）中。用于产生栅极信号的栅极驱动电路（未示出）可以安装在附接于基板110的柔性印制电路膜（未示出）上或可以直接安装在基板110上。
当栅极线121、栅电极124和栅极焊盘129此处被总称为栅极信号导体时，这样的栅极信号导体121/124/129可以由单一的导电层形成或可以形成为具有两个或更多导电层的多层设置。
由硅氮化物（SiNx）、硅氧化物（SiOx）或类似物（SiOxNy）制成的栅极绝缘层140形成在栅极导体121/124/129上。
优选地由氢化非晶硅（简称为a-Si）或结晶化的硅制成的多个半导体岛151形成在栅极绝缘层140上。多个半导体岛151包括从其朝向栅电极124延伸的相应的多个突起154。
多个欧姆接触161、163和165形成在半导体岛151和154上。
在半导体岛151的突起154上，欧姆接触161、163和165中的欧姆接触163和165设置成一对。
半导体岛151和154可以由半导体氧化物形成，在此情形下，欧姆接触161、163和165可以被省略。
包括多条数据线171和多个漏电极175的数据信号导体形成在欧姆接触161、163和165上。
数据线171传递数据信号并且主要在纵向方向上延伸以与垂直地延伸的栅极线121交叉。每条数据线171包括朝向栅电极124延伸的多个源电极173和具有用于与另一层或外部驱动电路连接的宽面积的数据焊盘部179。数据线171位于显示区域中并且数据焊盘179位于显示区域附近的***区域中。产生数据信号的数据驱动电路（未示出）可以安装在附接于基板110的柔性印制电路膜（未示出）上或可以直接安装在基板110上。
每条数据线171包括周期性弯折的部分（例如，V形部分），其中弯折的各个臂均相对于栅极线121的延伸方向形成倾斜角。数据线171与栅极线121的延伸方向之间的倾斜角可以是45度或更大。然而，在根据本发明公开的另一示例性实施方式的液晶显示器的情形下，数据线171可以均延伸为直线。
源电极173通过延伸数据线171的一部分而形成，漏电极175包括相对于栅电极124面对源电极173的一部分。漏电极175可具有四边形形状，其具有与源电极173相同的宽度，并且漏电极175和源电极173的宽度可以是相同的。
栅电极124、源电极173和漏电极175连同半导体岛151的突起154一起形成薄膜晶体管Ｑ，薄膜晶体管的沟道形成在源电极173和漏电极175之间的半导体岛151的突起154上。
第一钝化层180x形成在数据线171和漏电极175上。第一钝化层180x可以由诸如硅氮化物（SiNx）或硅氧化物（SiOx）的无机绝缘材料形成。
有机层180y位于第一钝化层180x上。有机层180y包括有机材料，有机层180y的表面可以是实质上平坦的（被平坦化）。有机层180y在其中设置栅极焊盘129和数据焊盘179的***区域中被去除。然而，在根据另一示例性实施方式的薄膜晶体管阵列面板的情形下，有机层180y可以延伸到也位于与栅极焊盘129和数据焊盘179相应的***区域中，与有机层180y的位于显示区域中的部分相比，有机层180y的位于***区域中的部分的厚度可以更薄。
虽然未示出，但是在根据又一示例性实施方式的薄膜晶体管阵列面板的情形下，有机层180y可以包括颜料并且可以起滤色器的作用，在此情形下，可以进一步包括设置在有机层180y上的颜料保持（盖）层。例如，根据另一示例性实施方式的薄膜晶体管阵列面板还可以包括设置在滤色器上的盖层以防止滤色器的颜料流入液晶层中，并且盖层可以由绝缘材料诸如硅氮化物（SiNx）形成。
多个第一场产生电极191（像素电极）形成在有机层180y上。第一场产生电极191可以由透明导电材料诸如ITO或IZO制成。在本示例性实施方式中，第一场产生电极191具有非穿孔的板形状并且位于由栅极线121和数据线171围绕的像素区域内。（如图2中看到的，被成形为具有场产生条的是公共电极271。然而，这种结构是非限制性的，像素电极可以被穿孔，从而也具有场产生条。)
虽然在以上表明了附图可以包括比例的夸大，但是在图1至图5的情形下，所显示的特征的相对尺寸将被理解为实质上接近比例，尤其是在漏极接触孔185被显示为设置在延伸的漏电极175的一端附近并且相应的晶体管Q的沟道区域被显示为设置在延伸的漏电极175的相对另一端附近或设置为刚刚超过该另一端时。
更具体而言，显示区域的第一钝化层180x具有延伸穿过其的第一接触孔185（漏极接触孔）以暴露漏电极175的相应端部分。第一接触孔185在第一钝化层180x和有机层180y中对准。第一接触孔185位于漏电极175的一端位于的并且像素电极191的Z形边界部分通过的区域内（见图1），使得能够进行与像素电极191的边缘部分的连接，并且通过代替地在像素电极191的内部区域内更深地连接至像素电极191而使得薄膜晶体管阵列面板的开口率没有显著减小。
换言之，第一场产生电极191的边缘部分通过第一接触孔185物理地和电性地连接到漏电极175。
第二钝化层180z形成在第一场产生电极191和有机层180y上。
所示出的实施方式具有栅极在底部的结构，其中栅电极124在半导体岛条151下面并且漏电极175在半导体岛条151上方，使得与漏电极175的连接不会必然伴随着形成穿过栅极绝缘层140的接触孔。更具体而言，在形成漏极接触孔185之后，第一场产生电极191的材料被沉积为位于第一接触孔185内，此后其被第二钝化层180z覆盖。也就是说，第一接触孔185被形成为仅穿过第一钝化层180x，但是没有形成为穿过栅极绝缘层140或穿过第二钝化层180z，因而由于蚀刻穿过绝缘层而加宽的孔不会发生超过一次（仅蚀刻穿过第一钝化层180x）。应注意，漏极接触孔185也穿过的层180y是有机绝缘层，该有机绝缘层一般比绝缘层（如180x和140）较难蚀刻穿过，因此过度加宽的孔通常能够通过光致抗蚀剂再溅射的使用而得以避免。因此，虽然有机层180y相对较厚（比第一钝化层180x厚得多），但是蚀刻穿过较厚的有机层180y未必对不期望的孔加宽现象贡献多，因而像素单元的开口率被更好地保持。
第二场产生电极270形成在显示区域的第二钝化层180z上。此外，第一连接件（接触辅助物）81和第二接触辅助物82形成在***区域中的第二钝化层180z上。第二场产生电极270被图案化以包括实质上彼此平行并且彼此分离的多个分支电极271以及多个内像素连接部272，如图1所示。第二场产生电极270的每个分支电极271可以根据数据线171被弯折。然而，在根据另一示例性实施方式的薄膜晶体管阵列面板中，其中数据线171是直的，第二电场产生电极270的分支电极271可以展开为也是直线。
位于相邻像素区域中的第二场产生电极270通过多个内像素连接部272彼此连接，由此接收相同幅度的电压（例如，Vcom）。
另外，对于位于***区域（见图4）中的绝缘层，也就是栅极绝缘层140、第一钝化层180x和第二钝化层180z，这些层具有穿过其形成以暴露栅极焊盘129的第二接触孔181。此外，对于位于***区域的另一部分中的绝缘层，也就是第一钝化层180x和第二钝化层180z，这些层具有穿过其形成以暴露数据焊盘179的第三接触孔182（见图5）。因而，穿过更多绝缘层的更宽的接触孔不必形成在显示区域（DA）中，而是代替地可以仅形成在***区域（PA）中。
第一接触辅助物导体81(见图4)和第二接触辅助物导体82（见图5）分别通过第二接触孔181和第三接触孔182而分别连接到接触孔暴露的栅极焊盘129和接触孔暴露的数据焊盘179。接触辅助物81和82分别提供与数据焊盘179和栅极焊盘129的良好导电粘接并与之接触，用于将其连接至外部装置并且保护其免受腐蚀性化学剂影响。
如上所述，设置在位于显示区域中的第一接触孔185内的第一场产生电极191被第二钝化层180z覆盖。也就是说，位于显示区域中的第一接触孔185仅形成在第一钝化层180x中，而没有以要求蚀刻穿过其它绝缘层（也就是栅极绝缘层140和第二钝化层180z）的方式形成。
另一方面，位于***区域（其中存在用于更宽的接触孔的更大空间）中的第二接触孔181穿过栅极绝缘层140、第一钝化层180x和第二钝化层180z形成。类似地，第三接触孔182穿过第一钝化层180x和第二钝化层180z形成。
如此，位于显示区域（DA）中的第一接触孔185因为仅穿过第一钝化层180x形成，所以其更窄。换言之，与顺序地还蚀刻穿过第一钝化层180x、第二钝化层180z和栅极绝缘层140以形成第二接触孔181或顺序地蚀刻穿过第一钝化层180x和第二钝化层180z以形成第三接触孔182的情形相比，第一接触孔185的宽度可以减小。
第一场产生电极191通过第一接触孔185连接到漏电极175，由此接收数据电压。第二场产生电极270接收从外部输入的参考电压（Vcom）。
第一场产生电极191和第二场产生电极270施加有数据电压和参考电压，从而产生延伸到液晶层（未示出）中的电场。
在根据本示例性实施方式的薄膜晶体管阵列面板的情形下，板型的第一场产生电极191设置在第二钝化层180z下，并且具有多个分支电极271的第二场产生电极270设置在第二钝化层180z上，然而，在根据另一示例性实施方式的薄膜晶体管阵列面板的情形下，具有多个分支电极271的第二场产生电极270可以设置在第二钝化层180下，而板型的第一场产生电极191可以设置在第二钝化层180z上。此外，第一场产生电极191和第二场产生电极270的其中之一可以包括分支电极，另一个可以是板型的。此外，第一场产生电极191和第二场产生电极270的其中之一可以接收参考电压，另一个可以施加有数据电压。
也就是说，根据示例性实施方式的薄膜晶体管阵列面板的所有特性可以应用于两个场产生电极设置在薄膜晶体管阵列面板上的情形。
如上所述，在根据本发明公开的示例性实施方式的薄膜晶体管阵列面板中，在形成第一接触孔185时，仅第一钝化层180x被蚀刻穿过而栅极绝缘层140没有被蚀刻穿过，从而在第一接触孔185交叠并暴露栅极导体的一部分时，由于例如在栅极导体与漏电极之间延伸的第一场产生电极191而使二者之间可能短路。
本方面将参考图6和图7示出的另一实施方式被更详细地描述。图6是根据本发明公开的另一示例性实施方式的薄膜晶体管阵列面板的布局俯视平面图，图7是图6的薄膜晶体管阵列面板的沿线VII-VII截取的截面图。
参考图6和图7，根据本示例性实施方式的薄膜晶体管阵列面板实质上类似于根据图1至图5所示的示例性实施方式的薄膜晶体管阵列面板，除了漏极接触孔185被移动以部分地延伸超过漏电极175的边缘并由此暴露漏电极175的侧壁表面和半导体岛151的突起154的侧壁表面之外。相同组成元件的描述被省略。
更具体而言，在根据本示例性实施方式的薄膜晶体管阵列面板中，第一接触孔185设置在漏电极175的端部上方并且同时位于栅电极124的在区域″A″中的部分上方。也就是说，在栅极导体没有被数据导体交叠之处，第一接触孔185与栅极导体交叠。
参考图7，第一接触孔185暴露漏电极175的上表面的一部分和漏电极175的侧壁表面，并且在表示为″A″的部分中形成在交叠栅电极124的位置处。栅极绝缘层140防止像素电极191接触栅电极124。
如果在形成第一接触孔185期间，以与在***区域（PA）中允许的通过在蚀刻穿过第一钝化层180x（以及蚀刻穿过第二钝化层180z）之后蚀刻穿过栅极绝缘层140来形成第二接触孔181和第三接触孔182相同的方式执行蚀刻，位于图7的部分A中的栅极绝缘层140将类似地（假如说）被蚀刻穿过，使得栅电极124在区域″A″中被暴露。因此，短路会以第一场产生电极191延伸到第一接触孔185内并且使栅电极124和漏电极175一起短路（不期望地）的方式发展。
然而，对于根据图7的示例性实施方式的薄膜晶体管阵列面板的情形，栅极绝缘层140的材料用作应用于第一钝化层180x的不同材料的选择性蚀刻的蚀刻停止物。因此，在形成第一接触孔185时，仅第一钝化层180x被选择性地蚀刻穿过，而栅极绝缘层140没有被蚀刻穿过，使得即使第一接触孔185与栅极导体的一部分交叠，栅极导体与漏电极之间的不期望短路也被防止。
根据图1至图5所示的示例性实施方式的薄膜晶体管阵列面板的许多特性可以应用于根据图7的本示例性实施方式的薄膜晶体管阵列面板。
接着，将参考图8至图20以及图1至图5描述根据示例性实施方式的薄膜晶体管阵列面板的制造方法。图8至图11是顺序地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。图12A和图12B是顺序地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线III-III截取的截面图。图13至图16以及图17至图20是部分地显示根据示例性实施方式的薄膜晶体管阵列面板的制造方法的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
首先，如图8至图11所示，包括栅电极124和栅极焊盘129的栅极导体121/124/129形成在透明的绝缘基板110上，栅极绝缘层140形成在栅极导体121/124/129上，并且形成半导体岛151和154、欧姆接触161、163和165、源电极173以及包括具有数据焊盘179的数据线171和漏电极175的数据导体171、173、175和179。
接着，第一钝化层180x形成在数据导体171、173、175和179上，有机层180y形成在第一钝化层180x上，第一接触孔185形成第一钝化层180x中。此时，第一接触孔185在第一钝化层180x和有机层180y中对准。有机层180y也可以位于***区域中，在此情形下，位于***区域中的有机层180y的厚度可以比位于显示区域中的有机层180y的厚度薄。
接着，将参考图12A和图12B以及图9描述形成第一接触孔的方法。
首先，如可以从图12A得知的，第一钝化层180x沉积在数据导体171、173、175和179上，然后有机层180y形成在第一钝化层180x上。此时，有机层180y被图案化以在所显示的位置处具有第一开口185a。第一开口185a的底部宽度可以比最终形成的第一接触孔185的底部宽度窄。
接着，如图12B所示，通过利用图案化的有机层180y作为蚀刻掩模，第一钝化层180x被蚀刻（例如，各向同性蚀刻）以在第一钝化层180x中并穿过其形成所示出的第一接触孔185。此时，如部分B所示，由于侧面蚀刻，形成在第一钝化层180x中的第一接触孔185比有机层180y的第一开口185a的底部侧壁宽（底切）。接着，有机层180y通过化学机械抛光方法（CMP）被部分地去除，使得第一开口185a的宽度变得等于或宽于第一接触孔185，同时减小有机层180y的高度，并且形成在第一钝化层180x和有机层180y中对准的第一接触孔185。
如此，通过在有机层180y的平坦化之前利用有机层180y作为蚀刻掩模形成第一接触孔185，需要一个曝光工艺，从而可以降低制造成本。
接着，如图13至图16所示，第一场产生电极191形成、被图案化以及通过第一接触孔185连接到漏电极175。
参考图17至图20，接着（在平坦化180y以及形成191之后），第二钝化层180z沉积在显示区域（DA）中的第一场产生电极191上并且第二钝化层180z还沉积在***区域（PA）中，然后在***区域（PA）中，栅极绝缘层140、第一钝化层180x和第二钝化层180z被蚀刻穿过，由此在PA中形成暴露栅极焊盘129的第二接触孔181，第一钝化层180x和第二钝化层180z被一起蚀刻以形成暴露数据焊盘179的第三接触孔182。
接着，如图2至图5所示，第二场产生电极270形成在显示区域的第二钝化层180z上，第一接触辅助物81和第二接触辅助物82形成在***区域（PA）中的第二接触孔181和第三接触孔182上。
也就是说，在显示区域（DA）内，相应的第一接触孔185（漏极接触孔）通过仅蚀刻穿过（绝缘层当中的）第一钝化层180x而不蚀刻穿过栅极绝缘层140和第二钝化层180z而形成。
相反，在***区域（PA）中，第二接触孔181通过蚀刻穿过绝缘层中的多个层，也就是蚀刻穿过栅极绝缘层140、第一钝化层180x以及第二钝化层180z而形成。类似地，第三接触孔182通过蚀刻穿过第一钝化层180x和第二钝化层180z而形成。
如此，按照根据示例性实施方式的薄膜晶体管阵列面板的制造方法，位于显示区域内的第一接触孔185（例如，漏极接触孔）通过仅蚀刻穿过（绝缘层当中的）第一钝化层180x而形成为更小的孔，使得与蚀刻穿过绝缘层中的多个层，也就是，一起蚀刻穿过第一钝化层180x、第二钝化层180z和栅极绝缘层140以形成第二接触孔181或一起蚀刻穿过第一钝化层180x和第二钝化层180z以形成第三接触孔182的情形相比，第一接触孔185的宽度可以减小。此外，按照根据示例性实施方式的薄膜晶体管阵列面板的制造方法，在形成第一接触孔185时，仅第一钝化层180x被蚀刻而栅极绝缘层140没有被蚀刻，使得在第一接触孔185与栅极导体的一部分交叠时由于第一场产生电极191的材料的沉积而引起的栅极导体和漏电极的短路可以被防止。
接着，将参考图21至图33以及图1至图5描述根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法。图21至图24是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。图25A至图25C是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的一部分的沿着图1的线III-III截取的截面图。图26至图29以及图30至图33是顺序地显示根据另一示例性实施方式的薄膜晶体管阵列面板的制造方法的沿着图1的线II-II、III-III、IV-IV和V-V截取的截面图。
首先，如图21至图24所示，包括栅电极124和栅极焊盘129的栅极导体121/124/129形成在透明的绝缘基板110上，栅极绝缘层140形成在栅极导体121/124/129上，并且形成半导体岛151和154、欧姆接触161、163和165、源电极173以及包括具有数据焊盘179的数据线171和漏电极175的数据导体171、173、175和179。
接着，第一钝化层180x形成在数据导体171、173、175和179上，有机层180y形成在第一钝化层180x上，第一接触孔185形成第一钝化层180x中并且穿过第一钝化层180x形成。此时，第一接触孔185在第一钝化层180x和有机层180y中对准。此时，有机层180y也可以位于***区域中，在此情形下，位于***区域中（PA）中的有机层180y的厚度可以比位于显示区域（DA）中的有机层180y的厚度薄。
接着，将参考图25A至图25C以及图22描述形成第一接触孔的方法。
首先，如图25A所示，第一钝化层180x形成在数据导体171、173、175和179上，有机层180y形成在第一钝化层180x上。此时，有机层180y具有第二开口185b。在第二开口185b的底部宽度可以差不多等于穿过第一钝化层180x的第一接触孔185的期望宽度。
接着，如图25B所示，光敏膜图案400a形成在有机层180y上。
接着，如图25C所示，通过利用光敏膜图案400a作为蚀刻掩模（具有比穿过有机层180y的锥形开口的顶部小的开口尺寸），第一钝化层180x被蚀刻以在第一钝化层180x中并且穿过第一钝化层180x形成第一接触孔185（具有比穿过有机层180y的锥形开口的顶部的尺寸小的开口尺寸）。这里，第一接触孔185在第一钝化层180x和有机层180y中对准。接着，光敏膜图案400a被选择性地去除（例如，通过平坦化CMP工艺），如图22所示，以完成第一接触孔185。
如此，通过利用附加的光敏膜图案400a作为蚀刻掩模来形成第一接触孔185，与通过利用有机层180y作为蚀刻掩模来形成第一接触孔185的前一示例性实施方式相比，需要形成光敏膜图案400a的工艺，然而在此情形下，可以省略有机层180y的化学机械抛光（CMP）以防止底切。
接着，如图26至图29所示，通过第一接触孔185连接到漏电极175的第一场产生电极191形成在显示区域（DA）中。
参考图30至图33，第二钝化层180z被沉积在显示区域的第一场产生电极191上并且第二钝化层180z被沉积在***区域中，然后栅极绝缘层140、第一钝化层180x和第二钝化层180z在***区域中被一起蚀刻以形成暴露栅极焊盘129的第二接触孔181，第一钝化层180x和第二钝化层180z被一起蚀刻以形成暴露数据焊盘179的第三接触孔182。
接着，如图2至图5所示，第二场产生电极270形成在显示区域的第二钝化层180z上并且被图案化，第一接触辅助物81和第二接触辅助物82形成在***区域（PA）中的第二接触孔181和第三接触孔182中和周围并且被图案化。
也就是说，位于显示区域（DA）中的第一接触孔185通过仅蚀刻穿过（存在于显示区域（DA）中的绝缘层当中的）第一钝化层180x而形成，而不是通过蚀刻穿过栅极绝缘层140和第二钝化层180z（在DA中）而形成。
然而，对于***区域（PA）的情形，位于***区域中的第二接触孔181通过蚀刻穿过栅极绝缘层140、第一钝化层180x和第二钝化层180z而形成，第三接触孔182通过蚀刻穿过第一钝化层180x和第二钝化层180z而形成。
如此，按照根据示例性实施方式的薄膜晶体管阵列面板的制造方法，位于显示区域（DA）内的第一接触孔185（例如漏极接触孔）通过仅蚀刻穿过（最终存在于显示区域（DA）中的绝缘层当中的）第一钝化层180x而形成，使得与蚀刻穿过***区域（PA）中的多个绝缘层，更具体而言，在***区域（PA）中一起蚀刻穿过第一钝化层180x、第二钝化层180z和栅极绝缘层140）以形成第二接触孔181或一起蚀刻穿过第一钝化层180x和第二钝化层180z以形成第三接触孔182的情形相比，这样形成的第一接触孔185的宽度可以减小。此外，按照根据示例性实施方式的薄膜晶体管阵列面板的制造方法，在形成第一接触孔185时，仅第一钝化层180x被蚀刻而栅极绝缘层140没有被蚀刻，使得在第一接触孔185与栅极导体的一部分交叠时由于第一场产生电极191的材料的沉积而引起的栅极导体和漏电极的短路可以被防止。
描述了在按照示例性实施方式的薄膜晶体管阵列面板的情形下，彼此交叠的两个电场产生电极的任一个具有板形状并且另一个具有分支部分，但是本发明公开适用于在一个显示面板中包括两个电场产生电极的具有任何其它形状的薄膜晶体管阵列面板。
虽然已经结合目前被认为的实际示例性实施方式提供了本发明公开，但是将理解，本教导不限于所公开的实施方式，而是相反地，本教导旨在覆盖权利要求的精神和范围内包括的各种变形和等效布置。

Claims (9)

1.一种薄膜晶体管阵列面板，在显示装置中使用并且包括：
基板，具有显示区域和***区域，所述显示装置的成像光线将经过所述显示区域，所述***区域设置在所述显示区域附近并且所述显示装置的成像光线不会经过所述***区域；
栅极线，位于所述基板的所述显示区域中并包括栅电极；
栅极焊盘，连接到所述栅极线，并且位于所述基板的所述***区域中；
栅极绝缘层，位于所述栅极线和所述栅极焊盘上；
数据线和漏电极，位于所述基板的所述显示区域中；
数据焊盘，连接到所述数据线，并且位于所述基板的所述***区域中并位于所述栅极绝缘层上；
第一钝化层，具有穿过其限定以暴露所述漏电极的一部分的第一接触孔；
第一场产生电极，通过所述第一钝化层的所述第一接触孔连接到所述漏电极；
第二钝化层，位于所述第一场产生电极上；以及
第二场产生电极，位于所述第二钝化层上，
其中所述第一场产生电极包括位于所述第一接触孔中被所述第二钝化层覆盖的一部分，
其中所述栅极绝缘层、所述第一钝化层和所述第二钝化层具有穿过其延伸并且位于所述***区域中以暴露所述栅极焊盘的第二接触孔，以及
其中所述第一钝化层和所述第二钝化层具有穿过其延伸并且位于所述***区域中以暴露所述数据焊盘的第三接触孔，
其中所述第一接触孔与所述栅极线的所述栅电极的一部分交叠并暴露出所述漏电极的端部，并且所述栅电极的被所述第一接触孔交叠的所述部分被所述栅极绝缘层覆盖。
2.根据权利要求1所述的薄膜晶体管阵列面板，还包括：
有机层，位于所述第一钝化层和所述第二钝化层之间。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述有机层包括一个或多个滤色器。
4.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述有机层位于所述显示区域中并且不位于所述***区域中。
5.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述有机层位于所述显示区域和所述***区域中，所述有机层的位于所述***区域中的部分的厚度比所述有机层的位于所述显示区域中的部分的厚度薄。
6.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述第一场产生电极和所述第二场产生电极中的至少一个被再分为具有多个间隔开的分支电极。
7.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述第一接触孔与所述栅极线的所述栅电极的没有与所述漏电极交叠的一部分交叠，所述栅电极的被所述第一接触孔交叠的所述部分被所述栅极绝缘层覆盖。
8.根据权利要求1所述的薄膜晶体管阵列面板，其中
所述第一场产生电极和所述第二场产生电极的其中之一具有多个分支电极。
9.根据权利要求1所述的薄膜晶体管阵列面板，其中
所述第一接触孔与所述栅极线的所述栅电极的没有与所述漏电极交叠的一部分交叠，所述栅电极的被所述第一接触孔交叠的所述部分被所述栅极绝缘层覆盖。
CN201410005396.9A 2013-01-10 2014-01-06 薄膜晶体管阵列面板及其制造方法 Active CN103926770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0002982 2013-01-10
KR1020130002982A KR101994974B1 (ko) 2013-01-10 2013-01-10 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103926770A CN103926770A (zh) 2014-07-16
CN103926770B true CN103926770B (zh) 2019-05-10

Family

ID=49546338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410005396.9A Active CN103926770B (zh) 2013-01-10 2014-01-06 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (2) US9123873B2 (zh)
EP (1) EP2755082A3 (zh)
JP (1) JP6309766B2 (zh)
KR (1) KR101994974B1 (zh)
CN (1) CN103926770B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526761B (zh) * 2014-08-20 2016-03-21 友達光電股份有限公司 液晶顯示面板
US11906864B2 (en) 2016-02-02 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
CN105572996B (zh) * 2016-02-02 2019-01-25 京东方科技集团股份有限公司 一种双栅极阵列基板及显示装置
US11442318B2 (en) 2016-02-02 2022-09-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Dual-gate array substrate and display device
CN108388057B (zh) * 2018-03-16 2020-09-29 深圳市华星光电半导体显示技术有限公司 阵列基板
CN110473895B (zh) * 2018-05-09 2022-01-18 京东方科技集团股份有限公司 一种oled显示基板及其制作方法、显示装置
CN210429261U (zh) * 2019-09-12 2020-04-28 昆山国显光电有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368228A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
JP2010060590A (ja) * 2008-09-01 2010-03-18 Epson Imaging Devices Corp 液晶表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485232B1 (ko) 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
JP3114723B2 (ja) * 1998-08-03 2000-12-04 日本電気株式会社 液晶表示装置およびその製造方法
KR20010063295A (ko) 1999-12-22 2001-07-09 박종섭 인플랜 필드 스위칭 모드 액정표시장치의 제조방법
KR100335498B1 (ko) 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
TW575775B (en) 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP4722319B2 (ja) * 2001-04-26 2011-07-13 株式会社日立製作所 液晶表示装置
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TW200531284A (en) * 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR20060001165A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101144706B1 (ko) 2004-12-29 2012-05-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI246461B (en) 2005-05-12 2006-01-01 Benq Corp Method of manufacturing fluid injector
KR20070079350A (ko) 2006-02-02 2007-08-07 삼성전자주식회사 표시 기판의 제조 방법
US7615866B2 (en) 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
JP2008042131A (ja) 2006-08-10 2008-02-21 Opnext Japan Inc 半導体光素子およびその製造方法
JP4952166B2 (ja) * 2006-09-22 2012-06-13 ソニー株式会社 液晶装置
KR101293561B1 (ko) * 2006-10-11 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5154298B2 (ja) 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
KR20090013490A (ko) 2007-08-02 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20090050230A (ko) 2007-11-15 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100972554B1 (ko) 2008-03-19 2010-07-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101394938B1 (ko) * 2011-05-03 2014-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20130011856A (ko) 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR20130034359A (ko) * 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101973584B1 (ko) * 2012-02-10 2019-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368228A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法
JP2010060590A (ja) * 2008-09-01 2010-03-18 Epson Imaging Devices Corp 液晶表示装置

Also Published As

Publication number Publication date
CN103926770A (zh) 2014-07-16
EP2755082A3 (en) 2014-08-27
US9515096B2 (en) 2016-12-06
EP2755082A2 (en) 2014-07-16
KR101994974B1 (ko) 2019-07-02
JP2014134798A (ja) 2014-07-24
US9123873B2 (en) 2015-09-01
US20150364497A1 (en) 2015-12-17
US20140191256A1 (en) 2014-07-10
KR20140090852A (ko) 2014-07-18
JP6309766B2 (ja) 2018-04-11

Similar Documents

Publication Publication Date Title
CN103926770B (zh) 薄膜晶体管阵列面板及其制造方法
US10365524B2 (en) Liquid crystal display
US7872699B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP5351388B2 (ja) 表示装置
CN104423107B (zh) 液晶显示装置及其制造方法
CN103969901B (zh) 具有减少的颜色混合的液晶显示器
KR101192073B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR101938716B1 (ko) 액정 표시 장치
CN104102057B (zh) 薄膜晶体管阵列面板及其制造方法
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
US7355665B2 (en) Thin film transistor array panel and liquid crystal display including the panel
CN102466926A (zh) 液晶显示器及其制造方法
US9741748B2 (en) Thin film transistor array panel and manufacturing method thereof
US10042225B2 (en) Liquid crystal display device and method for fabricating the same
CN102043273B (zh) 常黑模式液晶显示器装置
JP2011013450A (ja) 液晶表示装置及びその製造方法
KR20130067442A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US8654294B2 (en) Liquid crystal display and manufacturing method thereof
KR100895310B1 (ko) 박막 트랜지스터 기판
KR20060003186A (ko) 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant