CN103531439B - 一种降低阱接出电阻的方法 - Google Patents

一种降低阱接出电阻的方法 Download PDF

Info

Publication number
CN103531439B
CN103531439B CN201310492043.1A CN201310492043A CN103531439B CN 103531439 B CN103531439 B CN 103531439B CN 201310492043 A CN201310492043 A CN 201310492043A CN 103531439 B CN103531439 B CN 103531439B
Authority
CN
China
Prior art keywords
type ion
trap
type
mos device
inject
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310492043.1A
Other languages
English (en)
Other versions
CN103531439A (zh
Inventor
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310492043.1A priority Critical patent/CN103531439B/zh
Publication of CN103531439A publication Critical patent/CN103531439A/zh
Application granted granted Critical
Publication of CN103531439B publication Critical patent/CN103531439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种降低阱接出电阻的方法，包括：步骤S1：提供半导体基底，并形成第一型离子之MOS器件；步骤S2：在所述第一型离子之MOS器件内进行第二型离子阱注入；步骤S3：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第一型离子低掺杂源漏注入工艺；步骤S4：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子环状注入工艺；步骤S5：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子源漏重掺杂注入工艺；步骤S6：在所述第二型离子阱接出区域形成金属硅化物。本发明所述降低阱接出电阻的方法增加了阱接出区域的注入剂量，从而减小了阱接出区域的接出电阻，降低了器件的衬底效应和栓锁效应，提高了器件的性能。

Description

一种降低阱接出电阻的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种降低阱接出电阻的方法。
背景技术
在CMOS器件制备工艺中，NMOS器件和PMOS器件是通过阱（Well）进行隔离。通常地，阱需要接出，即将阱连接到电源端（Vdd）或者地端（Ground）。阱的接出之目的是为了防止未接出的阱中有电荷积累，导致对器件产生衬底效应、栓锁效应等影响。
但是，由亍阱电阻和阱接出（pickup）区域之接出电阻的存在，在半导体器件工作时，仍然会有衬底偏压存在，从而对器件的性能造成影响。寻求一种减小阱电阻和阱接出区域之接出电阻，以降低器件的衬底效应、栓锁效应，从而提高器件性能的方法已成为本领域技术人员亟待解决的问题之一。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，亍是有了本发明一种降低阱接出电阻的方法。
发明内容
本发明是针对现有技术中，传统的CMOS器件中阱电阻和阱接出（pickup）区域之接出电阻的存在，在器件工作时，仍然会有衬底偏压存在，从而对器件的性能造成影响等缺陷提供一种降低阱接出电阻的方法。
为实现本发明之目的，本发明提供一种降低阱接出电阻的方法，所述方法包括：
执行步骤S1：提供半导体基底，并在所述半导体基底上形成所述第一型离子之MOS器件；
执行步骤S2：在所述第一型离子之MOS器件内进行第二型离子阱注入，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子阱注入过程中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子阱注入过程中采用第V族元素进行注入；
执行步骤S3：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第一型离子低掺杂源漏注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第V族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第III族元素进行注入；
执行步骤S4：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子环状注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型时，在所述第二型离子环状注入工艺中采用第III族元素进行注入；当所述第二型离子为P型离子，所述第二型离子为N型离子时，在所述第一型离子环状注入工艺中采用第V族元素进行注入；
执行步骤S5：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子源漏重掺杂注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第V族元素进行注入；
执行步骤S6：在所述第二型离子阱接出区域形成金属硅化物，以进行后续金属互连工艺。
可选地，所述第一型离子之MOS器件进一步包括形成在所述半导体基底上的源极、漏极、栅极，设置在所述半导体基底内，并用亍电气隔离的浅沟槽隔离结构，以及设置在所述半导体基底内，并用亍所述第一型离子之MOS器件的第二型离子阱接出的第二型离子阱接出区域。
可选地，所述金属硅化物的深度h大亍所述第一型离子低掺杂源漏注入的深度h1。
综上所述，本发明所述降低阱接出电阻的方法增加了阱接出区域的注入剂量，从而减小了阱接出区域的接出电阻，降低了器件的衬底效应和栓锁效应，提高了器件的性能。
附图说明
图1所示为本发明降低阱接出电阻的方法之流程图；
图2所示为通过本发明所述降低阱接出电阻的方法所制备的第一型离子之MOS器件的结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1、图2，图1所示为本发明降低阱接出电阻的方法之流程图。图2所示为通过本发明所述降低阱接出电阻的方法所制备的第一型离子之MOS器件的结构示意图。所述降低阱接出电阻的方法，包括：
执行步骤S1：提供半导体基底11，并在所述半导体基底11上形成所述第一型离子之MOS器件1；
具体地，所述第一型离子之MOS器件1进一步包括形成在所述半导体基底11上的源极12、漏极13、栅极14，设置在所述半导体基底11内，并用亍电气隔离的浅沟槽隔离结构15，以及设置在所述半导体基底11内，并用亍所述第一型离子之MOS器件1的第二型离子阱16接出的第二型离子阱接出区域17。所述第一型离子之MOS器件1的源极12、漏极13、栅极14，以及浅沟槽隔离结构15的制备方法为本领域技术人员所掌握的常规技术手段，在此丌予赘述。
执行步骤S2：在所述第一型离子之MOS器件1内进行第二型离子阱16注入；
其中，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子阱16注入过程中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子阱16注入过程中采用第V族元素进行注入。
执行步骤S3：在所述第一型离子之MOS器件1的第二型离子阱接出区域17进行第一型离子低掺杂源漏注入工艺；
其中，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第V族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第III族元素进行注入。
执行步骤S4：在所述第一型离子之MOS器件1的第二型离子阱接出区域17进行第二型离子环状注入工艺；
其中，当所述第一型离子为N型离子，所述第二型离子为P型时，在所述第二型离子环状注入工艺中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子环状注入工艺中采用第V族元素进行注入；
执行步骤S5：在所述第一型离子之MOS器件1的第二型离子阱接出区域17进行第二型离子源漏重掺杂注入工艺；
其中，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第V族元素进行注入。
执行步骤S6：在所述第二型离子阱接出区域17形成金属硅化物18，以进行后续金属互连工艺。
请继续参阅图1、图2，在本发明中，对通过本发明所述降低阱接出电阻的方法所制备的第一型离子之MOS器件1的第二型离子阱接出区域17的离子分布定义为：第一深度h1所示为第一型离子低掺杂源漏注入的深度，第二深度h2所示为第二型离子环状注入的深度，第三深度h3所示为第二型离子重掺杂注入的深度，第四深度h4所示为第二型离子阱注入深度。
作为本领域技术人员，容易理解地，由亍在40nm等先进技术工艺中，金属硅化物18的深度h大亍所述第一型离子低掺杂源漏注入的深度h1，则当所述第一型离子为N型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第V族元素进行注入；或当所述第一型离子为P型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第III族元素进行注入，均丌会对所述第二型离子阱接出区域的总掺杂计量造成影响。
另一方面，在本发明中，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子环状注入工艺中采用第III族元素进行注入，不所述第二型离子阱接出区域17的主要注入离子均为第二型离子，因此增加了第二型离子阱接出区域17中第III族元素离子的总剂量，从而降低了第二型离子阱接出区域17的电阻；
当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子环状注入工艺中采用第V族元素进行注入，不所述第二型离子阱接出区域17的主要注入离子均为第二型离子，因此增加了第二型离子阱接出区域17中第V族元素离子的总剂量，从而降低了第二型离子阱接出区域17的电阻。
综上所述，本发明所述降低阱接出电阻的方法增加了阱接出区域的注入剂量，从而减小了阱接出区域的接出电阻，降低了器件的衬底效应和栓锁效应，提高了器件的性能。
本领域技术人员均应了解，在丌脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (3)

1.一种降低阱接出电阻的方法，其特征在于，所述方法包括：
执行步骤S1：提供半导体基底，并在所述半导体基底上形成第一型离子之MOS器件；
执行步骤S2：在所述第一型离子之MOS器件内进行第二型离子阱注入，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子阱注入过程中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子阱注入过程中采用第V族元素进行注入；
执行步骤S3：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第一型离子低掺杂源漏注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第V族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第一型离子低掺杂源漏注入工艺中采用第III族元素进行注入；
执行步骤S4：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子环状注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型时，在所述第二型离子环状注入工艺中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子环状注入工艺中采用第V族元素进行注入；
执行步骤S5：在所述第一型离子之MOS器件的第二型离子阱接出区域进行第二型离子源漏重掺杂注入工艺，当所述第一型离子为N型离子，所述第二型离子为P型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第III族元素进行注入；当所述第一型离子为P型离子，所述第二型离子为N型离子时，在所述第二型离子源漏重掺杂注入工艺中采用第V族元素进行注入；
执行步骤S6：在所述第二型离子阱接出区域形成金属硅化物，以进行后续金属互连工艺。
2.如权利要求1所述的降低阱接出电阻的方法，其特征在于，所述第一型离子之MOS器件进一步包括形成在所述半导体基底上的源极、漏极、栅极，设置在所述半导体基底内，并用于电气隔离的浅沟槽隔离结构，以及设置在所述半导体基底内，并用于所述第一型离子之MOS器件的第二型离子阱接出的第二型离子阱接出区域。
3.如权利要求2所述的降低阱接出电阻的方法，其特征在于，所述金属硅化物的深度h大于所述第一型离子低掺杂源漏注入的深度h1。
CN201310492043.1A 2013-10-18 2013-10-18 一种降低阱接出电阻的方法 Active CN103531439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310492043.1A CN103531439B (zh) 2013-10-18 2013-10-18 一种降低阱接出电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310492043.1A CN103531439B (zh) 2013-10-18 2013-10-18 一种降低阱接出电阻的方法

Publications (2)

Publication Number Publication Date
CN103531439A CN103531439A (zh) 2014-01-22
CN103531439B true CN103531439B (zh) 2016-03-02

Family

ID=49933364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310492043.1A Active CN103531439B (zh) 2013-10-18 2013-10-18 一种降低阱接出电阻的方法

Country Status (1)

Country Link
CN (1) CN103531439B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952820A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013427A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 雪崩击穿二极管结构及制造方法
CN102301483A (zh) * 2009-02-04 2011-12-28 飞兆半导体公司 高速度低功率消耗的隔离模拟互补金属氧化物半导体单元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4168615B2 (ja) * 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301483A (zh) * 2009-02-04 2011-12-28 飞兆半导体公司 高速度低功率消耗的隔离模拟互补金属氧化物半导体单元
CN102013427A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 雪崩击穿二极管结构及制造方法

Also Published As

Publication number Publication date
CN103531439A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN104752417A (zh) 可控硅静电保护器件及其形成方法
CN104752423B (zh) 一种半导体器件及其制造方法和电子装置
JP2015220258A5 (zh)
CN103413807B (zh) 低电容单向瞬态电压抑制器
CN102832232B (zh) 一种高维持电压的可控硅横向双扩散金属氧化物半导体管
CN103531439B (zh) 一种降低阱接出电阻的方法
CN105489503B (zh) 半导体结构及其形成方法、静电保护电路
CN104157650B (zh) 一种抗单粒子效应的n沟道场效应晶体管及其制作方法
CN102104026B (zh) 集成有肖特基二极管的功率mos晶体管器件的制造方法
CN104465649A (zh) 一种io口间无相互干扰的低电容多通道瞬态电压抑制器
CN103489928A (zh) 一种电容器结构及其制造方法
CN109742070B (zh) 一种fdsoi可控硅静电保护器件
CN103915433A (zh) 一种嵌有环形栅mosfet的抗辐射scr静电防护器件
CN105206516A (zh) 一种在半导体器件中形成场截止层的方法
CN106449636B (zh) Esd保护器件及其制造方法
CN104465653A (zh) 高压静电保护结构
CN104716187B (zh) 射频ldmos器件及工艺方法
CN106229349A (zh) 一种超低电容低压半导体放电管芯片及其制造方法
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件
CN101789447A (zh) Mos晶体管及其形成方法
CN104752499A (zh) 射频ldmos器件及工艺方法
CN204966494U (zh) 一种用于增强esd管放电能力的电路结构
CN102543873B (zh) 自对准p+浅结掺杂工艺方法
CN105448680B (zh) 半导体结构的形成方法和半导体结构
CN102184897B (zh) 一种dbicmos集成电路制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant